CN109301826A - 一种基于arm或者dsp芯片与fpga协同实现pr控制算法的方法 - Google Patents

Abstract

本发明公开了一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特点是有源滤波器采用比例谐振(PR)控制，并且为了减少控制器的延时，把PR控制算法用FPGA实现，并通过控制器结构优化、控制器分时复用、采用两相静止αβ坐标系等技术减少控制器所占用的FPGA资源。为了减小电网频率偏移带来的影响，在ARM/DSP芯片中根据检测电网频率计算PR控制器参数并在FPGA芯片中实时更新。采用比本发明的控制系统，使得控制器延时小于2us，无须额外的相位补偿即可实现高次谐波的有效补偿。

Description

一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法

技术领域

本发明属于电力电子行业的有源滤波器领域，属于有源滤波器控制系统领域。

背景技术

有源滤波装置在工业中应用广泛。由于多种类型负载特别是非线性负载的存在，电网中存在多种谐波，这些谐波容易污染电网，影响电网中其他设备的正常运行。无源滤波方式能够对特定次谐波进行补偿，但补偿参数固定，容易出现过补、谐振等问题，因此有源滤波装置尽管价格较贵，但其应用越来越普遍。

现在市场上有较多的有源滤波器产品，实际应用中其控制主要采用两类算法：电流滞环控制和比例谐振控制(PR)。电流滞环控制结构简单，只需要检测电流谐波，然后进行阈值比较控制开关管导通时序即可，但其存在的问题是开关频率不固定，尽管可以通过适当的算法让开关频率趋于一致，但会影响其补偿效果。比例谐振控制方法产生的是控制电压，然后通过调制的方式控制开关顺序，因此器件开关频率固定，不存在电流滞环控制上述问题。但是比例谐振控制方法在应用时需要注意两个问题：(1)比例谐振控制算法尽管单次谐波补偿并不复杂，但是每次谐波都需要使用一个控制器进行补偿。谐波补偿次数越多，处理器运算时间越长。因此有些厂家采用多个处理器联合运行方式提高处理器计算能力。(2)传统的控制系统大都采用ARM或DSP结构。一些产品也采用了FPGA芯片，但大都是进行调制，保护等控制，并没有真正用其实现PR控制算法，PR控制器仍用ARM/DSP芯片实现，这些单/双核处理器完成控制算法需要一定的时间，一般造成控制延时达到几十微秒，使得补偿电流存在延时，补偿高次谐波时效果下降，甚至和负载产生谐振。通过在算法中主动进行相位补偿，可以一定程度上解决相位延迟问题。

为了提高现有有源滤波器的性能，本发明提出一种基于ARM或DSP与FPGA芯片相结合的控制方法。采用FPGA控制算法，在1～2us时间内即可完成PR电流控制算法，PR控制器延时时间短，有效防止和负载的谐振，而且不需要额外的相位补偿。

发明内容

本发明目的是旨在提供了一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，充分利用FPGA的并行计算能力，有效减少PR控制系统的延迟，同时充分利用ARM或DSP器件算法实现简单的优点，实现参考电流及多种控制参数的计算。

为实现上述技术目的，本发明采用的技术方案如下：

一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，PR控制器在FPGA芯片内实现，通过对PR控制器结构优化，使其能够在1us内完成计算过程，PR控制器通过分时复用，仅需33个乘法器即可实现整个PR控制，并通过两相静止αβ坐标系上对三相电流进行控制技术来进一步减少PR控制器对FPGA芯片的资源占用；在ARM或DSP芯片中根据检测电网频率计算PR控制器参数，并在FPG芯片中进行在线更新。

采用比本发明的控制系统，使得控制器延时小于2us，无须额外的相位补偿即可实现高次谐波的有效补偿。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的一种优选，为了减小PR控制器对电网频率的敏感度，采用的PR控制器为伪PR结构，其传递函数为：

其中K_R为一设定的增益系数，ω_c为截至频率，均为设定参数，s为拉普拉斯算子，ω₀为电网频率，n为补偿谐波次数；

式(1)是连续域传递函数，采用双线性变换法进行离散化，即令

其中T_c为控制周期，带入式(1)得到系统离散化传递函数为：

ω_c取值如果太小，则在谐振点处附近由于电网频率的偏差，会造成增益太小，如果ω_c取值较大，则会引入谐振频率附近的噪声，这在高次谐波补偿时更突出。为了克服这个问题，实际中ω_c可以适当取小一些，为了避免电网频率偏差带来的影响，本发明采用在线更新控制参数的方法。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的另一种优选，为了能够在FPGA中采用尽量少的逻辑单元实现式(3)所示PR控制器，本发明采取如下方法优化控制器设计，

首先，将式(3)写成差分方程为：

y(k)＝K₁[K₂[x(k)-x(k-2)]-K₃y(k-1)-K₄y(k-2)] (4)

其中，各参数表达式如式(5)所示：

y(k)指k时刻传递函数输出的值，y(k-1)和y(k-2)分别指过去时刻k-1和k-2输出的值，x(k)和x(k-2)分别指采样k和k-2时刻的输入信号的值，x为电流误差信号，即电流参考值与电流实际测量值之差，而y为控制电压。

可以看到K₂只与采样周期T_c和控制器增益K_R有关，与谐波次数无关，因此所有谐波控制器该项相同。为此设计PR控制器图1所示，所有阶次PR控制器的K₁[x(k)-x(k-2)]均采用同一个计算的结果，可以简化FPGA所需硬件。上述PR控制器的处理算法在FPGA芯片中实现，所有变量和参数值均转换为单精度浮点数表示，利用FPGA的单精度浮点运算IP核可快速实现整个控制算法。

作为本发明又一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的一种优选，PR控制器分时复用是指α和β轴的每次谐波共用相同PR控制器。

其次，如果对三相系统的每相电流均进行PR控制，则需要大量的PR控制器，考虑补偿1/5/7/11/13/17/19/23/25/29/31次谐波，共需11*3＝33个PR控制器。为了减少所需要的PR控制器，可以在两相静止αβ坐标系上对三相电流进行控制，这样只需要22个PR控制器即可实现控制算法。同时，考虑到控制器FPGA实现时，最占用资源的是其乘法部分，因此采用分时复用技术，把所需要的计算分成两组，共用乘法器资源，这样相当于仅仅需要实现11个PR控制器，每个PR乘法器需要3个乘法器，完成整个PR控制只需要33个乘法器。

然后，参数K₁，K₃和K₄与系统频率有关，当频率变化时会给控制带来误差，甚至引入其他谐波。为此，本发明将实时计算电网频率，并在线更新这些参数。由于ARM或者DSP芯片算法实现容易，因此电网频率检测，参数计算均放在ARM/DSP芯片中实现。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的再一种优选，ARM/DSP芯片内部集成的ADC模块采集电网电压，负载电流，直流网侧电压，经过：ARM/DSP芯片计算后得到补偿电流参考值，并进行三相abc坐标系到两相αβ坐标系变换，之后送入FPGA芯片；FPGA芯片根据该补偿电流参考值，与负载电流做差，送入PR控制器进行控制，得到输出电压参考值，并经过脉宽调制、死区设置后控制开关器件，从而完成对谐波的补偿。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的又一种优选，补偿电流参考值计算过程如下，

根据dq坐标分解，选择由锁相环PLL得到的网侧电压旋转角度ωt，把三相负载电流i_a，i_b，i_c按式(6)先投影到αβ坐标系，然后按式(7)即可得到d-q轴分量；

根据瞬时无功理论，i_d和i_q分别对应电流的正序有功和无功分量。对i_d通过低通滤波器提取基波正序分量并假定i_q＝0，通过式(8)变换到αβ坐标系，则得到正序分量在αβ坐标系上的值i_α’和i_β’；

然后在αβ坐标系上把采集信号减去正序分量，得到除正序有功分量外的其余成分，并作为电流的参考值，这样也就是把负载的无功及谐波分量作为补偿电流的参考值i_α ^*和i_β ^*，该参考电流值将送到FPGA芯片中进行电流控制环节。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的另一种优选，FPGA中电流控制过程为，根据ADC模块实现变换器输出电流的高速采集，对输出三相电流按式(6)进行坐标变换，变换到αβ坐标系，其后分别对α和β分量进行PR控制器控制，得到控制电压u_α和u_β。

作为本发明一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法的再一种优选，把得到的控制电压u_α和u_β再次变换到三相静止坐标系，其变换公式为，

把得到的控制电压u_a’，u_b’，u_c’叠加上网侧电压u_ga,u_gb,u_gc，作为最终变换器的输出电压，并根据直流母线电压进行调制后，驱动变换器的IGBT功率模块，实现电流的实时控制。

采用本发明提出的方案，PR控制算法仅需要1～2us时间，控制算的延迟极少，有效避免了补偿电流延时造成的可能与负载的谐振问题。

附图说明

本发明可以通过附图给出的非限定性实施例进一步说明；

图1为本发明中优化的PR控制器结构示意图；

图2为控制系统硬件结构示意图；

图3为参考电流计算流程图；

图4为FPGA程序结构图。

具体实施方式

为了使本领域的技术人员可以更好地理解本发明，下面结合附图和实施例对本发明技术方案进一步说明。

根据本发明提供的算法，相应的控制系统的硬件电路结构如图2所示。控制系统包括包含微处理器芯片ARM如STM32F746芯片，或者DSP如TMS320F28335芯片，以及FPGA芯片如EP4CE22等芯片。由于EP4CE22完成整个PR控制算法仅需要1～2us，因此采用高速ADC模块采集与之配套。高速ADC模块可以采用ADS7042等，采样频率高达1MHz。为了充分利用ARM/DSP的算法实现容易，FPGA并行计算能力强的优势，ARM/DSP芯片采集电网电压，负载电流，直流母线等参数，经过计算后得到补偿电流参考值，并进行三相abc坐标系到两相αβ坐标系变换，之后送入FPGA芯片。FPGA根据该参考值，与高速ADC采集得到的电流做差，送入PR控制器进行控制，得到输出电压参考值，并经过脉宽调制(PWM)、死区设置后控制开关器件，从而完成对谐波的补偿。

首先，如图2所示，对于ADC(模数转换)采集系统，由ARM/DSP芯片内部集成的AD模块采集电网电压，负载电流和直流网侧电压。这些参数与电流环控制无关，因此可以在较低的频率如10kHz～20kHz的控制频率上进行采样。与电流环相关的采样需要在较高的频率上进行采集，由于电流环采用FPGA控制，其控制周期约1us，因此采用1MHz采样率的ADC芯片ADS7042对变换器输出电流进行采样。

其次，采用ARM/DSP芯片实现参考电流的计算。参考电流计算过程如图3所示，根据dq坐标分解，选择由锁相环PLL得到的网侧电压旋转角度ωt，把三相负载电流i_a，i_b，i_c按式(6)先投影到αβ坐标系，然后按式(7)即可得到d-q轴分量；

根据瞬时无功理论，i_d和i_q分别对应电流的正序有功和无功分量。对i_d通过低通滤波器提取基波正序分量并假定i_q＝0，通过式(8)变换到αβ坐标系，则得到正序分量在αβ坐标系上的值i_α’和i_β’；

然后在αβ坐标系上把采集信号减去正序分量，得到除正序有功分量外的其余成分，并作为电流的参考值，这样也就是把负载的无功及谐波分量作为补偿电流的参考值i_α ^*和i_β ^*，该参考电流值将送到FPGA芯片中进行电流控制环节。

之后，在FPGA芯片中实现电流实时控制。FPGA中电流控制过程如图4所示。其控制过程为，根据ADC实现变换器输出电流的高速采集。对输出三相电流按式(6)进行坐标变换，变换到αβ坐标系，其后分别对α和β分量进行PR控制，PR控制过程如图1所示。此外，为了减少对FPGA资源的占用，采用分时复用技术，先把α坐标相关参数加载到PR控制器，得到相关控制结果u_α，即令x＝i_α ^*-i_α，送入图1所示PR控制器，得到结果y作为控制电压u_α。然后类似的，把β坐标相关参数加载到相同的PR控制器，得到控制结果u_β。对于α和β分量的各次控制器，其控制系数相同，均采用同一个控制器，实现了控制器的分时复用，减少FPGA占用资源。

最后，把得到的控制电压u_α和u_β再次变换到三相静止坐标系，其变换公式为，

把得到的控制电压u_a’，u_b’，u_c’叠加上网侧电压u_ga,u_gb,u_gc，作为最终变换器的输出电压，并根据直流母线电压进行调制后，驱动变换器的IGBT功率模块，实现电流的实时控制。

其中，为了减小PR控制器对电网频率的敏感度，采用的PR控制器为伪PR结构，其传递函数为：

其中K_R为一设定的增益系数，ω_c为截至频率，均为设定参数，s为拉普拉斯算子，ω₀为电网频率，n为补偿谐波次数；

式(1)是连续域传递函数，采用双线性变换法进行离散化，即令

其中T_c为控制周期，带入式(1)得到系统离散化传递函数为：

ω_c取值如果太小，则在谐振点处附近由于电网频率的偏差，会造成增益太小，如果ω_c取值较大，则会引入谐振频率附近的噪声，这在高次谐波补偿时更突出。为了克服这个问题，实际中ω_c可以适当取小一些，为了避免电网频率偏差带来的影响，本发明采用在线更新控制参数的方法。

为了能够在FPGA中采用尽量少的逻辑单元实现式(3)所示PR控制器，本发明采取如下方法优化PR控制器设计，

首先，将式(3)写成差分方程为：

y(k)＝K₁[K₂[x(k)-x(k-2)]-K₃y(k-1)-K₄y(k-2)] (4)

其中，各参数表达式如式(5)所示：

y(k)指k时刻传递函数输出的值，y(k-1)和y(k-2)分别指过去时刻k-1和k-2输出的值，x(k)和x(k-2)分别指采样k和k-2时刻的输入信号的值，x为电流误差信号，即电流参考值与电流实际测量值之差，而y为控制电压。

可以看到K₂只与采样周期T_c和控制器增益K_R有关，与谐波次数无关，因此所有谐波控制器该项相同。为此设计PR控制器图1所示，所有阶次PR控制器的K₁[x(k)-x(k-2)]均采用同一个计算的结果，可以简化FPGA所需硬件。上述PR控制器的处理算法在FPGA芯片中实现，所有变量和参数值均转换为单精度浮点数表示，利用FPGA的单精度浮点运算IP核可快速实现整个控制算法。

其次，如果对三相系统的每相电流均进行PR控制，则需要大量的PR控制器，考虑补偿1/5/7/11/13/17/19/23/25/29/31次谐波，共需11*3＝33个PR控制器。为了减少所需要的PR控制器，可以在两相静止αβ坐标系上对三相电流进行控制，这样只需要22个PR控制器即可实现控制算法。同时，考虑到控制器FPGA实现时，最占用资源的是其乘法部分，因此采用分时复用技术，把所需要的计算分成两组，共用乘法器资源，这样相当于仅仅需要实现11个PR控制器，每个PR乘法器需要3个乘法器，完成整个PR控制只需要33个乘法器。

然后，参数K₁，K₃和K₄与系统频率有关，当频率变化时会给控制带来误差，甚至引入其他谐波。为此，本发明将实时计算电网频率，并在线更新这些参数。由于ARM或者DSP芯片算法实现容易，因此电网频率检测，参数计算均放在ARM/DSP芯片中实现。

本发明采用比例谐振(PR)控制，并且为了减少控制器的延时，把PR控制算法用FPGA实现，并通过控制器结构优化、控制器分时复用、采用两相静止αβ坐标系等技术减少控制器所占用的FPGA资源。为了减小电网频率偏移带来的影响，在ARM/DSP芯片中根据检测电网频率计算PR控制器参数并在FPGA芯片中实时更新。采用比本发明的控制系统，使得控制器延时小于2us，无须额外的相位补偿即可实现高次谐波的有效补偿。

以上对本发明提供的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法进行了详细介绍。具体实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (8)

1.一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：PR控制器在FPGA芯片内实现，通过对PR控制器结构优化、PR控制器分时复用，并通过两相静止αβ坐标系上对三相电流进行控制技术来减少PR控制器对FPGA芯片的资源占用；在ARM或DSP芯片中根据检测电网频率计算PR控制器参数，并在FPG芯片中进行在线更新。

2.根据权利要求1所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：PR控制器为伪PR结构，其传递函数为：

其中K_R为一设定的增益系数，ω_c为截至频率，均为设定参数，s为拉普拉斯算子，ω₀为电网频率，n为补偿谐波次数；

式(1)是连续域传递函数，采用双线性变换法进行离散化，即令

其中T_c为控制周期，带入式(1)得到系统离散化传递函数为：

3.根据权利要求2所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：通过如下方法优化PR控制器结构，

首先，将式(3)写成差分方程为：

y(k)＝K₁[K₂[x(k)-x(k-2)]-K₃y(k-1)-K₄y(k-2)] (4)

其中，各参数表达式如式(5)所示：

y(k)指k时刻传递函数输出的值，y(k-1)和y(k-2)分别指过去时刻k-1和k-2输出的值，x(k)和x(k-2)分别指采样k和k-2时刻的输入信号的值，x为电流误差信号，即电流参考值与电流实际测量值之差，而y为控制电压。

4.根据权利要求3所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：PR控制器分时复用是指α和β轴的每次谐波共用相同PR控制器。

5.根据权利要求1所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：ARM/DSP芯片内部集成的ADC模块采集电网电压，负载电流，直流网侧电压，经过：ARM/DSP芯片计算后得到补偿电流参考值，并进行三相abc坐标系到两相αβ坐标系变换，之后送入FPGA芯片；FPGA芯片根据该补偿电流参考值，与负载电流做差，送入PR控制器进行控制，得到输出电压参考值，并经过脉宽调制、死区设置后控制开关器件，从而完成对谐波的补偿。

6.根据权利要求5所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：补偿电流参考值计算过程如下，

根据dq坐标分解，选择由锁相环PLL得到的网侧电压旋转角度ωt，把三相负载电流i_a，i_b，i_c按式(6)先投影到αβ坐标系，然后按式(7)即可得到d-q轴分量；

根据瞬时无功理论，i_d和i_q分别对应电流的正序有功和无功分量。对i_d通过低通滤波器提取基波正序分量并假定i_q＝0，通过式(8)变换到αβ坐标系，则得到正序分量在αβ坐标系上的值i_α’和i_β’；

然后在αβ坐标系上把采集信号减去正序分量，得到除正序有功分量外的其余成分，并作为电流的参考值，这样也就是把负载的无功及谐波分量作为补偿电流的参考值i_α ^*和i_β ^*，该参考电流值将送到FPGA芯片中进行电流控制环节。

7.根据权利要求6所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：FPGA中电流控制过程为，根据ADC模块实现变换器输出电流的高速采集，对输出三相电流按式(6)进行坐标变换，变换到αβ坐标系，其后分别对α和β分量进行PR控制器控制，得到控制电压u_α和u_β。

8.根据权利要求7所述的一种基于ARM或者DSP芯片与FPGA协同实现PR控制算法的方法，其特征在于：把得到的控制电压u_α和u_β再次变换到三相静止坐标系，其变换公式为，

把得到的控制电压u_a’，u_b’，u_c’叠加上网侧电压u_ga,u_gb,u_gc，作为最终变换器的输出电压，并根据直流母线电压进行调制后，驱动变换器的IGBT功率模块，实现电流的实时控制。