CN109271338B - 一种面向存储系统的可重构片上光互连结构及通信方法 - Google Patents

Abstract

本发明提出了一种面向存储系统的可重构片上光互连结构及通信方法，用于实现多应用所需存储资源的动态配置，并提高现有片上访存光互连结构的扩展性和通信的并行性，片上光互连结构包括上下分布的光互连层和电层，光互连层包括按照阵列排布的多组光互连子网，光互连子网包括的九条光波导中的一条的两侧各耦合连接八个等距离排布的宽带微环谐振器，以及其余八条光波导连接所形成的八个交叉点各耦合连接一个宽带微环谐振器的工作状态，可通过电层的控制单元进行控制，形成由开启的多个宽带微环谐振器与多条光波导构成的可连接不同数量存储模块的光互连网络通路，处理器模块发送的访存请求信息及存储模块返回的反馈信息均通过光互连网络通路进行传输。

Description

一种面向存储系统的可重构片上光互连结构及通信方法

技术领域

本发明属于通信技术领域，涉及一种片上光互连结构及通信方法，具体涉及一种面向存储系统的可重构片上光互连结构及通信方法，可用于多应用并行运行下片上处理器核的存储访问通信，实现处理器核与存储模块之间的光互连网络根据应用的个数和所需存储资源的数量进行重构的需求。

背景技术

随着高性能计算应用对片上多核计算系统的性能需求不断提高，片上处理器核数随之增加，以提供更强大的计算能力，处理器核访问存储系统的通信需求也进一步增大，处理器核与存储系统之间互连架构成为决定多核计算系统整体性能的关键因素。片上光互连网络由于具有高并行性、低电磁干扰和低功耗等优势，能有缓解片上电互连网络存在的并行通信开销高、可扩展性较差、电磁干扰强等方面的缺陷。因此，基于光互连的片上网络成为研究的热点，目前已提出的Mesh、Ring、Torus等光互连结构广泛应用于片上处理器核间通信。传统片上处理器核与存储系统间通信基于电互连结构成为片上访存通信瓶颈，研究人员也逐步提出多种光互连结构及通信方法用于片上处理器核的访存通信。

目前，为解决网络容错、时延和拥塞等问题，研究人员已提出多种可重构或可重配置网络。西安电子科技大学申请公布号为CN102202005A，名称为“可重配置的光片上网络及配置方法”的专利申请，公开了一种可重配置光片上网络及其配置方法，通过在处理器核与相邻光路由器的连接中引入微环谐振器光开关，针对不同的应用控制微环谐振器光开关的状态，灵活选择与处理器核相连的光路由器，实现网络重构。清华大学申请公布号为CN103986672A，名称为“片上网络拓扑结构的重构方法及系统”的专利申请，公开了一种片上网络拓扑结构的重构方法，通过片上网络的初始拓扑结构建立有向图，在有向图中增加一个超级源点和一个超级汇点，应用最大流算法对有向图进行求解得到最大流量和每一条修复路径，根据修复路径得到片上网络的虚拟拓扑结构已完成对片上网络拓扑结构的重构。但上述重构方案中，无法实现多应用所需存储资源动态配置的可重构片上光互连结构及通信方法，且现有重构方法并不适用于实现多应用所需存储资源的动态配置。

哥伦比亚大学的Ke Wen等人2016年在会议IEEE High Performance ExtremeComputing Conference上发表文章“Silicon photonic memory interconnect for many-core architectures”，公开了一种针对传统存储的可重构光访存网络结构及通信方法，通过2.5D堆叠技术将存储模块与处理器核通过硅插入式基底上的光交叉开关进行动态互连重构，通过相应的波长路由通信方法，实现存储模块与处理器核之间的光通信，通过重构及通信方法缓解网络时延和访存流量拥塞问题。但该方案重构互连结构没有考虑多应用并行运行时的存储资源配置情况，无法根据不同应用对存储资源的需求进行及时合理的分配，方案结构的可扩展性较差，且基于波长路由重构的通信方法仅满足四个存储接口的并行通信，访存通信的并行性较低。

发明内容

本发明的目的在于克服上述现有技术存在的不足，提出一种面向存储系统的可重构片上光互连结构及通信方法，用于实现多应用所需存储资源的动态配置，并提高现有面向存储系统的可重构片上光互连结构的扩展性和通信的并行性。

为实现上述目的，本发明采取的技术方案为：

一种面向存储系统的可重构片上光互连结构，包括上下分布的光互连层和电层，其中：

所述光互连层包括按照a×b阵列排布的N组光互连子网1，N≥2，

其中

为向上取整，所述光互连子网1包括九条光波导W1，W2，…，W9，W1的两侧各耦合连接八个等距离排布的宽带微环谐振器11，其中一侧的每个宽带微环谐振器11通过一个处理器模块端口12与一个第一调制解调模块13连接，另一侧两端的两个宽带微环谐振器11分别与W2的首尾两端耦合连接，其余每相邻的两个宽带微环谐振器11分别与W3、W4和W5的首尾两端耦合连接，W2、W3、W4和W5各通过四个存储模块端口15与四个第二调制解调模块14相连，W2与W3之间通过W6连接，W3与W4之间通过W7连接，W4与W5之间通过W8连接，W5与W2之间通过W9连接，形成的八个交叉点各耦合连接一个宽带微环谐振器11；

所述电层包括控制单元2、处理器模块3、缓存模块4和N组存储模块5；所述控制单元2，用于对所有宽带微环谐振器11的工作状态进行控制；所述处理器模块3，用于接收、处理、产生和发送数据和指令；所述缓存模块4，用于存储指令；所述N组存储模块5按照a×b阵列排布；

所述控制单元2与每个宽带微环谐振器11通过第一硅通孔TSV线6连接，所述处理器模块3与每个处理器模块端口12通过第二硅通孔TSV线7连接，所述光互连层中的每个第二调制解调模块14与第二调制解调模块14在电层中对应位置的一个存储模块5通过第三硅通孔TSV线8连接。

上述的面向存储系统的可重构片上光互连结构，所述处理器模块端口12同一时刻仅实现一个方向的信号传输；所述存储模块端口15同一时刻可实现两个方向的信号传输。

上述的面向存储系统的可重构片上光互连结构，所述W6与W2的交叉点位于W2左端点和W2上连接的首个存储模块端口15之间，W6与W3的交叉点位于W3左端点和W3上连接的首个存储模块端口15之间，W7与W4的交叉点位于W4左端点和W4上连接的首个存储模块端口15之间，W8与W5的交叉点位于W5左端点和W5上连接的首个存储模块端口15之间，W7与W3的交叉点位于W3右端点和W3上连接的最后一个存储模块端口15之间，W8与W4的交叉点位于W4右端点和W4上连接的最后一个存储模块端口15之间，W9与W5的交叉点位于W5右端点和W5上连接的最后一个存储模块端口15之间，W9与W2的交叉点位于W2右端点和W2上连接的最后一个存储模块端口15之间，八个交叉均为垂直相交。

上述的面向存储系统的可重构片上光互连结构，所述二十四个宽带微环谐振器11分别编号BMR1，BMR2，…，BMR24，其中BMR1、BMR3、BMR5和BMR7分别位于W2与W6、W3与W7、W4与W8、W5与W9交叉的右上夹角区域，BMR2、BMR4、BMR6、BMR8分别位于W3与W6、W4与W7、W5与W8、W2与W9交叉的左上夹角区域。

上述的面向存储系统的可重构片上光互连结构，所述第二调制解调模块14包括两个窄带微环谐振器141，该两个窄带微环谐振器的谐振波长相同。

上述的面向存储系统的可重构片上光互连结构，所述W2、W3、W4和W5所包含的十六个第二调制解调模块14中的窄带微环谐振器141谐振波长不同。

一种面向存储系统的可重构片上光互连结构的通信方法，包括如下步骤：

(1)系统配置初始化：

(1a)控制单元根据系统独立运行应用的个数和各个应用所需存储模块的数量产生控制信息，并通过第一硅通孔TSV线将控制信息传输至所有宽带微环谐振器；

(1b)在控制信息的控制下开启的h个宽带微环谐振器BMRj与其耦合连接的l个光波导Wk构成光互连网络通路，h＝1,2,...24，j∈{1,2,...,24}，l＝1,2,...,9，k∈{1,2,...,9}；

(2)处理器模块发送请求信息：

(2a)处理器模块读取缓存模块缓存的指令，并根据读取的指令产生读写存储模块MEMi的请求信息Di，MEMi为第i个存储模块，i＝1,2,...,16；

(2b)处理器模块使用电信号将请求信息Di通过第二硅通孔TSV线发送至光互连网络通路中的第一调制解调模块；

(3)第一调制解调模块获取调制信号：

第一调制解调模块对携带请求信息Di的电信号进行调制，得到携带请求信息Di的波长为λi的光信号，并将该光信号发送至与其连接的处理器模块端口；

(4)光互连子网传输携带请求信息Di的光信号：

光互连子网中的光互连网络通路将从处理器模块端口输入的光信号传输至存储模块端口Mi，并输出至与存储模块端口Mi相连的第二调制解调模块；

(5)第二调制解调模块获取解调信号：

第二调制解调模块对携带请求信息Di的波长为λi的光信号进行解调，得到携带请求信息Di的电信号，并将该电信号通过第三硅通孔TSV线发送至存储模块MEMi；

(6)存储模块处理请求信息并发送反馈信息：

(6a)存储模块MEMi对接收的请求信息Di的内容进行解析，若信息为读请求，则执行步骤(6b)，若信息为写请求，则执行步骤(6c)；

(6b)存储模块MEMi根据读请求信息读取数据，并根据读取的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

(6c)存储模块MEMi根据写请求信息写入数据，并根据写入的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

(7)第二调制解调模块获取调制信号：

第二调制解调模块对携带反馈信息Ei的电信号进行调制，得到携带反馈信息Ei的波长为λi的光信号，并将该光信号发送至存储模块端口Mi；

(8)光互连子网传输反馈信息：

光互连子网中的光互连网络通路将从存储模块端口Mi输入的光信号传输至光互连网络通路中的处理器模块端口，并输出至与该处理器模块端口相连的第一调制解调模块；

(9)第一调制解调模块获取解调信号并发送至处理器模块：

第一调制解调模块对携带反馈信息Ei的波长为λi的光信号进行解调，得到携带反馈信息Ei的电信号，并将该电信号通过第二硅通孔TSV线发送至处理器模块，存储访问通信完成。

上述的面向存储系统的可重构片上光互连结构的通信方法，步骤(2a)中所述的缓存模块缓存的指令，是根据系统运行的各应用的编译结果产生。

本发明与现有技术相比，具有以下优点：

第一，本发明由于光互连子网包括的九条光波导中的一条的两侧各耦合连接八个等距离排布的宽带微环谐振器，以及其余八条光波导连接所形成的八个交叉点各耦合连接一个宽带微环谐振器的工作状态，可通过控制单元进行控制，形成由开启的多个宽带微环谐振器与多个光波导构成的可连接不同数量存储模块的光互连网络通路，实现了片上光互连结构的重构，与现有可重构片上光互连结构相比，可实现多应用所需存储资源的灵活动态配置，提高片上多核系统的资源利用率。

第二，本发明由于光互连层包括按照阵列排布的多组光互连子网，当系统中处理器模块与存储模块的数量增加时，可直接通过增加光互连子网的组数实现两者之间互连架构的扩展，与现有技术相比，提高了面向存储系统的可重构片上光互连结构的扩展性。

第三，本发明由于通信方法中处理器模块与不同存储模块的通信方法中采用不同波长的光信号，使得处理器模块与各存储模块之间可实现互不干扰的并行通信，有效提升处理器与存储系统之间通信的并行性。

第四，由于本发明中光波导与宽带微环谐振器采用硅光集成技术，使片上光互连结构具有高带宽、低时延及低功耗的优点，而且将光互连层与电层进行三维堆叠排布，可有效减少光互连结构所占芯片面积，按照阵列排布的多组光互连子网可进一步减少光互连结构所占芯片面积。

附图说明

图1为本发明实施例中的可重构片上光互连结构的三维分布示意图；

图2为本发明的光互连子网的示意图；

图3为本发明实施例中的电层的示意图；

图4为本发明的第一调制解调模块示意图；

图5为本发明的第二调制解调模块示意图；

图6为本发明通信方法的实现流程图。

具体实施方式

下面结合附图和具体实施例，对本发明作进一步详细描述。

实施例1

参照图1，一种面向存储系统的可重构片上光互连结构，包括上下分布的光互连层和电层，光互连层与电层互不接触，其中：

所述光互连层包括按照a×b阵列排布的N组光互连子网1，N＝2，a＝1，b＝2，a为阵列的行数，b为阵列的列数，阵列排布方式可有效改善片上光互连子网整体布局的长宽比例，从而在面积固定的芯片上布局更多的光互连子网，有利于系统整体的扩展；

参照图2，所述光互连子网包括在硅衬底上刻蚀的九条光波导W1，W2，…，W9，在硅衬底上刻蚀的二十四个宽带微环谐振器11分别编号BMR1，BMR2，…，BMR24，八个处理器模块端口12分别编号C1，C2，…，C8和十六个存储模块端口15分别编号M1，M2，…，M16；

W1、W6、W7、W8和W9均按照x轴方向排布，W1的两侧各耦合连接八个等距离排布的宽带微环谐振器，BMR17、BMR9、BMR18、BMR10、BMR19、BMR11、BMR20、BMR12、BMR21、BMR13、BMR22、BMR14、BMR23、BMR15、BMR24和BMR16按x轴正方向依次排布在W1两侧，以满足不同处理器模块端口输入的光信号在W1与十六个宽带微环谐振器中的传输互不干扰；

其中一侧的BMR17通过C1与第一调制解调模块相连，BMR18通过C2与第一调制解调模块相连，BMR19通过C3与第一调制解调模块相连，BMR20通过C4与第一调制解调模块相连，BMR21通过C5与第一调制解调模块相连，BMR22通过C6与第一调制解调模块相连，BMR23通过C7与第一调制解调模块相连，BMR24通过C8与第一调制解调模块相连；另一侧的BMR9与W2的首端耦合连接，BMR10与W3的首端耦合连接，BMR11与W3的尾端耦合连，BMR12与W4的首端耦合连接，BMR13与W4的尾端耦合连接，BMR14与W5的首端耦合连接，BMR15与W5的尾端耦合连接，BMR16与W2的尾端耦合连接；

W2依次通过M5、M6、M2和M1与四个第二调制解调模块相连，W3依次通过M13、M9、M10和M14与四个第二调制解调模块相连，W4依次通过M15、M11、M12和M16与四个第二调制解调模块相连，W5依次通过M8、M7、M3和M4与四个第二调制解调模块相连；

W2与W3之间通过W6连接，W6与W2的交叉点位于W2左端点和W2上连接的M5之间，W6与W3的交叉点位于W3左端点和W3上连接的M13之间；W3与W4之间通过W7连接，W7与W3的交叉点位于W3右端点和W3上连接的M14之间，W7与W4的交叉点位于W4左端点和W4上连接的M15之间；W4与W5之间通过W8连接，W8与W4的交叉点位于W4右端点和W4上连接的M16之间，W8与W5的交叉点位于W5左端点和W5上连接的M8之间；W5与W2之间通过W9连接，W9与W5的交叉点位于W5右端点和W5上连接的M4之间，W9与W2的交叉点位于W2右端点和W2上连接的M1之间；W2、W3、W4、W5、W6、W7、W8和W9形成的八个交叉均为垂直相交；

BMR1、BMR3、BMR5和BMR7分别位于W2与W6、W3与W7、W4与W8、W5与W9交叉的右上夹角区域，BMR2、BMR4、BMR6、BMR8分别位于W3与W6、W4与W7、W5与W8、W2与W9交叉的左上夹角区域。光波导之间和光波导与宽带微环谐振器之间的连接关系与位置排布有利于光互连子网的重构，根据开启的不同数量的不同宽带微环谐振器及与开启的宽带微环谐振器耦合连接的多个光波导可构成不同的光互连网络通路，不同的光互连网络通路所连接的存储模块数量不同，可实现不同应用所需存储资源的灵活配置，提高片上多核系统的资源利用率。

W2、W3、W4和W5所包含的十六个第二调制解调模块14中的窄带微环谐振器141谐振波长不同；C1、C2、C3、C4、C5、C6、C7和C8相连的八个第一调制解调模块13中的窄带微环谐振器131使用的一组谐振波长相同，谐振波长为λi的窄带微环谐振器仅耦合波长为λi的光信号，波长为λi的光信号用于处理器模块3与存储模块MEMi的通信，i＝1，2，…，16；

参照图3，所述处理器模块端口12同一时刻仅实现一个方向的信号传输，处理器模块端口处光信号的传输方向如表1所示；所述第一调制解调模块13包括三十二个窄带微环谐振器131，该三十二个窄带微环谐振器使用一组谐振波长λi，i＝1，2，…，16，其中每两个窄带微环谐振器使用同一谐振波长λi；十六个谐振波长不同的窄带微环谐振器负责调制，另外十六个谐振波长不同的窄带微环谐振器负责解调。

参照图4，所述存储模块端口15同一时刻可实现两个方向的信号传输，存储模块端口15的光信号可同时发送至第二调制解调模块14或从第二调制解调模块14接收；第二调制解调模块14中包括两个窄带微环谐振器141，该两个窄带微环谐振器的谐振波长相同，其中一个窄带微环谐振器负责调制，另一个窄带微环谐振器负责解调，调制与解调互不干扰。

参照图5，所述电层包括控制单元2、处理器模块3、缓存模块4和N组存储模块5，N＝2；所述控制单元2，用于对所有宽带微环谐振器11的工作状态进行控制；所述处理器模块3，用于接收、处理、产生和发送数据和指令；所述缓存模块4，用于存储数据和指令；所述N组存储模块5按照a×b阵列排布，a＝1，b＝2，存储模块与光互连子网按阵列排布位置对应，有利于缩短布线距离，减少线路的交叉弯曲带来的损耗；

所述控制单元2与每个宽带微环谐振器11通过第一硅通孔TSV线6连接，所述处理器模块3与每个处理器模块端口12通过第二硅通孔TSV线7连接，所述光互连层中的每个第二调制解调模块14与第二调制解调模块14在电层中对应位置的一个存储模块5通过第三硅通孔TSV线8连接。

光互连子网可根据不同情况重新配置，配置依据系统独立运行的应用的数量及各独立运行的应用所需存储模块的数量分为十一类，分类情况如表1所示；

表1光互连子网的十一类重构配置情况表

多个光互连子网若单独使用，各互连子网使用的波长组可相同；多个光互连子网若联合使用，各互连子网使用的波长组不同。

实施例2的结构与实施例1的结构相同，如下参数作了调整：

光互连层包括按照a×b阵列排布的N组光互连子网1，N＝3，a＝2，b＝2；电层包括的N组存储模块按照a×b阵列排布，a＝2，b＝2。

参照图6，一种面向存储系统的可重构片上光互连结构的通信方法，包括如下步骤：

步骤1)系统配置初始化：

步骤1a)控制单元根据系统独立运行应用的个数和各个应用所需存储模块的数量产生控制信息，根据光互连子网的重构配置情况表确定控制信息中需要开启的宽带微环谐振器的编号，并通过第一硅通孔TSV线将控制信息传输至所有宽带微环谐振器；

步骤1b)在控制信息的控制下开启的h个宽带微环谐振器BMRj与其耦合连接的l个光波导Wk构成光互连网络通路，光互连子网中光互连网络通路的数量由配置表1确定，每条光互连网络通路连接了相应的第一调制解调模块和处理器模块端口，h＝1,2,...24，j∈{1,2,...,24}，l＝1,2,...,9，k∈{1,2,...,9}，；

步骤2)处理器模块发送请求信息：

步骤2a)处理器模块读取缓存模块缓存的指令，并根据读取的指令产生读写存储模块MEMi的请求信息Di，MEMi为第i个存储模块，i＝1,2,...,16，处理器模块可同时向十六个存储模块发送十六个请求信息，使用十六种光波长实现互不干扰的存储访问通信，有效改善存储访问通信并行性；

步骤2b)处理器模块使用电信号将请求信息Di通过第二硅通孔TSV线发送至光互连网络通路中的第一调制解调模块；

步骤3)第一调制解调模块获取调制信号：

第一调制解调模块对携带请求信息Di的电信号进行调制，通过谐振波长为λi的窄带微环谐振器调制得到携带请求信息Di的波长为λi的光信号，并将该光信号发送至与其连接的处理器模块端口；

步骤4)光互连子网传输携带请求信息Di的光信号：

光互连子网中的光互连网络通路将从处理器模块端口输入的光信号传输至存储模块端口Mi，并输出至与存储模块端口Mi相连的第二调制解调模块；

步骤5)第二调制解调模块获取解调信号：

第二调制解调模块对携带请求信息Di的波长为λi的光信号进行解调，通过谐振波长为λi的窄带微环谐振器解调得到携带请求信息Di的电信号，并将该电信号通过第三硅通孔TSV线发送至存储模块MEMi；

步骤6)存储模块处理请求信息并发送反馈信息：

步骤6a)存储模块MEMi对接收的请求信息Di的内容进行解析，若信息为读请求，则执行步骤(6b)，若信息为写请求，则执行步骤(6c)；

步骤6b)存储模块MEMi根据读请求信息在存储阵列中读取数据，并根据读取的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

步骤6c)存储模块MEMi根据写请求信息将数据写入存储阵列，并根据写入的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

步骤7)第二调制解调模块获取调制信号：

第二调制解调模块对携带反馈信息Ei的电信号进行调制，通过谐振波长为λi的窄带微环谐振器调制得到携带反馈信息Ei的波长为λi的光信号，并将该光信号发送至存储模块端口Mi；

步骤8)光互连子网传输反馈信息：

光互连子网中的光互连网络通路将从存储模块端口Mi输入的光信号传输至光互连网络通路中的处理器模块端口，并输出至与该处理器模块端口相连的第一调制解调模块；

步骤9)第一调制解调模块获取解调信号并发送至处理器模块：

第一调制解调模块对携带反馈信息Ei的波长为λi的光信号进行解调，通过谐振波长为λi的窄带微环谐振器解调得到携带反馈信息Ei的电信号，并将该电信号通过第二硅通孔TSV线发送至处理器模块，存储访问通信完成。

上述的面向存储系统的可重构片上光互连结构的通信方法，步骤(2a)中所述的缓存模块缓存的指令，是根据系统运行的各应用的编译结果产生。

Claims (8)

1.一种面向存储系统的可重构片上光互连结构，其特征在于，包括上下分布的光互连层和电层，其中：

所述光互连层包括按照a×b阵列排布的N组光互连子网(1)，N≥2，

其中

为向上取整，所述光互连子网(1)包括九条光波导W1，W2，…，W9，W1的两侧各耦合连接八个等距离排布的宽带微环谐振器(11)，其中一侧的每个宽带微环谐振器(11)通过一个处理器模块端口(12)与一个第一调制解调模块(13)连接，另一侧两端的两个宽带微环谐振器(11)分别与W2的首尾两端耦合连接，其余每相邻的两个宽带微环谐振器(11)分别与W3、W4和W5的首尾两端耦合连接；W2、W3、W4和W5各通过四个存储模块端口(15)与四个第二调制解调模块(14)相连；W2与W3之间通过W6连接，W3与W4之间通过W7连接，W4与W5之间通过W8连接，W5与W2之间通过W9连接，形成的八个交叉点各耦合连接一个宽带微环谐振器(11)；

所述电层包括控制单元(2)、处理器模块(3)、缓存模块(4)和N组存储模块(5)；所述控制单元(2)，用于对所有宽带微环谐振器(11)的工作状态进行控制；所述处理器模块(3)，用于接收、处理、产生和发送数据和指令；所述缓存模块(4)，用于存储指令；所述N组存储模块(5)按照a×b阵列排布；

所述控制单元(2)与每个宽带微环谐振器(11)通过第一硅通孔TSV线(6)连接，所述处理器模块(3)与每个处理器模块端口(12)通过第二硅通孔TSV线(7)连接，所述光互连层中的每个第二调制解调模块(14)与第二调制解调模块(14)在电层中对应位置的一个存储模块(5)通过第三硅通孔TSV线(8)连接。

2.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述处理器模块端口(12)同一时刻仅实现一个方向的信号传输；所述存储模块端口(15)同一时刻可实现两个方向的信号传输。

3.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述W6与W2的交叉点位于W2左端点和W2上连接的首个存储模块端口(15)之间，W6与W3的交叉点位于W3左端点和W3上连接的首个存储模块端口(15)之间，W7与W4的交叉点位于W4左端点和W4上连接的首个存储模块端口(15)之间，W8与W5的交叉点位于W5左端点和W5上连接的首个存储模块端口(15)之间，W7与W3的交叉点位于W3右端点和W3上连接的最后一个存储模块端口(15)之间，W8与W4的交叉点位于W4右端点和W4上连接的最后一个存储模块端口(15)之间，W9与W5的交叉点位于W5右端点和W5上连接的最后一个存储模块端口(15)之间，W9与W2的交叉点位于W2右端点和W2上连接的最后一个存储模块端口(15)之间，八个交叉均为垂直相交。

4.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述二十四个宽带微环谐振器(11)分别编号BMR1，BMR2，…，BMR24，其中BMR1、BMR3、BMR5和BMR7分别位于W2与W6、W3与W7、W4与W8、W5与W9交叉的右上夹角区域，BMR2、BMR4、BMR6、BMR8分别位于W3与W6、W4与W7、W5与W8、W2与W9交叉的左上夹角区域。

5.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述第二调制解调模块(14)包括两个窄带微环谐振器(141)，该两个窄带微环谐振器的谐振波长相同。

6.根据权利要求5所述的面向存储系统的可重构片上光互连结构，其特征在于，所述W2、W3、W4和W5所包含的十六个第二调制解调模块(14)中的窄带微环谐振器(141)谐振波长不同。

7.一种面向存储系统的可重构片上光互连结构的通信方法，其特征在于，包括如下步骤：

(1)系统配置初始化：

(1a)控制单元根据系统独立运行应用的个数和各个应用所需存储模块的数量产生控制信息，并通过第一硅通孔TSV线将控制信息传输至所有宽带微环谐振器；

(1b)在控制信息的控制下开启的h个宽带微环谐振器BMRj与其耦合连接的l个光波导Wk构成光互连网络通路，h＝1,2,...24，j∈{1,2,...,24}，l＝1,2,...,9，k∈{1,2,...,9}；

(2)处理器模块发送请求信息：

(2a)处理器模块读取缓存模块缓存的指令，并根据读取的指令产生读写存储模块MEMi的请求信息Di，MEMi为第i个存储模块，i＝1,2,...,16；

(2b)处理器模块使用电信号将请求信息Di通过第二硅通孔TSV线发送至光互连网络通路中的第一调制解调模块；

(3)第一调制解调模块获取调制信号：

第一调制解调模块对携带请求信息Di的电信号进行调制，得到携带访问请求信息Di的波长为λi的光信号，并将该光信号发送至与其连接的处理器模块端口；

(4)光互连子网传输携带请求信息Di的光信号：

光互连子网中的光互连网络通路将从处理器模块端口输入的光信号传输至存储模块端口Mi，并输出至与存储模块端口Mi相连的第二调制解调模块；

(5)第二调制解调模块获取解调信号：

第二调制解调模块对携带请求信息Di的波长为λi的光信号进行解调，得到携带请求信息Di的电信号，并将该电信号通过第三硅通孔TSV线发送至存储模块MEMi；

(6)存储模块处理请求信息并发送反馈信息：

(6a)存储模块MEMi对接收的请求信息Di的内容进行解析，若信息为读请求，则执行步骤(6b)，若信息为写请求，则执行步骤(6c)；

(6b)存储模块MEMi根据读请求信息读取数据，并根据读取的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

(6c)存储模块MEMi根据写请求信息写入数据，并根据写入的数据产生反馈信息Ei，使用电信号将该反馈信息Ei通过第三硅通孔TSV发送至与MEMi连接的第二调制解调模块；

(7)第二调制解调模块获取调制信号：

第二调制解调模块对携带反馈信息Ei的电信号进行调制，得到携带反馈信息Ei的波长为λi的光信号，并将该光信号发送至存储模块端口Mi；

(8)光互连子网传输反馈信息：

光互连子网中的光互连网络通路将从存储模块端口Mi输入的光信号传输至光互连网络通路中的处理器模块端口，并输出至与该处理器模块端口相连的第一调制解调模块；

(9)第一调制解调模块获取解调信号并发送至处理器模块：

第一调制解调模块对携带反馈信息Ei的波长为λi的光信号进行解调，得到携带反馈信息Ei的电信号，并将该电信号通过第二硅通孔TSV线发送至处理器模块，存储访问通信完成。

8.根据权利要求7所述的面向存储系统的可重构片上光互连结构的通信方法，其特征在于，步骤(2a)中所述的缓存模块缓存的指令，是根据系统运行的各应用的编译结果产生。

Images