CN109257146B - 一种基于dsp的lte快速解码系统及其方法 - Google Patents
一种基于dsp的lte快速解码系统及其方法 Download PDFInfo
- Publication number
- CN109257146B CN109257146B CN201811362733.4A CN201811362733A CN109257146B CN 109257146 B CN109257146 B CN 109257146B CN 201811362733 A CN201811362733 A CN 201811362733A CN 109257146 B CN109257146 B CN 109257146B
- Authority
- CN
- China
- Prior art keywords
- module
- check bit
- mapping table
- reverse mapping
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明公开了一种基于DSP的LTE快速解码系统及其方法,涉及移动通信领域中的快速解码技术。本系统包括数据源(00)、前置处理器(10)、反向映射表生成器(20)和解速率匹配处理器(30);数据源(00)、前置处理器(10)、反向映射表生成器(20)和解速率匹配处理器(30)依次连通,前置处理器(10)和数据源(00)分别与解速率匹配处理器(30)连通。本发明使LTE终端在低内存下也能快速进行解速率匹配及解Turbo码交织,具有速率高、占用内存小和通用性强的优势。
Description
技术领域
本发明涉及移动通信领域中的快速解码技术,尤其涉及一种基于DSP的LTE快速解码系统及其方法。
背景技术
随着LTE网络的迅猛发展,LTE终端的尺寸越来越小,功耗越来越低。终端上的基带处理芯片的核心、内存在逐渐降低。
对于LTE终端来说需要在1ms内处理完所有的PDSCH解析,随着业务信息速度越来越快,相同时间内处理的数据量越来越大,要求终端的处理能力大幅度上升。解速率匹配和Turbo码解交织部分是解码算法时间开销较大的几个部分,如果使用传统的解码方式,这几个模块步骤简单,思路清晰,但是时间开销相当大;如果使用空间转换提升效率,降低时间开销,但是由于巨大的数据吞吐量导致需要更多的内存,从而增加了硬件成本和芯片面积。
可见用传统的解码方法不能同时提高解码效率和降低芯片内存。
发明内容
本发明的目的在于使用较低内存的基础上同时提高LTE解速率匹配和Turbo解交织效率,提供一种基于DSP的LTE快速解码系统及其方法,实现快速解速率匹配及快速Turbo码解交织。
实现本发明目的的技术方案是:
选定的DSP平台为TI的C66xx芯片,主频为1GHz;使用该芯片完成解速率匹配及Turbo码解交织功能,使用芯片自带的Turbo码协处理器完成Turbo解码。
一、基于DSP的LTE快速解码系统(简称系统)
包括数据源、前置处理器、反向映射表生成器和解速率匹配处理器;
其连接关系是:
数据源、前置处理器、反向映射表生成器和解速率匹配处理器依次连通,前置处理器和数据源分别与解速率匹配处理器连通。
数据源将数据和参数送给前置处理器;
前置处理器进行参数计算,将基本表送到反向映射表生成器,将其他参数送到解速率匹配处理器;
反向映射表生成器计算反向映射表,把结果送入解速率匹配处理器;
解速率匹配处理器使用反向映射表生成器生成的表和前置处理器计算的参数,将数据源转换成输出结果,最后实现LTE的解速率匹配及Turbo码解交织。
二、基于DSP的LTE快速解码方法(简称方法)
本方法包括下列步骤:
①首先读取数据源送来的数据及参数,送到前置处理器,前置处理器首先计算交织码表参数和RM参数:N_D、D、K0、NIR,然后将参数送入系统比特基本表计算模块、第一交验比特基本表计算模块和第二交验比特基本表计算模块,计算出三种比特的基本表;
N_D为Turbo编码中子块交织器增加的虚拟比特个数;
D为Turbo编码中子块交织器输入比特数;
K0为Turbo编码中速率匹配模块的输出序列对应于输入序列的起始偏移值;
NIR为Turbo编码中传输块软缓存的比特长度;
②根据步骤①计算出来的表生成系统比特反向映射表和校验比特反向映射表,其中第一校验比特和第二校验比特联合生成校验比特反向映射表;
③使用特殊位置修正模块对特殊位置的反向映射表进行修正,生成修正表格,并将步骤②算出的表格和修正表格组合,生成最终的反向映射表;
④将反映射表的起始索引设置为K0位置计算模块计算出来的参数,结束索引位置为D的3倍,根据起始索引和结束索引将数据源送来的数据根据分成初始段和后续段;
⑤初始段使用步骤④计算出来的参数和步骤③得到的反向映射表进行反映射;
⑥后续段反向映射表的起始索引设置为0,结束索引位置为D的3倍,使用步骤③得到的反向映射表进行反向映射;
⑦根据输入数据长度判断速率匹配是否结束,如没有结束则跳转⑥,否则结束全过程。
本发明具有下列优点和积极效果:
①耗时短;
②占用内存小;
③适用于各种平台;
总之,本发明使LTE终端在低内存下也能快速进行解速率匹配及解Turbo码交织,具有速率高、占用内存小和通用性强的优势。
附图说明
图1是本系统的结构方框图;
图中:
00—数据源;
10—前置处理器,
11—交织码表生成模块,
12—RM参数生成模块,
13—系统比特基本表计算模块,
14—第一校验比特基本表计算模块,
15—第二校验比特基本表计算模块;
20—反向映射表生成器,
21—系统比特反向映射表模块,
22—校验比特反向映射表模块;
23—特殊位置修正模块,
24—反向映射表模块;
30—解速率匹配处理器,
31—K0位置计算模块,
32—初始段解RM及映射模块,
33—后续段解RM及映射模块。
英译汉
1、LTE:Long Term Evolution,长期演进-4G移动通信技术。
2、RM:Rate Match,速率匹配。
具体实施方式
以下结合附图和实施例详细说明。
一、系统
1、总体
如图1,本系统包括数据源00、前置处理器10、反向映射表生成器20和解速率匹配处理器30;
其连接关系是:
数据源00、前置处理器10、反向映射表生成器20和解速率匹配处理器30依次连通,前置处理器10和数据源00分别与解速率匹配处理器30连通。
工作机理:
数据源00将数据和参数送给前置处理器10;
前置处理器10进行参数计算,将基本表送到反向映射表生成器20,将其他参数送到解速率匹配处理器30;
反向映射表生成器20计算反向映射表,把结果送入解速率匹配处理器30;
解速率匹配处理器30使用反向映射表生成器20生成的表和前置处理器10计算的参数,将数据源00转换成输出结果,最后实现LTE的解速率匹配及Turbo码解交织。
2、功能部件
0)数据源00
其硬件配置:DSP芯片TMS320C6670;
该部件接收LTE基带信号,经过解调和解映射,生成待解码数据源。
1)前置处理器10
其硬件配置:DSP芯片TMS320C6670;
其软件设置:包括交织码表生成模块11、RM参数生成模块12、系统比特基本表计算模块13、第一校验比特基本表计算模块14和第二校验比特基本表计算模块15。
(1)交织码表生成模块11对输入数据源00的参数进行计算,生成系统比特和校验比特交织码表,将结果送入系统比特基本表计算模块13、第一校验比特基本表计算模块14、第二校验比特基本表计算模块15和K0位置计算模块31;
(2)RM参数生成模块12根据公式生成解速率匹配和解交织所需要的各种参数,将结果送入系统比特基本表计算模块13、第一校验比特基本表计算模块14、第二校验比特基本表计算模块15和K0位置计算模块31;
(3)系统比特基本表计算模块13根据系统比特交织表和参数反推出系统比特基本反映射表,将结果送入系统比特反向映射表模块21;
(4)第一校验比特基本表计算模块14根据第一校验比特交织表和参数反推出第一校验比特基本反映射表,将结果送入校验比特反向映射表模块22;
(5)第二校验比特基本表计算模块15根据第二校验比特交织表和参数反推出第二校验比特基本反映射表,将结果送入校验比特反向映射表模块22;。
2)反向映射表生成器20
其硬件配置:DSP芯片TMS320C6670;
其软件设置:包括系统比特反向映射表模块21、校验比特反向映射表模块22、特殊位置修正模块23和反向映射表模块24。
(1)系统比特反向映射表模块21对系统比特基本表进行转换,将结果送到反向映射表模块24;
(2)校验比特反向映射表模块22根据第一校验比特和第二校验比特基本反映射表进行联合转换,将结果送到反向映射表模块24;
(3)特殊位置修正模块23根据校验比特交织表的特殊性,将最后一列的数据进行特殊处理,产生的表格结果送到反向映射表模块24;
(4)反向映射表模块24根据系统比特反向映射表模块21、校验比特反向映射表模块22、特殊位置修正模块23的输出结果,进行联合转换,生成反向映射表,送到初始段解RM及解映射模块32。
3)解速率匹配处理器30
其硬件配置:DSP芯片TMS320C6670;
其软件设置:包括K0位置计算模块31、初始段解RM及映射模块32、后续段解RM及映射模块33。
(1)K0位置计算模块31使用交织表和RM参数计算生成位置等参数,将结果送到后续段解RM及映射模块33;
(2)初始段解RM及映射模块32根据反映射表对初始段数据源进行反映射,生成初始段结果;
(3)后续段解RM及映射模块33根据反映射表及K0参数对后续数据源进行反映射,生成后续段结果,和初始段结果联合形成最后的输出数据。
二、方法
1、步骤②的工作流程
A、从第一列到倒数第二列按列轮询系统比特基本表,如果第一个数值大于N_D,将该数值减去N_D填入系统比特反向映射表对应列,将后续数值减去N_D并加上列数乘以行数填入系统比特反向映射表对应列;
B、从第一列到倒数第二列按列轮询第一和第二校验比特基本表,如果第一校验比特表第一个数值大于N_D,将该数值减去N_D并加上D填入校验比特反向映射表对应列,如果第二校验比特表第一个数值大于N_D,将该数值减去N_D并加上D*2填入校验比特反向映射表对应列;依次按顺序将第一校验比特表和第二校验比特表后续数值减去N_D并加上列数乘以行数,再分别加上D和D*2填入系统比特反映射表对应列。
2、步骤③的工作流程
步骤③的工作流程如下:
a、在最后一列轮询系统比特基本表,如果第一个数值大于N_D,将该数值减去N_D并加上D填入系统比特反映射表对应列;
b、在最后一列轮询第二和第一校验比特基本表,依次按顺序将第二校验比特表和第一校验比特表后续数值减去N_D并加上列数乘以行数,再分别加上D*2和D填入系统比特反向映射表对应列。
Claims (4)
1.一种基于DSP的LTE快速解码系统,
包括数据源(00)、前置处理器(10)、反向映射表生成器(20)和解速率匹配处理器(30);
数据源(00)、前置处理器(10)、反向映射表生成器(20)和解速率匹配处理器(30)依次连通,前置处理器(10)和数据源(00)分别与解速率匹配处理器(30)连通;
数据源(00)将数据和参数送给前置处理器(10);
前置处理器(10)进行参数计算,将基本表送到反向映射表生成器(20),将其他参数送到解速率匹配处理器(30);
反向映射表生成器(20)计算反向映射表,把结果送入解速率匹配处理器(30);
解速率匹配处理器(30)使用反向映射表生成器(20)生成的表和前置处理器(10)计算的参数,将数据源(00)转换成输出结果,最后实现LTE的解速率匹配及Turbo码解交织;
其特征在于:所述的前置处理器(10)包括交织码表生成模块(11)、RM参数生成模块(12)、系统比特基本表计算模块(13)、第一校验比特基本表计算模块(14)和第二校验比特基本表计算模块(15);
交织码表生成模块(11)对输入数据源(00)的参数进行计算,生成系统比特和校验比特交织码表,将结果送入系统比特基本表计算模块(13)、第一校验比特基本表计算模块(14)、第二校验比特基本表计算模块(15)和K0位置计算模块(31);
RM参数生成模块(12)根据公式生成解速率匹配和解交织所需要的各种参数,将结果送入系统比特基本表计算模块(13)、第一校验比特基本表计算模块(14)、第二校验比特基本表计算模块(15)和K0位置计算模块(31);
系统比特基本表计算模块(13)根据系统比特交织表和参数反推出系统比特基本反映射表,将结果送入系统比特反向映射表模块(21);
第一校验比特基本表计算模块(14)根据第一校验比特交织表和参数反推出第一校验比特基本反映射表,将结果送入校验比特反向映射表模块(22);
第二校验比特基本表计算模块(15)根据第二校验比特交织表和参数反推出第二校验比特基本反映射表,将结果送入校验比特反向映射表模块(22);
所述的反向映射表生成器(20)包括系统比特反向映射表模块(21)、校验比特反向映射表模块(22)、特殊位置修正模块(23)和反向映射表模块(24);
系统比特反向映射表模块(21)对系统比特基本表进行转换,将结果送到反向映射表模块(24);
校验比特反向映射表模块(22)根据第一校验比特和第二校验比特基本反映射表进行联合转换,将结果送到反向映射表模块(24) ;
特殊位置修正模块(23)根据校验比特交织表的特殊性,将最后一列的数据进行特殊处理,产生的表格结果送到反向映射表模块(24);
反向映射表模块(24) 根据系统比特反向映射表模块(21)、校验比特反向映射表模块(22)、特殊位置修正模块(23)的输出结果,进行联合转换,生成反向映射表,送到初始段解RM及解映射模块(32);
所述的解速率匹配处理器(30)包括K0位置计算模块(31)、初始段解RM及映射模块(32)、后续段解RM及映射模块(33);
K0位置计算模块(31)使用交织表和RM参数计算生成位置参数,将结果送到后续段解RM及映射模块(33);
初始段解RM及映射模块(32)根据反映射表对初始段数据源进行反映射,生成初始段结果;
后续段解RM及映射模块(33)根据反映射表及K0参数对后续数据源进行反映射,生成后续段结果,和初始段结果联合形成最后的输出数据。
2.基于权利要求1所述系统的快速解码方法,其特征在于:
①首先读取数据源(00)送来的数据及参数,送到前置处理器(10),前置处理器(10)首先计算交织码表参数和RM参数:N_D、D、K0、NIR,然后将参数送入系统比特基本表计算模块(13)、第一校验比特基本表计算模块(14)和第二校验比特基本表计算模块(15),计算出三种比特的基本表;
N_D为Turbo编码中子块交织器增加的虚拟比特个数;
D为Turbo编码中子块交织器输入比特数;
K0为Turbo编码中速率匹配模块的输出序列对应于输入序列的起始偏移值;
NIR为Turbo编码中传输块软缓存的比特长度;
②根据步骤①计算出来的表生成系统比特反向映射表和校验比特反向映射表,其中第一校验比特和第二校验比特联合生成校验比特反向映射表;
③使用特殊位置修正模块(23)对特殊位置的反向映射表进行修正,生成修正表格,并将步骤②算出的表格和修正表格组合,生成最终的反向映射表;
④将反向映射表的起始索引设置为K0位置计算模块(31)计算出来的参数,结束索引位置为D的3倍,根据起始索引和结束索引将数据源模块(00)送来的数据根据分成初始段和后续段;
⑤初始段使用步骤④计算出来的参数和步骤③得到的反向映射表进行反映射;
⑥后续段反映射表的起始索引设置为0,结束索引位置为D的3倍,使用步骤③得到的反向映射表进行反映射;
⑦根据输入数据长度判断速率匹配是否结束,如没有结束则跳转⑥,否则结束全过程。
3.按权利要求2所述的快速解码方法,其特征在于:
所述步骤②的工作流程如下:
A、从第一列到倒数第二列按列轮询系统比特基本表,如果第一个数值大于N_D,将该数值减去N_D填入系统比特反映射表对应列,将后续数值减去N_D并加上列数乘以行数填入系统比特反向映射表对应列;
B、从第一列到倒数第二列按列轮询第一和第二校验比特基本表,如果第一校验比特基本表第一个数值大于N_D,将该数值减去N_D并加上D填入校验比特反映射表对应列,如果第二校验比特基本表第一个数值大于N_D,将该数值减去N_D并加上D*2填入校验比特反向映射表对应列;依次按顺序将第一校验比特基本表和第二校验比特基本表后续数值减去N_D并加上列数乘以行数,再分别加上D和D*2填入系统比特反向映射表对应列。
4.按权利要求2所述的快速解码方法,其特征在于:
所述步骤③的工作流程如下:
a、在最后一列轮询系统比特基本表,如果第一个数值大于N_D,将该数值减去N_D并加上D填入系统比特反映射表对应列;
b、在最后一列轮询第二和第一校验比特基本表,依次按顺序将第二校验比特基本表和第一校验比特基本表后续数值减去N_D并加上列数乘以行数,再分别加上D*2和D填入系统比特反映射表对应列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811362733.4A CN109257146B (zh) | 2018-11-16 | 2018-11-16 | 一种基于dsp的lte快速解码系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811362733.4A CN109257146B (zh) | 2018-11-16 | 2018-11-16 | 一种基于dsp的lte快速解码系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109257146A CN109257146A (zh) | 2019-01-22 |
CN109257146B true CN109257146B (zh) | 2020-11-24 |
Family
ID=65043379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811362733.4A Active CN109257146B (zh) | 2018-11-16 | 2018-11-16 | 一种基于dsp的lte快速解码系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109257146B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025445A (zh) * | 2009-09-15 | 2011-04-20 | 中兴通讯股份有限公司 | 一种速率匹配或解速率匹配的方法及装置 |
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
CN102468902A (zh) * | 2010-11-01 | 2012-05-23 | 普天信息技术研究院有限公司 | LTE系统Turbo编码速率匹配/解速率匹配的方法 |
CN102546082A (zh) * | 2010-12-23 | 2012-07-04 | 联芯科技有限公司 | 解速率匹配方法及装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160014727A1 (en) * | 2014-07-14 | 2016-01-14 | Google Technology Holdings LLC | Methods for multi-subframe transmission and reception of control information |
-
2018
- 2018-11-16 CN CN201811362733.4A patent/CN109257146B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
CN102025445A (zh) * | 2009-09-15 | 2011-04-20 | 中兴通讯股份有限公司 | 一种速率匹配或解速率匹配的方法及装置 |
CN102468902A (zh) * | 2010-11-01 | 2012-05-23 | 普天信息技术研究院有限公司 | LTE系统Turbo编码速率匹配/解速率匹配的方法 |
CN102546082A (zh) * | 2010-12-23 | 2012-07-04 | 联芯科技有限公司 | 解速率匹配方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109257146A (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1168221C (zh) | Map译码器的分割型去交织器存储器 | |
CN101388674B (zh) | 一种译码的方法、译码器以及Turbo码译码器 | |
CN101425871B (zh) | 多元纠错码发射接收装置及数据传输系统以及相关方法 | |
CN105634508A (zh) | 一种低复杂度近性能限的Turbo译码器的实现方法 | |
EP4236129A1 (en) | Communication data processing method and apparatus, device, and storage medium | |
CN109257146B (zh) | 一种基于dsp的lte快速解码系统及其方法 | |
CN103986557A (zh) | 低路径延迟的LTE Turbo码并行分块译码方法 | |
CN106656216A (zh) | 一种针对Turbo乘积码的修正的软入软出译码方法 | |
CN111694692B (zh) | 一种数据存储纠删方法、装置、设备及可读存储介质 | |
CN101882934B (zh) | 运算电路 | |
US20230261675A1 (en) | Double factor correction turbo decoding method based on simulated annealing algorithm | |
CN101350626B (zh) | 一种Turbo码编码装置及方法 | |
CN112104380A (zh) | 速率匹配方法、芯片及终端 | |
CN1328386A (zh) | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 | |
KR20060121312A (ko) | 컨볼루션 터보 부호 인터리버 | |
CN106533454A (zh) | Turbo码译码迭代控制方法及装置 | |
CN100542047C (zh) | 一种指数Golomb编码的编码方法和装置 | |
CN110555519B (zh) | 一种基于符号随机计算的低复杂度卷积神经网络架构 | |
CN101373977B (zh) | 并行最大后验概率译码交织去交织的装置和方法 | |
CN102035557A (zh) | turbo码并行交织方法和装置 | |
CN100505600C (zh) | 一种实现缩短Turbo译码器关键路径的方法 | |
CN101924566B (zh) | 用于长期演进的Turbo编码方法和Turbo编码器 | |
CN115085742B (zh) | 解码方法、装置、电子设备和存储介质 | |
CN114553371B (zh) | 柔性低码率编译码系统、编译码方法、设备及介质 | |
Zhong et al. | Hardware implementation of turbo coder in lte system based on picochip pc203 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |