CN109257034A - 一种基于数据控制的pwm调制电路 - Google Patents
一种基于数据控制的pwm调制电路 Download PDFInfo
- Publication number
- CN109257034A CN109257034A CN201811000605.5A CN201811000605A CN109257034A CN 109257034 A CN109257034 A CN 109257034A CN 201811000605 A CN201811000605 A CN 201811000605A CN 109257034 A CN109257034 A CN 109257034A
- Authority
- CN
- China
- Prior art keywords
- register
- counter
- data
- pulse
- logic controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000012423 maintenance Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 210000001367 artery Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Dc Digital Transmission (AREA)
- Inverter Devices (AREA)
Abstract
本发明提供一种基于数据控制的PWM调制电路，外部控制单元可以通过数据接口，将数据传输到第一寄存器，然后在逻辑控制器的控制下将数据准确的分配到第五寄存器(周期寄存器)与第二寄存器(PWM脉宽寄存器)中，最后通过在逻辑控制器的控制下，第一计数器、第二计数器，将第五寄存器(周期寄存器)与第二寄存器(PWM脉宽寄存器)中的数据转换成相应的状态电平信号，通过锁存器完成PWM调制。本发明电路简单，本身不需要编写软件，在实际应用中，只需要对外部控制单元进行软件更新与维护即可，将运算和控制单元与PWM调制单元分离开，省去了CPLD和FPGA芯片，只需ARM芯片+该发明的PWM调制电路即可实现。
Description
技术领域
本发明涉及AC-DC、DC-DC电路，特别涉及由数字可编程芯片主控制的数字开关电源的PWM调制电路。
背景技术
自数字开关电源诞生以来，数字开关电源以其独特的优越性，在各个领域都得到了广泛应用，如多路冗余供电系统和要求有上电时序的领域，以电源之间可以相互通讯，控制方式灵活、方便管理及控制精度高的主要特点，成为该领域电源方案的不二之选。
但是自数字开关电源诞生多年来，其主要方案依然是以DSP、ARM+CPLD、 ARM+FPGA这些典型方案为主，除以上主要方案之外，几乎没有其他数字电源方案。
DSP方案比较成熟，成本尚可接受，由于其独特的软件开发环境与复杂的寄存器配置，一定程度上限制了其普及。另外由于方案的单一性，久而久之必然导致DSP方案的数字开关电源，从成本、性能及核心技术角度变的同质化，并且高度依赖于DSP芯片。
ARM+CPLD、ARM+FPGA方案成为近几年的新宠儿，但是CPLD和FPGA芯片采购成本都非常高，甚至超过了主控芯片(ARM)。CPLD和FPGA芯片与DSP 芯片同样有独特的软件开发环境与复杂的寄存器配置，工程软件需要分成两部分，加上软件开发环境各版本之间的兼容性比较差，导致工程软件的更新与维护困难。
发明内容
有鉴于此，本发明主要解决上述的问题，本发明提供一种PWM调制电路，对可编程数字芯片(ARM)的输出信号进行调制，将运算和控制单元与PWM调制单元分离开，中间通过通讯接口连接，省去了CPLD和FPGA芯片，只需ARM 芯片+该发明的调制电路即可实现。
随着新世纪以来电子技术与半导体工艺的高速发展，可编程数字芯片(ARM) 不仅数据处理能力加强，其成本也大大降低。
但是通用型可编程数字芯片(ARM)，内部往往不会集成完整的PWM调制单元，然而通讯接口却十分完备，而且性能卓越。
本发明内容就是充分利用这些通用型可编程数字芯片(ARM)的通讯接口，发明一种单元电路通过接收通用型可编程数字芯片(ARM)的通讯接口发出的数据，在外围环节完成PWM调制功能，同时不会影响通用型可编程数字芯片(ARM) 完成其他的任务，只要定时向外围的PWM调制单元电路发送相应的数据就可以了。
本发明是通过以下技术方案实现的：
一种基于数据控制的PWM调制电路，包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二；
第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二分别与逻辑控制器、第二寄存器、第五寄存器实现数据连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器、第二计数器连接，逻辑控制器还通过脉冲1输出端与第一寄存器的脉冲1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，并控制第三寄存器读取第二寄存器中的数据；第二计数器与第四寄存器连接，并控制第四寄存器读取第五寄存器中的数据；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，锁存器的Q端输出信号给外部电路；第二计数器与第一计数器通过计数复位信号连接。
作为本发明的另一种方案：一种基于数据控制的PWM调制电路，其特征在于：包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三；
第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二与逻辑控制器实现数据连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过数据通道三分别与第二寄存器和第五寄存器实现数据连接，逻辑控制器还通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器、第二计数器连接，逻辑控制器还通过脉冲1输出端与第一寄存器的脉冲 1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，并控制第三寄存器读取第二寄存器中的数据；第二计数器与第四寄存器连接，并控制第四寄存器读取第五寄存器中的数据；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，锁存器的Q端输出信号给外部电路；第二计数器与第一计数器通过计数复位信号连接。
优选的，第二寄存器作为第三寄存器的备份寄存器，第五寄存器作为第四寄存器的备份寄存器。
本发明内容也可以与可编程数字芯片(ARM)核心电路整合，集成封装成一个整体，本发明内容作为一个外设单元使用。
还可将本发明内容中的第一寄存器映射到可编程数字芯片(ARM)RAM的特定区域，以免去通讯环节，使数据传输更高效。
综上所述：本发明内容可以整合集成化构成一个单元电路，可以集成化大量生产，这样可以有效将低成本。使用本发明内容不会对可编程数字芯片(ARM) 类型与型号作限制，有相应的通讯功能、能满足实际控制要求就可以，不涉及客户的核心技术及其他数据安全与可编程数字芯片(ARM)自由选择权。
附图说明
图1为本发明第一实施例原理框图；
图2为本发明第二实施例原理框图；
图3为本发明第一实施例电路工作波形示意图。
具体实施方式
第一实施例
图1为本发明第一实施例原理框图，为了方便描述本发明的工作原理，也绘制出了本发明在应用时与之相连接的外部电路，本发明第一实施例的PWM调制电路包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二，与本发明相连接的外部电路包括数据接口、保护单元电路、电流采样比较、供电电路、门电路。
连接关系为：(1)第一寄存器通过数据通道二与逻辑控制器连接，(2)第一寄存器通过数据通道二与第二寄存器连接，(3)第一寄存器通过数据通道二与第五寄存器，(4)第一寄存器通过数据通道一与外围数据接口连接，(5)逻辑控制器通过控制信号与第一寄存器连接，(6)逻辑控制器通过控制信号与第二寄存器连接，(7)逻辑控制器通过控制信号与第五寄存器连接，(8)逻辑控制器通过控制信号分别与第一计数器、第二计数器连接，(9)第一寄存器通过标志输出和标志输入与逻辑控制器连接，(10)振荡器通过脉冲输出和脉冲输入分别与逻辑控制器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器连接，(11)逻辑控制器通过脉冲1输出和脉冲1输入连接第一寄存器， (12)第一计数器与第三寄存器连接，(13)第二计数器与第四寄存器连接，(14) 第一计数器与锁存器的R端连接，(15)第二计数器与锁存器的S端连接，(16) 锁存器的Q端与门电路的输入端连接，(17)第二寄存器作为第三寄存器的备份寄存器，(18)第五寄存器作为第四寄存器的备份寄存器，(19)第二计数器与第一计数器通过计数复位信号连接。
数据传输工作原理为：
(1)振荡器产生脉冲信号，并且通过脉冲输出、脉冲输入端为本发明内容中的逻辑控制器、第二寄存器、第五寄存器、第三寄存器、第四寄存器、第一计数器、第二计数器提供同步脉冲信号。
(2)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过数据通道一向第一寄存器传输数据，
(3)当第一寄存器数据接收完成后，会通过标志输出、标志输入端向逻辑控制器输入标志输出的状态信号。
(4)逻辑控制器接收到标志输出的状态信号后，通过控制信号，控制第一寄存器将第一寄存器的脉冲信号切换到脉冲1输入端。然后逻辑控制器再通过脉冲1输出与、脉冲1输入端向第一寄存器输入脉冲信号，以保证第一寄存器与逻辑控制器、第二寄存器、第五寄存器之间有一种脉冲同步状态关系，最后逻辑控制器通过数据通道二读取第一寄存器的数据。
(5)当逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号，然后通过控制信号控制第五寄存器，使第五寄存器通过数据通道二读取第一寄存器中的数据，并且从读取的数据中获得PWM脉冲的周期数据。
(6)通过上述：(1)～(4)的过程，同理逻辑控制器可以控制第二寄存器通过数据通道二读取第一寄存器中的数据，并且从读取的数据中获得PWM脉冲的宽度数据。
(7)第五寄存器与第二寄存器分别获得周期数据和PWM脉宽数据后，逻辑控制器通过控制信号控制第一寄存器结束，第一寄存器与逻辑控制器、第二寄存器、第五寄存器之间脉冲同步状态关系，以便为后续传输数据做准备。
上述内容详细描述了一个完整的数据传输过程，通过描述表明外部控制单元可以通过第一寄存器，向本发明内容中的逻辑控制器、第二寄存器、第五寄存器实现异步传输数据。
PWM脉冲调制工作原理为：
(1)初始状态时，第一计数器与第二计数器可以分别控制第三寄存器和第四寄存器，读取第二寄存器、第五寄存器中的数据。
(2)当第三寄存器和第四寄存器，分别读取第二寄存器、第五寄存器中的数据完成后，外部控制单元通过数据接口和第一寄存器向逻辑控制器发送数据，由逻辑控制器通过控制信号控制第一计数器与第二计数器开始计数，如图3中的 T0时刻。由于第二寄存器(PWM脉宽数据)值小于第五寄存器(周期数据)值，所以第一计数器先计数结束，控制第三寄存器再次读取第二寄存器中的数据，并且同时向锁存器的R端发送1个复位脉冲，波形如图3中波形1的T1时刻，因为锁存器没有被置位，波形如图3中波形3的T1～T2时刻，所以图1中PWM输出端会输出低电平。波形如图3中波形4的T1～T2时刻。
(3)当第二计数器周期计数结束时，控制第四寄存器再次读取第五寄存器中的数据，并且同时向锁存器的S端发送1个置位脉冲、向第一计数器发送计数复位信号，波形如图3中波形2的T2时刻，锁存器被置位、第一计数器开始计数，锁存器的Q端输出高电平，波形如图3中波形3的T2时刻，图1中PWM 输出端会输出高电平，波形如图3中波形4的T2时刻。
(4)当第一计数器PWM脉宽计数结束时，控制第三寄存器再次读取第二寄存器中的数据，并且同时向锁存器的R端发送1个复位脉冲，波形如图3中波形1的T3时刻，锁存器被复位，锁存器的Q端输出低电平，波形如图3中波形 3的T3时刻，图1中PWM输出端会输出低电平，波形如图3中波形4的T3时刻
(5)通过上述(3)、(4)描述，锁存器是通过第一计数器与第二计数器的输出状态，完成PWM调制的。
(6)图1中PWM输出端输出状态，还受图1中的保护单元电路和电流采样比较输出状态的控制，图1中的保护单元电路和电流采样比较电路不在本发明内容之内，故不再赘述。
其特征在于：外部控制单元可以通过数据接口，将数据传输到第一寄存器，然后在逻辑控制器的控制下将数据准确的分配到第五寄存器(周期寄存器)与第二寄存器(PWM脉宽寄存器)中，最后通过在逻辑控制器的控制下，第一计数器、第二计数器，将第五寄存器(周期寄存器)与第二寄存器(PWM脉宽寄存器)中的数据转换成相应的状态电平信号，通过锁存器完成PWM调制。
第二实施例
图2为本发明内容第二实施例的电路图，同样为了方便描述本发明的工作原理，也绘制出了本发明在应用时与之相连接的外部电路，本发明第二实施例的 PWM调制电路包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三，与本发明相连接的外部电路包括数据接口、保护单元电路、电流采样比较、供电电路、门电路及其他电路。
连接关系为：(1)第一寄存器通过数据通道二与逻辑控制器连接，(2)逻辑控制器通过数据通道三与第二寄存器连接，(3)逻辑控制器通过数据通道三与第五寄存器，(4)第一寄存器通过数据通道一与外围数据接口连接，(5)逻辑控制器通过控制信号与第一寄存器连接，(6)逻辑控制器通过控制信号与第二寄存器连接，(7)逻辑控制器通过控制信号与第五寄存器连接，(8)逻辑控制器通过控制信号分别与第一计数器、第二计数器连接，(9)第一寄存器通过标志输出和标志输入与逻辑控制器连接，(10)振荡器通过脉冲输出和脉冲输入分别与逻辑控制器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器连接，(11)逻辑控制器通过脉冲1输出和脉冲1输入连接第一寄存器， (12)第一计数器与第三寄存器连接，(13)第二计数器与第四寄存器连接，(14) 第一计数器与锁存器的R端连接，(15)第二计数器与锁存器的S端连接，(16) 锁存器的Q端与门电路的输入端连接，(17)第二寄存器作为第三寄存器的备份寄存器，(18)第五寄存器作为第四寄存器的备份寄存器。
数据传输工作原理为：
(1)振荡器产生脉冲信号，并且通过脉冲输出、脉冲输入端为本发明内容中的逻辑控制器、第二寄存器、第五寄存器、第三寄存器、第四寄存器、第一计数器、第二计数器提供同步脉冲信号。
(2)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过数据通道一向第一寄存器传输数据，
(3)当第一寄存器数据接收完成后，会通过标志输出、标志输入端向逻辑控制器输入标志输出的状态信号。
(4)逻辑控制器接收到标志输出的状态信号后，通过控制信号，控制第一寄存器将第一寄存器的脉冲信号切换到脉冲1输入端。然后逻辑控制器再通过脉冲1输出与、脉冲1输入端向第一寄存器输入脉冲信号，在第一寄存器与逻辑控制器之间建立一种脉冲同步状态关系，最后逻辑控制器通过数据通道二读取第一寄存器的数据，并且暂存。然后逻辑控制器通过控制信号控制第一寄存器结束，第一寄存器与逻辑控制器之间脉冲同步状态关系，以便为后续传输数据做准备。
(5)当逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号，然后通过控制信号控制第五寄存器通过数据通道三从逻辑控制器中读取暂存的数据，并且从读取的数据中获得PWM脉冲的周期数据。
(6)通过上述：(1)～(4)的过程，同理逻辑控制器可以控制第二寄存器通过数据通道三从逻辑控制器中读取暂存的数据，并且从读取的数据中获得 PWM脉冲的宽度数据。
(7)第五寄存器与第二寄存器分别获得周期数据和PWM脉宽数据后，即完成了数据传输。
其特征在于：相比本发明的第一实施例增加了数据通道三，逻辑控制器可以读取第一寄存器实现传输数据，然后再由逻辑控制器分别向第二寄存器、第五寄存器传输数据，第一寄存器不能直接向第二寄存器、第五寄存器传输数据。
PWM脉冲调制工作原理与本发明第一实施例相同，故不再赘述。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围，这里不再用实例赘述，本发明的保护范围应当以权利要求所限定的范围为准。
Claims (3)
1.一种基于数据控制的PWM调制电路，其特征在于：包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二；
第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二分别与逻辑控制器、第二寄存器、第五寄存器实现数据连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器、第二计数器连接，逻辑控制器还通过脉冲1输出端与第一寄存器的脉冲1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，并控制第三寄存器读取第二寄存器中的数据；第二计数器与第四寄存器连接，并控制第四寄存器读取第五寄存器中的数据；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，锁存器的Q端输出信号给外部电路；第二计数器与第一计数器通过计数复位信号连接。
2.一种基于数据控制的PWM调制电路，其特征在于：包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三；
第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二与逻辑控制器实现数据连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过数据通道三分别与第二寄存器和第五寄存器实现数据连接，逻辑控制器还通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器、第二计数器连接，逻辑控制器还通过脉冲1输出端与第一寄存器的脉冲1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，并控制第三寄存器读取第二寄存器中的数据；第二计数器与第四寄存器连接，并控制第四寄存器读取第五寄存器中的数据；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，锁存器的Q端输出信号给外部电路；第二计数器与第一计数器通过计数复位信号连接。
3.根据权利要求1或2所述的基于数据控制的PWM调制电路，其特征在于：第二寄存器作为第三寄存器的备份寄存器，第五寄存器作为第四寄存器的备份寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811000605.5A CN109257034B (zh) | 2018-08-30 | 2018-08-30 | 一种基于数据控制的pwm调制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811000605.5A CN109257034B (zh) | 2018-08-30 | 2018-08-30 | 一种基于数据控制的pwm调制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109257034A true CN109257034A (zh) | 2019-01-22 |
| CN109257034B CN109257034B (zh) | 2022-03-15 |
Family
ID=65048938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811000605.5A Active CN109257034B (zh) | 2018-08-30 | 2018-08-30 | 一种基于数据控制的pwm调制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109257034B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263450B1 (en) * | 1998-10-09 | 2001-07-17 | Celestica North America Inc. | Programmable and resettable multifunction processor timer |
| JP2004040451A (ja) * | 2002-07-03 | 2004-02-05 | Canon Inc | Ｐｗｍ信号生成回路 |
| CN1522555A (zh) * | 2001-07-02 | 2004-08-18 | �ʼҷ����ֵ�������˾ | 用于控制镇流器的可编程pwm模块 |
| CN1716353A (zh) * | 2004-06-30 | 2006-01-04 | 佳能株式会社 | 调制信号产生电路、图像显示设备和电视设备 |
| US20100188103A1 (en) * | 2009-01-23 | 2010-07-29 | Sanyo Electric Co., Ltd. | Pulse period measurement method |
| CN102035514A (zh) * | 2010-11-11 | 2011-04-27 | 东南大学 | 一种数字脉宽调制电路的控制方法 |
| CN205725685U (zh) * | 2016-06-12 | 2016-11-23 | 南京国睿安泰信科技股份有限公司 | 基于可编程逻辑芯片的周期脉冲信号自动检测保护模块 |
| CN108418186A (zh) * | 2018-05-08 | 2018-08-17 | 广州金升阳科技有限公司 | 一种输出欠压及短路保护电路 |
-
2018
- 2018-08-30 CN CN201811000605.5A patent/CN109257034B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263450B1 (en) * | 1998-10-09 | 2001-07-17 | Celestica North America Inc. | Programmable and resettable multifunction processor timer |
| CN1522555A (zh) * | 2001-07-02 | 2004-08-18 | �ʼҷ����ֵ�������˾ | 用于控制镇流器的可编程pwm模块 |
| JP2004040451A (ja) * | 2002-07-03 | 2004-02-05 | Canon Inc | Ｐｗｍ信号生成回路 |
| CN1716353A (zh) * | 2004-06-30 | 2006-01-04 | 佳能株式会社 | 调制信号产生电路、图像显示设备和电视设备 |
| US20100188103A1 (en) * | 2009-01-23 | 2010-07-29 | Sanyo Electric Co., Ltd. | Pulse period measurement method |
| CN102035514A (zh) * | 2010-11-11 | 2011-04-27 | 东南大学 | 一种数字脉宽调制电路的控制方法 |
| CN205725685U (zh) * | 2016-06-12 | 2016-11-23 | 南京国睿安泰信科技股份有限公司 | 基于可编程逻辑芯片的周期脉冲信号自动检测保护模块 |
| CN108418186A (zh) * | 2018-05-08 | 2018-08-17 | 广州金升阳科技有限公司 | 一种输出欠压及短路保护电路 |
Non-Patent Citations (2)
| Title |
|---|
| GEOFFREY R. WALKER: "Phase accumulated carrier pulse width modulation", 《2015 IEEE 11TH INTERNATIONAL CONFERENCE ON POWER ELECTRONICS AND DRIVE SYSTEMS》 * |
| 李捷: "基于DSP/FPGA的级联型固态变压器控制研究", 《电测与仪表》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109257034B (zh) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104954096B (zh) | 一种一主多从的高速同步串行通信数据传输方法 | |
| CN105357070A (zh) | 一种基于fpga的arinc818总线分析与测试装置 | |
| CN105681145A (zh) | 一种基于FPGA的FlexRay通信模块 | |
| CN107305526B (zh) | 一种用于微控制器的调试器 | |
| CN105388805A (zh) | 基于spi总线的测量控制系统 | |
| CN108595356A (zh) | 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法 | |
| CN109859454A (zh) | 基于红外协议的红外码发送电路、芯片、遥控设备及空调 | |
| CN105955398B (zh) | 一种基于fpga的系统对时装置及对时方法 | |
| CN103914427A (zh) | 基于三根物理互连线的集成电路片上通讯方法及装置 | |
| CN105472782A (zh) | 一种无线通讯终端 | |
| CN109257034A (zh) | 一种基于数据控制的pwm调制电路 | |
| CN110855581B (zh) | 适用于vpx架构的40g和srio复用的国产交换刀片装置 | |
| CN104836763B (zh) | 一种提高传信率的多通道信号输出系统 | |
| CN107239423A (zh) | 一种基于扩展iic接口的装置 | |
| CN103888331A (zh) | 一种用于配电终端的通用高速总线装置及其数据交互方法 | |
| CN109088620A (zh) | 一种基于数据控制的pfm调制电路 | |
| Guo et al. | A SPI interface module verification method based on UVM | |
| Jusoh et al. | An FPGA implementation of shift converter block technique on FIFO for RS232 to universal serial bus converter | |
| CN102693200A (zh) | 一种基于cpld的spi通信端口 | |
| CN202453878U (zh) | 基于cpld的spi通信端口 | |
| CN100444198C (zh) | 一种智能卡驱动系统 | |
| CN208638364U (zh) | 一种基于以太网的lvds总线检测系统 | |
| CN107423249A (zh) | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 | |
| CN102521958B (zh) | B类lxi多功能数据采集仪 | |
| CN206339970U (zh) | 一种用于电源系统的接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |