CN109256082A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN109256082A
CN109256082A CN201811380428.8A CN201811380428A CN109256082A CN 109256082 A CN109256082 A CN 109256082A CN 201811380428 A CN201811380428 A CN 201811380428A CN 109256082 A CN109256082 A CN 109256082A
Authority
CN
China
Prior art keywords
driving circuit
potential
node
power control
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811380428.8A
Other languages
English (en)
Inventor
董哲维
林炜力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN201811380428.8A priority Critical patent/CN109256082A/zh
Publication of CN109256082A publication Critical patent/CN109256082A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明关于一种驱动电路,驱动电路包含栅极驱动电路,多级移位暂存器的第N级移位暂存器具有下拉单元,N为正整数,驱动电路还包含电源控制电路、第一汇流线、第一检测单元以及第一节点,电源控制电路提供第一低频时脉信号至第一汇流线,第一节点位于第一汇流线且耦接下拉单元,第一节点接收第一低频时脉信号并驱动下拉单元;第一检测单元用于检测第一节点的第一实际电位,若第一实际电位低于第一预设电位,则第一检测单元发送第一信息至电源控制电路,电源控制电路根据第一信息调整第一低频时脉信号直到第一实际电位不低于第一预设电位。本发明能够使得栅极驱动电路可以稳定地工作,延长了驱动电路的使用寿命。

Description

驱动电路
技术领域
本发明涉及一种驱动电路,尤其涉及一种可监控关键节点的实际电位并使其维持在预设电位的驱动电路。
背景技术
近来,各种显示器的产品已经相当地普及。请参考图1,图1为现有技术的显示装置的示意图。显示装置100’包含显示面板1000’,显示面板1000’的非显示区域内设置有包含多级移位暂存器的栅极驱动电路和第一汇流线L1。图1中绘示了栅极驱动电路的第N级移位暂存器121’,N为正整数。第N级移位暂存器121’具有下拉单元130’,下拉单元130’具有第一晶体管T1’,第一晶体管T1’的源极耦接第一汇流线L1。使用时,显示装置100’中的电源控制电路提供低频时脉信号至第一汇流线L1,以使得第一晶体管T1’的源极可接收低频时脉信号,第一晶体管T1’的漏极控制下拉单元130’在下拉控制时段进行工作以防止其出现明显波动。实际操作中,当漏电流过大又或是第一晶体管T1’在使用一段时间后出现阈值电压偏移,均会使得第一晶体管T1’的漏极的实际电位在下拉控制时段无法维持在预设电位,导致栅极驱动电路无法稳定工作。
发明内容
本发明的目的在于提供一种驱动电路,以提高驱动电路的工作稳定性以及显示面板的使用寿命。
为了达到上述目的,本发明提出一种驱动电路,用于显示装置,该驱动电路包含栅极驱动电路,该栅极驱动电路包含多级移位暂存器,该多级移位暂存器的第N级移位暂存器具有下拉单元,N为正整数。该驱动电路还包含电源控制电路、第一汇流线、第一检测单元以及第一节点,该电源控制电路用于提供第一低频时脉信号至该第一汇流线,该第一节点位于该第一汇流线上且耦接该下拉单元,该第一节点用于接收该第一低频时脉信号并驱动该下拉单元以免其发生波动;其中,该第一检测单元用于检测该第一节点的第一实际电位,若该第一实际电位低于第一预设电位,则该第一检测单元发送第一信息至该电源控制电路,该电源控制电路根据该第一信息调整该第一低频时脉信号直到该第一实际电位不低于该第一预设电位。
作为可选的技术方案,该第一检测单元包含第一比较器,该第一比较器的正极端耦接该第一节点,该第一比较器的负极端耦接该第一预设电位,该第一比较器的输出端耦接该电源控制电路。
作为可选的技术方案,该第一检测单元还包含第一电阻和第二电阻,该第一电阻的一端用于接收电源电压,该第一电阻的另一端耦接该第二电阻的一端,该第二电阻的另一端接地,该第一比较器的负极端耦接该第二电阻的一端。
作为可选的技术方案,该第N级移位暂存器的该下拉单元具有第一晶体管,该第一节点耦接该第一晶体管的源极。
作为可选的技术方案,该第N级移位暂存器还具有第二节点,该第二节点耦接该第一晶体管的漏极,该驱动电路还包含第二检测单元,该第二检测单元用于检测该第二节点的第二实际电位,若该第二实际电位低于第二预设电位,则该第二检测单元发送第二信息至该电源控制电路,该电源控制电路根据该第二信息调整该第一低频时脉信号直到该第二实际电位不低于该第二预设电位。
作为可选的技术方案,该第二检测单元包含第二比较器,该第二比较器的正极端耦接该第二节点,该第二比较器的负极端耦接该第二预设电位,该第二比较器的输出端耦接该电源控制电路。
作为可选的技术方案,该第二检测单元还包含第三电阻和第四电阻,该第三电阻的一端用于接收电源电压,该第三电阻的另一端耦接该第四电阻的一端,该第四电阻的另一端接地,该第二比较器的负极端耦接该第四电阻的一端。
作为可选的技术方案,该显示装置包含显示面板及电路板,该栅极驱动电路位于该显示面板上,该第一检测单元位于该电路板上。
作为可选的技术方案,该驱动电路还包含电位转换器,该电位转换器耦接该电源控制电路及该第一汇流线,该电源控制电路输出栅极驱动高电压至该电位转换器,该电位转换器将该栅极驱动高电压转换为对应的该第一低频时脉信号并输出至该第一汇流线。
作为可选的技术方案,该第N级移位暂存器为虚拟移位暂存器。
本发明的驱动电路,借助检测单元的设置,以监控关键节点的电位,当判断关键节点的电位低于预设电位时,电源控制电路调整输出的电压直到关键节点的电位不再低于预设电位,从而确保关键节点的电位维持在预设的高电平,使得栅极驱动电路可以稳定地工作,延长了驱动电路的使用寿命。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为现有技术的显示装置的示意图;
图2为本发明的驱动电路的示意图;
图3为本发明的驱动电路的等效电路图;
图4为本发明的驱动电路检测第一节点及第二节点的流程图。
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
请参考图2及图3,图2为本发明的驱动电路的示意图,图3为本发明的驱动电路的等效电路图。本发明的驱动电路,其用于显示装置100上,驱动电路包含栅极驱动电路,栅极驱动电路包含多级移位暂存器120(见图3,图2中仅绘示了多级移位暂存器120中的第N级移位暂存器121)。多级移位暂存器120的第N级移位暂存器121具有下拉单元130,N为正整数。驱动电路还包含电源控制电路140、第一汇流线150、第一检测单元161以及第一节点B。电源控制电路140用于提供第一低频时脉信号LC1至第一汇流线150,第一节点B位于第一汇流线150上且耦接下拉单元130。第一节点B用于接收第一低频信号LC1并在下拉控制时段驱动下拉单元130以免其发生波动。
使用时,第一检测单元161用于检测第一节点B的第一实际电位,若第一实际电位低于第一预设电位,则第一检测单元161发送第一信息S1至电源控制电路140,电源控制电路140根据第一信息S1调整第一低频时脉信号LC1直到第一实际电位不低于上述第一预设电位。当第一节点B的第一实际电位可以维持在预设的高电平(本实施例中为第一预设电位)时,下拉单元130在下拉控制时段可以稳定地工作,而不会发生致命波动(fatalfluctuation),从而栅极驱动电路可以稳定地工作,且延长了使用寿命。
如图3所示,第一检测单元161包含第一比较器1611,第一比较器1611的正极端耦接第一节点B,第一比较器1611的负极端耦接第一预设电位,第一比较器1611的输出端耦接电源控制电路140。如图3所示,第一检测单元161还包含第一电阻Rx和第二电阻Ry,第一电阻Rx的一端用于接收电源电压VDD,第一电阻Rx的另一端耦接第二电阻Ry的一端,第二电阻Ry的另一端接地GND。第一比较器1611的负极端耦接第二电阻Ry的一端,亦即第一比较器1611的负极端的电位等于第二电阻Ry上的分压。实际操作中,使用者可以根据实际的需求来设定第一电阻Rx和第二电阻Ry的阻值,以使得第二电阻Ry上的分压为符合要求的第一预设电位。
本发明的驱动电路可应用于低温多晶硅薄膜晶体管(LTPS-TFT)阵列基板上,如图2及图3所示,驱动电路还包含电位转换器170,电位转换器170耦接电源控制电路140及第一汇流线150。电源控制电路140输出栅极驱动高电压Vgh至电位转换器170,电位转换器170用于接收栅极驱动高电压Vgh并将其转换为第一低频时脉信号LC1以输出至第一汇流线150,第一汇流线150用于接收上述第一低频时脉信号LC1。
实际操作中,当电源控制电路140至第一节点B之间的漏电流Ioff过大时,第一节点B与电源控制电路140输出的栅极驱动高电压Vgh之间会有明显的电压降,使得第一节点B的第一实际电位小于第一预设电位,即第一节点B无法维持在预设的高电平,不能为下拉单元130提供足够强的驱动力,导致下拉单元130无法稳定地工作。
为避免这一情况的发生,本发明中设置了第一检测单元161。第一检测单元161用于检测第一节点B的第一实际电位,当第一实际电位小于第一预设电位时,第一检测单元161就会发第一信息S1至电源控制电路140,电源控制电路140会根据第一信息S1调整第一低频时脉信号LC1(一般为调高)直到第一实际电位不低于第一预设电位,从而可以使得第一节点B的电位能够至少在下拉控制时段保持在预设的高电平上,以提供足够强的驱动力。具体的,电源控制电路140会根据第一信息S1调整栅极驱动高电压Vgh的值(一般为调高),电位转换器170根据接收到的调整后的栅极驱动高电压Vgh进行转换,其输出的第一低频时脉信号LC1也跟着进行了调整,使得第一节点B上的第一实际电位能够上升,并借由第一检测单元161的不断检测而维持在预设的高电平,从而确保了下拉单元130在下拉控制时段的稳定工作。
如图2所示,第N级移位暂存器121的下拉单元130具有第一晶体管T1,第一节点B耦接第一晶体管T53的源极。第N级移位暂存器121还具有第二节点Pn,第二节点Pn耦接第一晶体管T1的漏极。驱动电路还包含第二检测单元162,第二检测单元162用于检测第二节点Pn的第二实际电位,若第二实际电位低于第二预设电位,则第二检测单元162发送第二信息S2至电源控制电路140,电源控制电路140根据第二信息S2调整第一低频时脉信号LC1直到第二实际电位不低于第二预设电位。当第二节点Pn的第二实际电位可以维持在预设的高电平(本实施例中为第二预设电位)时,下拉单元130在下拉控制时段可以稳定地工作,而不会发生致命波动(fatal fluctuation),从而栅极驱动电路可以稳定地工作,且延长了使用寿命。
如图3所示,第二检测单元162包含第二比较器1621,第二比较器1621的正极端耦接第二节点Pn,第二比较器1621的负极端耦接第二预设电位,第二比较器1621的输出端耦接电源控制电路140。如图3所示,第二检测单元162还包含第三电阻Rm和第四电阻Rn,第三电阻Rm的一端用于接收电源电压VDD,第三电阻Rm的另一端耦接第四电阻Rn的一端,第四电阻Rn的另一端接地。第二比较器1621的负极端耦接第四电阻Rn的一端,亦即第二比较器1621的负极端的电位等于第四电阻Rm上的分压。实际操作中,使用者可以根据实际的需求来设定第三电阻Rm和第四电阻Rn的阻值,以使得第四电阻Rn上的分压为符合要求的第二预设电位。
本发明中,第一节点B耦接第一晶体管T1的源极,第二节点Pn耦接第一晶体管T1的漏极。实际操作中,当第一晶体管T1的工作状态稳定,即第一晶体管T1的阈值电压Vth保持不变(即维持初始的阈值电压),此时若第一预设电压大于等于第二预设电位与第一晶体管T1的初始的阈值电压,当第一节点B的第一实际电位不小于第一预设电位时,则第二节点Pn的第二实际电位不小于第二预设电位,从而可保证下拉单元130的稳定工作。
当第一晶体管T1工作一段时间后,第一晶体管T1的自身特性发生了变化,其阈值电压Vth发生了偏移(例如变大),导致尽管第一节点B的第一实际电位维持在第一预设电位,但因为第一晶体管T1的自身原因使得其漏极的电位(即第二节点Pn的电位)没办法达到第二预设电位,导致下拉单元130会发生波动而无法稳定地工作。
为了避免这一情况的发生,本发明除了第一检测单元161外,还设置了第二检测单元162。第二检测单元162用于检测第二节点Pn的第二实际电位,当第二实际电位小于第二预设电位时,第二检测单元162就会发送第二信息S2至电源控制电路140,电源控制电路140会根据第二信息S2调整第一低频时脉信号LC1(一般为调高)直到第二实际电位不低于第二预设电位,从而可以使得第二节点Pn的电位保持在预设的电位上,以提供足够强的驱动力。具体的,电源控制电路140会根据第二信息S2调整栅极驱动高电压Vgh的值(一般为调高),以使得电位转换器170接收到的栅极驱动高电压Vgh的值发生了变化,则其输出的第一低频时脉信号LC1则跟着进行了调整,使得第一晶体管T1的源极接收到的电位提升,进而使得第二节点Pn上的第二实际电位提升,并借由第二检测单元162的不断检测而维持在预设的高电平,从而确保了下拉单元130的稳定工作。
请参考图4,图4为本发明的驱动电路检测第一节点及第二节点的流程图。本发明的驱动电路工作时检测关键节点的方法包括:
步骤A(S110),电源控制电路140输出栅极驱动高电压Vgh至电位转换器170,电位转换器170将其转换为第一低频时脉信号LC1;
步骤B(S120),第一检测单元161检测第一节点B的第一实际电位,并判断第一实际电位是否大于第一预设电位;若是,进入步骤C,若否,进入步骤D;
步骤C(S130),第二检测单元162检测第二节点Pn的第二实际电位,并判断第二实际电位是否大于第一预设电位;若是,进入步骤A,若否,进入步骤D;
步骤D(S140),电源控制电路140调整栅极驱动高电压Vgh,然后进入步骤A。实际操作中,一般为将栅极驱动高电压Vgh调高一定量,且通过持续的判断、调整,直到第二节点的第二实际电位大于等于第二预设电位,即可确保下拉单元130在下拉控制时段可以稳定地工作。
本发明直接通过调整电源控制电路140输出的信号以为下拉单元130提供足够强的驱动电压。这样一来,即使设备特性存在较大偏差,本发明仍可以确保栅极驱动电路的稳定性,并延长了使用寿命。
实际操作中,第二节点Pn为直接影响下拉单元130能否稳定工作的节点,即当第二节点Pn的第二实际电位能够维持在预设的高电平(即第二预设电位),即可确保下拉单元130在下拉控制时段能够稳定的工作,故,亦可仅设置第二检测单元162。
如图2所示,显示装置100包含显示面板200及电路板300,驱动电路中的栅极驱动电路位于显示面板200上,第一检测单元161位于电路板300上。如图3所示,多级移位暂存器120包含a个虚拟移位暂存器以及b个移位暂存器,a和b为正整数。显示面板200具有显示区及非显示区,栅极驱动电路设置于非显示区中以形成GOA(gate on array)架构,同时显示面板200的显示区中可包含b条栅极线(未绘示),b条栅极线与b个移位暂存器的输出端一一连接,以接收栅极驱动信号。于一实施例中,a为5,b为768。
需要说明的是,图3中第一汇流线150上具有多个电阻ra、ra-1…rb、rb-1…,其用于绘示第一汇流线150本身的阻抗,并不是额外设置的其他元件。本实施例中,第N级移位暂存器121为虚拟移位暂存器,且其为多级移位暂存器120的最后一级移位暂存器。当电源控制电路140提供的第一低频脉冲信号LC1能够使得最后一级移位暂存器的第二节点Pn的第二实际电位维持在预设的高电平而进行稳定地工作时,其余移位暂存器均能够进行稳定地工作。实际操作中,第N级移位暂存器121亦可为多级移位暂存器120的其他任意级移位暂存器,此时使用者可根据实际情况来设定合理的第一预设电位和第二预设电位。
如图2所示,下拉单元130还包含第二晶体管T2,第二晶体管T2的栅极耦接第二晶体管T2的源极以及第一晶体管T1的源极,第二晶体管T2的漏极耦接第一晶体管T1的栅极,其中第二晶体管T2的栅极用于接收第一低频时脉信号LC1。本发明中,第N级移位暂存器121还包含上拉单元和第三节点Qn,上拉单元包含第三晶体管T3,第三晶体管T3的栅极耦接第三节点Qn,第三晶体管T3的源极用于接收第一高频时脉信号HC1,第三晶体管T3的漏极耦接第N级移位暂存器121的输出端。
本发明的驱动电路,借助检测单元的设置,以监控关键节点的电位,当判断关键节点的电位低于预设电位时,电源控制电路调整输出的电压直到关键节点的电位不再低于预设电位,从而确保关键节点的电位维持在预设的高电平,以提供足够强的驱动力,使得驱动电路可以稳定地工作,延长了显示装置的使用寿命。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种驱动电路,用于显示装置,该驱动电路包含栅极驱动电路,该栅极驱动电路包含多级移位暂存器,该多级移位暂存器的第N级移位暂存器具有下拉单元,N为正整数,其特征在于:
该驱动电路还包含电源控制电路、第一汇流线、第一检测单元以及第一节点,该电源控制电路用于提供第一低频时脉信号至该第一汇流线,该第一节点位于该第一汇流线上且耦接该下拉单元,该第一节点用于接收该第一低频时脉信号并驱动该下拉单元以免其发生波动;
其中,该第一检测单元用于检测该第一节点的第一实际电位,若该第一实际电位低于第一预设电位,则该第一检测单元发送第一信息至该电源控制电路,该电源控制电路根据该第一信息调整该第一低频时脉信号直到该第一实际电位不低于该第一预设电位。
2.根据权利要求1所述的驱动电路,其特征在于:该第一检测单元包含第一比较器,该第一比较器的正极端耦接该第一节点,该第一比较器的负极端耦接该第一预设电位,该第一比较器的输出端耦接该电源控制电路。
3.根据权利要求2所述的驱动电路,其特征在于:该第一检测单元还包含第一电阻和第二电阻,该第一电阻的一端用于接收电源电压,该第一电阻的另一端耦接该第二电阻的一端,该第二电阻的另一端接地,该第一比较器的负极端耦接该第二电阻的一端。
4.根据权利要求1所述的驱动电路,其特征在于:该第N级移位暂存器的该下拉单元具有第一晶体管,该第一节点耦接该第一晶体管的源极。
5.根据权利要求4所述的驱动电路,其特征在于:该第N级移位暂存器还具有第二节点,该第二节点耦接该第一晶体管的漏极,该驱动电路还包含第二检测单元,该第二检测单元用于检测该第二节点的第二实际电位,若该第二实际电位低于第二预设电位,则该第二检测单元发送第二信息至该电源控制电路,该电源控制电路根据该第二信息调整该第一低频时脉信号直到该第二实际电位不低于该第二预设电位。
6.根据权利要求5所述的驱动电路,其特征在于:该第二检测单元包含第二比较器,该第二比较器的正极端耦接该第二节点,该第二比较器的负极端耦接该第二预设电位,该第二比较器的输出端耦接该电源控制电路。
7.根据权利要求6所述的驱动电路,其特征在于:该第二检测单元还包含第三电阻和第四电阻,该第三电阻的一端用于接收电源电压,该第三电阻的另一端耦接该第四电阻的一端,该第四电阻的另一端接地,该第二比较器的负极端耦接该第四电阻的一端。
8.根据权利要求1所述的驱动电路,其特征在于:该显示装置包含显示面板及电路板,该栅极驱动电路位于该显示面板上,该第一检测单元位于该电路板上。
9.根据权利要求1所述的驱动电路,其特征在于:该驱动电路还包含电位转换器,该电位转换器耦接该电源控制电路及该第一汇流线,该电源控制电路输出栅极驱动高电压至该电位转换器,该电位转换器将该栅极驱动高电压转换为对应的该第一低频时脉信号并输出至该第一汇流线。
10.根据权利要求1所述的驱动电路,其特征在于:该第N级移位暂存器为虚拟移位暂存器。
CN201811380428.8A 2018-11-20 2018-11-20 驱动电路 Pending CN109256082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811380428.8A CN109256082A (zh) 2018-11-20 2018-11-20 驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811380428.8A CN109256082A (zh) 2018-11-20 2018-11-20 驱动电路

Publications (1)

Publication Number Publication Date
CN109256082A true CN109256082A (zh) 2019-01-22

Family

ID=65043535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811380428.8A Pending CN109256082A (zh) 2018-11-20 2018-11-20 驱动电路

Country Status (1)

Country Link
CN (1) CN109256082A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816107A (zh) * 2019-04-11 2020-10-23 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816107A (zh) * 2019-04-11 2020-10-23 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其方法、显示装置
CN111816107B (zh) * 2019-04-11 2021-12-28 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其方法、显示装置
US11222577B2 (en) 2019-04-11 2022-01-11 Hefei Boe Joint Technology Co., Ltd. Shift register unit, gate driving circuit and method thereof and display device

Similar Documents

Publication Publication Date Title
US10197838B2 (en) Temperature compensation power circuit for display device
CN103093720B (zh) 有机发光二极管显示装置
KR102520551B1 (ko) 회로 소자의 특성 값 센싱 방법 및 이를 이용한 디스플레이 장치
JP6795882B2 (ja) 有機電界発光表示装置
KR102331176B1 (ko) 표시 장치
KR102060539B1 (ko) 표시 패널의 구동 장치 및 이를 포함하는 표시 장치
CN109696984A (zh) 触摸显示装置
CN104269148B (zh) 液晶驱动电路、液晶驱动方法和液晶显示装置
KR102009885B1 (ko) 표시장치 및 이의 구동방법
US20160189629A1 (en) Organic light-emitting diode display panel, organic light-emitting diode display device, and method of driving the same
KR101304416B1 (ko) 액정 표시 장치 및 그의 제조 방법
TWI405176B (zh) 放電電路及具有其之顯示裝置
CN102956192A (zh) 有机发光二极管显示装置
US20180374405A1 (en) Method and Apparatus for Detecting Driving Circuit
US20170162148A1 (en) Goa circuit, display device and drive method of goa circuit
CN104658476A (zh) 有机发光显示装置及其显示面板
CN102881246B (zh) 平板显示器及其驱动电路
US20200234627A1 (en) Rapid discharging circuit, display device, rapid discharging method and display control method
KR20170042882A (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN103794180B (zh) 显示装置
CN103177687A (zh) 发光显示设备
CN103578416A (zh) 有机发光二极管显示器件的驱动晶体管中的阈值电压补偿
WO2021004087A1 (zh) 屏体检测电路、显示屏以及屏体检测方法
US10580354B2 (en) Signal compensator, signal compensation method and signal compensation system for determining and compensating signal from signal generator to display panel
CN104167168A (zh) 像素电路及其驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190122

WD01 Invention patent application deemed withdrawn after publication