KR20170042882A - 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20170042882A
KR20170042882A KR1020150142037A KR20150142037A KR20170042882A KR 20170042882 A KR20170042882 A KR 20170042882A KR 1020150142037 A KR1020150142037 A KR 1020150142037A KR 20150142037 A KR20150142037 A KR 20150142037A KR 20170042882 A KR20170042882 A KR 20170042882A
Authority
KR
South Korea
Prior art keywords
circuit
sub
transistor
level shift
source
Prior art date
Application number
KR1020150142037A
Other languages
English (en)
Other versions
KR102400194B1 (ko
Inventor
치아신 린
즈-양 리아오
김재윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150142037A priority Critical patent/KR102400194B1/ko
Priority to US15/290,334 priority patent/US10115334B2/en
Publication of KR20170042882A publication Critical patent/KR20170042882A/ko
Application granted granted Critical
Publication of KR102400194B1 publication Critical patent/KR102400194B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치가 제공된다. 상기 디스플레이 구동 회로는, 소스 전원을 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자를 포함하는 레벨 시프트 회로(level shift circuit), 서로 다른 제1 내지 제3 선택 전원 중 어느 하나를 상기 소스 전원으로 제공하는 파워 스위칭 회로(power switching circuit), 및 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로, 상기 파워 스위칭 회로에서 출력하는 상기 제1 선택 전원을 상기 제2 또는 제3 선택 전원으로 변경시키는 스위치 컨트롤 회로(switch control circuit)를 포함한다.

Description

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치{Display driving circuit and display device comprising the same}
본 발명은 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 디스플레이 구동 회로(Display Driving IC; DDI)를 포함할 수 있다. 기술 발전에 따라 각종 전자 제품의 휴대성이 증대되고 소형화가 진행됨과 동시에, 고해상도의 영상을 출력해야 하는 필요성이 증가됨에 따라, 디스플레이 패널을 구동하는 디스플레이 구동 회로에 있어서도 많은 변화가 요구되고 있다.
구체적으로, 디스플레이 구동 회로는 호스트(Host)로부터 연속적인 이미지 프레임을 수신하여, 상기 이미지 프레임이 화면 상에 표시되도록 디스플레이 패널을 제어할 수 있다.
디스플레이 구동 회로가 오프 모드(OFF mode)인 경우, 디스플레이 패널에 입력되는 소스 출력단은 접지되어, 디스플레이 패널에 포함된 셀을 디스차지(discharge) 시킨다. 그러나, 적절하지 못한 전력 공급으로 인해 디스플레이 패널의 디스차지가 제대로 이루어지지 않는 경우가 생길 수 있다. 이때, 디스플레이 패널에 DC 잔류 현상(DC residual effect)이 발생할 수 있으며, 이미지 잔상 문제(image sticking issue)가 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 적절하지 않은 전력 공급이 생기는 경우에도, 소스 출력을 제대로 디스차지(diacharge)시켜, 디스플레이 패널에 DC 잔류 현상 또는 이미지 잔상 문제가 발생하지 않도록 하는 디스플레이 구동 회로를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 적절하지 않은 전력 공급이 생기는 경우에도, 소스 출력을 제대로 디스차지시켜, 디스플레이 패널에 DC 잔류 현상 또는 이미지 잔상 문제가 발생하지 않도록 하는 디스플레이 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 구동 회로는, 소스 전원을 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자를 포함하는 레벨 시프트 회로(level shift circuit), 서로 다른 제1 내지 제3 선택 전원 중 어느 하나를 상기 소스 전원으로 제공하는 파워 스위칭 회로(power switching circuit), 및 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로, 상기 파워 스위칭 회로에서 출력하는 상기 제1 선택 전원을 상기 제2 또는 제3 선택 전원으로 변경시키는 스위치 컨트롤 회로(switch control circuit)를 포함한다.
본 발명의 몇몇 실시예에서, 상기 레벨 시프트 회로는, 디스플레이 패널에 소스 데이터를 출력하는 연산 증폭기(OP-AMP)와, 상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 연산 증폭기의 출력단을 GND 단자에 연결시키는 풀다운 트랜지스터를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 레벨 시프트 소자와 상기 풀다운 트랜지스터 사이에 배치되고, 상기 레벨 시프트 소자의 상기 출력 신호를 유지시키는 래치 회로(latch circuit)를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 파워 스위칭 회로는, 상기 소스 전원이 인가되는 상기 레벨 시프트 회로의 제1 노드에 상기 제1 선택 전원을 제공하는 제1 서브 회로와, 상기 제1 노드에 상기 제2 선택 전원을 제공하는 제2 서브 회로와, 상기 제1 노드에 상기 제3 선택 전원을 제공하는 제3 서브 회로를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 서브 회로는, 일단이 상기 제1 선택 전원에 연결되는 제1 서브 트랜지스터와, 상기 제1 서브 트랜지스터와 직렬로 연결되는 제2 서브 트랜지스터와, 일단이 상기 제2 서브 트랜지스터와 연결되고, 타단이 상기 제1 노드에 연결되는 제3 서브 트랜지스터와, 일단이 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이에 연결되고, 타단이 GND 단자에 연결되는 제4 서브 트랜지스터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 스위치 컨트롤 회로는, 상기 제1 서브 트랜지스터를 게이팅하는 제1 제어 신호를 출력하는 제1 서브 레벨 시프트와, 상기 제2 서브 트랜지스터를 게이팅하는 제2 제어 신호를 출력하는 제2 서브 레벨 시프트와, 상기 제3 서브 트랜지스터를 게이팅하는 제3 제어 신호를 출력하는 제3 서브 레벨 시프트를 포함하고, 상기 제1 내지 제3 서브 레벨 시프트는, 동일한 입력을 입력받을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 선택 전원을 기초로 상기 제3 선택 전원을 생성하여 상기 파워 스위칭 회로에 제공하는 레귤레이터(regulator)를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 레귤레이터는, 상기 제2 선택 전원을 입력 받아, 제2 노드로 변환된 전압을 출력하는 연산 증폭기와, 상기 레벨 시프트 소자의 상기 입력 신호에 의해 게이팅되어, 상기 제2 노드를 GND 단자에 연결하는 제1 트랜지스터와, 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로 한 제어 신호에 의해 게이팅되어, 상기 제2 노드의 전압을 제3 노드로 전달하는 제2 트랜지스터와, 상기 제3 노드와 GND 단자 사이에 연결되는 커패시터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 레벨 시프트 소자에 상기 입력 신호가 인가될 때, 상기 제1 트랜지스터는 턴온될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제3 노드의 전압은, 상기 제3 선택 전원으로서 상기 스위치 컨트롤 회로에 전달될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 디스플레이 구동 회로는, 소스 전원이 인가되는 제1 노드를 포함하고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자, 상기 제1 노드에 제1 선택 전원을 전달하는 제1 서브 회로와, 상기 제1 노드에 상기 제1 선택 전원과 다른 제2 선택 전원을 전달하는 제2 서브 회로와, 상기 제1 노드에 상기 제1 및 제2 선택 전원과 다른 제3 선택 전원을 전달하는 제3 서브 회로를 포함하는 파워 스위칭 회로, 및 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로, 상기 제1 내지 제3 서브 회로에 인가되는 제어 신호를 변경하여, 상기 제1 노드에 전달되는 선택 전원을 다른 선택 전원으로 변경하는 스위치 컨트롤 회로를 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 서브 회로는, 일단이 상기 제1 선택 전원에 연결되는 제1 서브 트랜지스터와, 상기 제1 서브 트랜지스터와 직렬로 연결되는 제2 서브 트랜지스터와, 일단이 상기 제2 서브 트랜지스터와 연결되고, 타단이 상기 제1 노드에 연결되는 제3 서브 트랜지스터와, 일단이 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이에 연결되고, 타단이 GND 단자에 연결되는 제4 서브 트랜지스터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제3 서브 트랜지스터는 P형 트랜지스터를 포함하고, 상기 제4 서브 트랜지스터는 N형 트랜지스터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 스위치 컨트롤 회로는, 상기 제1 서브 트랜지스터를 게이팅하는 제1 제어 신호를 출력하는 제1 서브 레벨 시프트와, 상기 제2 서브 트랜지스터를 게이팅하는 제2 제어 신호를 출력하는 제2 서브 레벨 시프트와, 상기 제3 서브 트랜지스터를 게이팅하는 제3 제어 신호를 출력하는 제3 서브 레벨 시프트를 포함하고, 상기 제1 내지 제3 서브 레벨 시프트는, 동일한 입력을 입력받을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제3 서브 레벨 시프트는, 각각 서로 다른 선택 전원을 인가받을 수 있다.
본 발명의 몇몇 실시예에서, 외부전원을 인가받고, 디스플레이 패널에 소스 데이터를 출력하는 연산 증폭기와, 상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 연산 증폭기의 출력단을 GND 단자에 연결하는 풀다운 트랜지스터를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 선택 전원을 기초로 상기 제3 선택 전원을 생성하여 상기 파워 스위칭 회로에 제공하는 레귤레이터를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 디스플레이 구동 회로는, 서로 다른 제1 소스 전원(VOUT)과 제2 소스 전원(VDD)을 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자와, 디스플레이 패널에 소스 데이터를 출력하는 연산 증폭기와, 상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 연산 증폭기의 출력단을 GND 단자에 연결하는 풀다운 트랜지스터를 포함하는 레벨 시프트 회로, 서로 다른 제1 내지 제3 선택 전원 중 어느 하나를 상기 레벨 시프트 소자의 상기 제1 소스 전원으로 제공하는 파워 스위칭 회로, 및 상기 제1 및 제2 소스 전원의 전압 레벨의 변화를 기초로 동작 모드를 결정하고, 상기 동작 모드가 변경되면 상기 파워 스위칭 회로를 제어하는 제어 신호를 변경하여, 상기 레벨 시프트 회로에 인가되는 상기 제1 소스 전원을 변경시키는 스위치 컨트롤 회로를 포함한다.
본 발명의 몇몇 실시예에서, 상기 동작 모드는, 제1 내지 제3 모드를 포함하고, 상기 제1 모드에서 상기 제1 선택 전원(VSP)은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되고, 상기 제1 모드에서 상기 제2 모드로 변경되는 경우, 상기 제2 선택 전원(VCI)은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 모드에서, 상기 입력 신호와 상기 출력 신호는 활성화(enable)될 수 있다.
본 발명의 몇몇 실시예에서, 상기 출력 신호는, 활성화된 제1 레벨에서 상기 제1 레벨보다 낮은 제2 레벨로 변경될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 모드에서 상기 제2 모드로 변경되는 경우, 상기 제1 선택 전원(VSP)의 값은 유지되고, 상기 제2 및 제3 선택 전원(VCI, VCI1)의 값은 풀다운될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 모드에서 상기 제2 모드로 변경되는 경우, 상기 풀다운 트랜지스터는 턴온되고, 상기 연산 증폭기의 출력단(SOUT)은 디스차지될 수 있다.
본 발명의 몇몇 실시예에서, 상지 제2 모드에서 상기 제3 모드로 변경되는 경우, 상기 제2 소스 전원(VDD)과 상기 입력 신호는 풀다운되고, 상기 출력 신호는 값이 유지될 수 있다.
본 발명의 몇몇 실시예에서, 상지 제2 모드에서 상기 제3 모드로 변경되는 경우, 상기 스위치 컨트롤 회로의 상기 제어 신호는 모두 풀다운 될 수 있다.
본 발명의 몇몇 실시예에서, 상기 동작 모드는, 정상 모드(normal mode)와 비정상 모드(abnormal mode)를 포함하고, 상기 정상 모드에서 상기 제1 선택 전원(VSP)은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되고, 상기 정상 모드에서 상기 비정상 모드로 변경되는 경우, 상기 제3 선택 전원(VCI1)은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가될 수 있다.
본 발명의 몇몇 실시예에서, 상기 정상 모드에서 상기 비정상 모드로 변경되는 경우, 상기 입력 신호는, 활성화 된 뒤, 상기 제2 소스 전원(VDD)과 함께 풀다운되고, 상기 출력 신호는, 상기 제3 선택 전원(VCI1)의 기울기와 동일한 기울기로 값이 변할 수 있다.
본 발명의 몇몇 실시예에서, 상기 정상 모드에서 상기 비정상 모드로 변경되는 경우, 상기 풀다운 트랜지스터는 턴온되고, 상기 연산 증폭기의 출력단(SOUT)은 디스차지될 수 있다.
본 발명의 몇몇 실시예에서, 상기 비정상 모드에서, 상기 제3 선택 전원(VCI1)의 값의 변화량은, 상기 제1 또는 제2 선택 전원(VSP, VCI)의 값의 변화량보다 작을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 장치는, 복수의 픽셀을 포함하는 디스플레이 패널, 및 상기 디스플레이 패널을 제어하는 디스플레이 구동 회로를 포함하고, 상기 디스플레이 구동 회로는, 외부로부터 전원 전압(VCI)을 인가받아, 서로 다른 제1 내지 제3 선택 전원을 생성하는 전압 생성부와, 상기 제1 내지 제3 선택 전원 중 어느 하나를 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자와, 상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 디스플레이 패널을 GND 단자에 연결하여 상기 복수의 픽셀을 풀다운 시키는 풀다운 트랜지스터와, 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로, 상기 레벨 시프트 회로가 인가받는 선택 전원을 다른 선택 전원으로 변경하는 스위치 컨트롤 회로를 포함한다.
본 발명의 몇몇 실시예에서, 상기 디스플레이 구동 회로는, 상기 복수의 픽셀과 연결된 데이터 라인을 제어하는 소스 드라이버를 더 포함하고, 상기 소스 드라이버는, 상기 레벨 시프트 소자와, 상기 풀다운 트랜지스터와 상기 스위치 컨트롤 회로를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 디스플레이 구동 회로는, 상기 레벨 시프트 소자에 포함된 제1 노드에 상기 제1 선택 전원을 전달하는 제1 서브 회로와, 상기 제1 노드에 상기 제2 선택 전원을 전달하는 제2 서브 회로와, 상기 제1 노드에 상기 제3 선택 전원을 전달하는 제3 서브 회로를 포함하는 파워 스위칭 회로를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제3 서브 회로는, 상기 스위치 컨트롤 회로로부터 제어 신호를 입력 받아, 상기 제1 내지 제3 서브 회로 중 어느 하나의 출력만을 상기 제1 노드에 전달할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 서브 회로는, 일단이 상기 제1 선택 전원에 연결되는 제1 서브 트랜지스터와, 상기 제1 서브 트랜지스터와 직렬로 연결되는 제2 서브 트랜지스터와, 일단이 상기 제2 서브 트랜지스터와 연결되고, 타단이 상기 제1 노드에 연결되는 제3 서브 트랜지스터와, 일단이 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이에 연결되고, 타단이 GND 단자에 연결되는 제4 서브 트랜지스터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 전압 생성부는, 상기 제2 선택 전원을 입력 받아, 제2 노드로 변환된 전압을 출력하는 연산 증폭기와, 상기 레벨 시프트 소자의 상기 입력 신호에 의해 게이팅되어, 상기 제2 노드를 GND 단자에 연결하는 제1 트랜지스터와, 상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로 한 제어 신호에 의해 게이팅되어, 상기 제2 노드의 전압을 제3 노드로 전달하는 제2 트랜지스터와, 상기 제3 노드와 GND 단자 사이에 연결되는 커패시터를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제3 노드의 전압은, 상기 제3 선택 전원으로서, 상기 스위치 컨트롤 회로에 전달될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로를 설명하기 위한 블록도다.
도 3은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 파워 스위칭 회로를 설명하기 위한 회로도다.
도 4는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 스위치 컨트롤 회로를 설명하기 위한 블록도다.
도 5는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 레귤레이터를 설명하기 위한 회로도다.
도 6은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로를 설명하기 위한 블록도다.
도 7은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 래치 회로를 설명하기 위한 회로도다.
도 8은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 동작를 설명하기 위한 테이블이다.
도 9는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 스탠바이 모드(STB)의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 스탠바이 모드(STB)의 동작을 설명하기 위한 블럭도이다.
도 11은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 딥-스탠바이 모드(DSTB)의 동작을 설명하기 위한 타이밍도이다.
도 12는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 딥-스탠바이 모드(DSTB)의 동작을 설명하기 위한 블럭도이다.
도 13은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 비정상 모드(abnormal mode)의 동작을 설명하기 위한 타이밍도이다.
도 14는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 비정상 모드(abnormal mode)의 동작을 설명하기 위한 블럭도이다.
도 15는 본 발명의 몇몇 실시예들에 따른 디스플레이 모듈을 나타낸 도면이다.
도 16은 본 발명의 몇몇 실시예에 따른 디스플레이 시스템을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(UPper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 16을 참조하여, 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치에 대해 설명하도록 한다.
도 1은 본 발명의 몇몇 실시예에 따른 디스플레이 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 디스플레이 장치(1000)는 각종 디스플레이 장치 중 어느 하나가 적용될 수 있다. 예를 들어, 유기 발광 표시 장치(organic light emitting diode display)(OLED), 액정 표시 장치(liquid crystal display)(LCD), DP(plasma display panel) 장치, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display)일 수 있다.
또한, 본 발명의 몇몇 실시예에 따른 디스플레이 장치(1000)는 디스플레이 구동 회로(1100)(Display Drive circuit)와 디스플레이 패널(1200)(Display Panel)를 포함할 수 있다.
디스플레이 패널(1200)은 화소들이 매트릭스 형태로 배열되어, 공급되는 이미지 데이터에 따라 화상을 표시할 수 있다. 여기서, 디스플레이 패널은 유기 발광 패널을 예로 들어 설명하도록 한다.
디스플레이 패널(1200)은 행방향으로 스캔 신호를 전달하는 다수의 게이트 라인(GL1~GLj)과, 게이트 라인과 교차하는 방향으로 배치되며 열방향으로 데이터 신호를 전달하는 다수의 데이터 라인(DL1~DLk)과, 게이트 라인(GL1~GLj) 및 데이터 라인(D1~Dk)이 교차하는 영역에 배열된 다수의 픽셀(PX)들을 포함한다.
다수의 게이트 라인(GL1~Gj)이 차례로 선택되면 선택된 게이트 라인에 연결된 픽셀(PX)에 다수의 데이터 라인(DL1~DLk)을 통해 계조 전압이 인가된다.
픽셀(PX)은 각각 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tdrv), 스토리지 커패시터(Cst) 및 유기발광 다이오드(D)를 포함할 수 있다. 게이트 라인(GL)과 데이터 라인(DL)은 스위칭 트랜지스터(Tsw)의 게이트 전극 및 소스 전극에 연결되고, 스위칭 트랜지스터(Tsw)의 드레인 전극과 전원 전압(VDD)은 구동 트랜지스터(Tdrv)의 게이트 단자 및 소스 단자에 각각 연결되고, 구동 트랜지스터(Tdrv)의 드레인 단자는 유기발광 다이오드(D)의 애노드에 연결된다. 이러한 픽셀 구조에서는, 게이트 라인(GL)이 선택되면 스위칭 트랜지스터(Tsw)가 턴온되어 구동 트랜지스터(Tdrv)의 게이트 단자로 데이터 라인(DL)을 통하여 제공된 계조 전압이 인가되고, 구동 전원 전압(VDD)과 계조 전압과의 전압 차이에 따른 구동 전류(Idrv)가 유기발광 다이오드(D)를 통해 흐르면서 빛이 발생하여 디스플레이 동작이 이루어진다.
디스플레이 구동 회로(1100)는 디스플레이 패널(1200)을 제어할 수 있다. 디스플레이 구동 회로(1100)는 구동 제어부(Driving controller)(1120), 소스 드라이버(Source Driver)(1110), 게이트 드라이버(Gate Driver)(1130), 전압 생성부(Voltage Generator)(1140) 및 인터페이스부(interface: I/F)(1150)를 포함할 수 있다.
구동 제어부(1120)는 외부, 예컨대 디스플레이 장치(1000)가 탑재된 시스템의 호스트로부터 이미지 데이터와 제어 커맨드를 인가받아 소스 드라이버(1110) 및 게이트 드라이버(1130)로 동작에 필요한 제어신호(CNT1, CNT2) 및 화소 데이터(RGB DATA)를 제공한다.
소스 드라이버(1110)는 구동 제어부(1120)로부터 인가받은 디지털 데이터인 화소 데이터(RGB DATA)를 계조 전압으로 변환하여 패널(1200)의 데이터 라인(DL1~DLk)로 출력한다. 게이트 드라이버(1130)는 패널(1200)의 게이트 라인(GL1~GLj)을 차례로 스캔한다. 게이트 드라이버(1130)는 선택된 게이트 라인에 게이트 온전압(Von)을 인가함으로써 선택된 게이트 라인을 활성화 시키고, 소스 드라이버(1110)는 활성화된 게이트 라인에 연결된 화소들에 대응되는 계조 전압을 출력한다. 이에 따라, 디스플레이 패널(1200)은 한 수평 라인 단위로, 즉 한 행씩 이미지가 디스플레이될 수 있다.
전압 생성부(1140)는 외부로부터 전원 전압(VCI)을 인가받아 소스 드라이버(1110) 또는 게이트 드라이버(1130)에서 필요로 하는 전압들(VSP, VCI, VCI1, VDD, Von, Voff)을 생성한다.
구체적으로, 전압 생성부(1140)는 외부로부터 인가받은 전원 전압(예를 들어, VCI)을 기초로 제1 내지 제3 선택 전원(VSP, VCI, VCI1) 및 로직 전압(VDD)을 생성할 수 있다. 제1 내지 제3 선택 전원(VSP, VCI, VCI1)은 소스 드라이버(1110)에 제공될 수 있다. 또한, 로직 전압(VDD)는 구동 제어부(1120)에 전달될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
인터페이스부(1150)는 호스트(예를 들어, 어플리케이션 프로세서)와 통신하기 위한 것이다. 인터페이스부(1150)는 호스트로부터 병렬 또는 직렬로 인가되는 이미지 데이터(DATA)와 제어 커맨드(CMD)를 수신하여 구동 제어부(1120)에 제공한다. 인터페이스부(1150)는 구동 제어부(1120)의 외부 또는 내부에 포함될 수 있다.
인터페이스부(1150)는 호스트의 전송방식에 대응되는 제1 프로토콜 방식에 따라 이미지 데이터(DATA)와 제어 커맨드(CMD)를 수신할 수 있다. 인터페이스부(1150)는 호스트 및 구동 제어부(1120) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예를 들어, 인터페이스부(1150)에서 사용되는 제1 프로토콜은 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, PSI(Service provider interface), MDDI(Mobile display digital interface) 및 MIPI(Mobile industry processor interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(예를 들어, 호스트)와 통신하도록 구성된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
도 2는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로를 설명하기 위한 블록도다. 도 3은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 파워 스위칭 회로를 설명하기 위한 회로도다. 도 4는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 스위치 컨트롤 회로를 설명하기 위한 블록도다. 도 5는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 레귤레이터를 설명하기 위한 회로도다.
도 2를 참조하면, 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로(1100)는 레벨 시프트 회로(10)(level shift circuit)와 풀다운 회로(20)(pull-down circuit)을 포함한다.
레벨 시프트 회로(10)는 레벨 시프트 소자(110), 연산 증폭기(120)(OP-AMP), 풀다운 트랜지스터(130)(pulled-down transistor)를 포함할 수 있다.
레벨 시프트 소자(110)는 입력 신호(GND_EN)를 입력받아 증폭된 출력 신호(GND_ENH)를 생성할 수 있다. 레벨 시프트 소자(110)는 입력 신호(GND_EN)를 증폭시켜 출력하는 동작을 수행할 수 있다. 예를 들어, 레벨 시프트 소자(110)는 1.2V의 입력 신호(GND_EN)를 5V의 출력 신호(GND_ENH)로 증폭시킬 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 인가되는 제1 소스 전원(VOUT) 또는 제2 소스 전원(VDD)에 따라, 출력 신호(GND_ENH)의 증폭되는 크기가 달라질 수 있다.
레벨 시프트 소자(110)는 제1 소스 전원(VOUT)과 제2 소스 전원(VDD)이 인가될 수 있다. 예를 들어, 제1 내지 제3 선택 전원(VSP, VCI, VCI1) 중 어느 하나는 제1 소스 전원(VOUT)에 인가될 수 있다. 또한, 로직 전압(VDD)은 제2 소스 전원(VDD)에 인가될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 소스 전원(VOUT)으로 인가되는 전원은 디스플레이 구동 회로(1100)의 동작 모드에 따라 변경될 수 있다. 예를 들어, 디스플레이 구동 회로(1100)가 정상 모드(normal mode)로 동작하여 디스플레이 패널(1200)에 이미지를 전달하는 경우, 제1 소스 전원(VOUT)으로 제1 선택 전원(VSP)이 인가될 수 있다. 디스플레이 구동 회로(1100)가 정상 모드(normal mode)에서 스탠바이 모드(Standby Mode; 이하 STB) 또는 딥-스탠바이 모드(Deep-Standby Mode; 이하 DSTB)로 변경되는 경우, 제1 소스 전원(VOUT)으로 제2 선택 전원(VCI)이 인가될 수 있다. 디스플레이 구동 회로(1100)가 정상 모드(normal mode)에서 비정상 모드(abnormal mode)로 변경되는 경우, 제1 소스 전원(VOUT)으로 제3 선택 전원(VCI1)이 인가될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 디스플레이 구동 회로(1100)의 동작에 대한 자세한 설명은 후술하도록 한다.
연산 증폭기(120)는 디스플레이 패널(1200)에 소스 데이터를 출력할 수 있다. 도면에 명확하게 도시하지는 않았으나, 연산 증폭기(120)의 앞단에서는 디지털 데이터인 화소 데이터(RGB DATA)를 계조 전압으로 변환하여 연산 증폭기(120)에 전달하고, 연산 증폭기(120)는 이를 증폭하여 디스플레이 패널(1200)에 소스 데이터를 전달할 수 있다. 소스 데이터는 아날로그 신호를 포함할 수 있다.
풀다운 트랜지스터(130)는 레벨 시프트 소자(110)의 출력 신호(GND_ENH)에 의해 게이팅되며, 풀다운 트랜지스터(130)가 턴온(TurnOn)된 경우, 연산 증폭기(120)의 출력단(SOUT)은 GND 단자에 연결될 수 있다. 이때, 디스플레이 패널(1200)은 GND 단자과 전기적으로 연결되어, 디스플레이 패널(1200)에 포함된 복수의 픽셀의 전하는 풀다운(pulled-down), 즉 디스차지(discharge)될 수 있다.
이를 통해, 디스플레이 패널(1200)에 DC 잔류 현상(DC residual effect)이 발생하지 않도록 할 수 있으며, 전원 오프 모드(Power Off mode)에서 디스플레이 패널(1200)에 이미지 잔상(image sticking)이 발생하는 문제를 해결할 수 있다.
풀다운 회로(20)는 디스플레이 패널(1200)에 DC 잔류 현상이 발생하지 않도록 레벨 시프트 소자(110)에 적절한 제1 소스 전원(VOUT)을 인가할 수 있다.
풀다운 회로(20)는 파워 스위칭 회로(200)(power switching circuit), 스위치 컨트롤 회로(300)(switch control circuit), 및 레귤레이터(400)(regulator)를 포함할 수 있다.
도 2와 도 3을 참조하면, 디스플레이 구동 회로(1100)에 포함된 파워 스위칭 회로(200)는 서로 다른 제1 내지 제3 선택 전원(VSP, VCI, VCI1) 중 어느 하나를 제1 소스 전원(VOUT)으로 제공할 수 있다. 파워 스위칭 회로(200)는 스위치 컨트롤 회로(300)에 의해 제어될 수 있다. 파워 스위칭 회로(200)는 도 1을 참조하여 설명한 소스 드라이버(1110)에 포함될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
파워 스위칭 회로(200)는 제1 서브 회로(210)와, 제2 서브 회로(220)와 제3 서브 회로(230)를 포함할 수 있다. 구체적으로, 파워 스위칭 회로(200)는 제1 소스 전원(VOUT)이 인가되는 레벨 시프트 소자(110)의 제1 노드(N1)에 제1 선택 전원(VSP)을 제공하는 제1 서브 회로(210)와, 제1 노드(N1)에 제2 선택 전원(VCI)을 제공하는 제2 서브 회로(220)와, 제1 노드(N1)에 제3 선택 전원(VCI1)을 제공하는 제3 서브 회로(230)를 포함할 수 있다. 제1 내지 제3 서브 회로(210, 220, 230)는 실질적으로 동일한 구성의 회로를 포함할 수 있다. 이하에서는, 제1 서브 회로(210)를 예를 들어 설명하도록 한다.
제1 서브 회로(210)는 일단이 제1 선택 전원(VSP)에 연결되는 제1 서브 트랜지스터(PB3)와, 제1 서브 트랜지스터(PB3)와 직렬로 연결되는 제2 서브 트랜지스터(PB2)와, 일단이 제2 서브 트랜지스터(PB2)와 연결되고, 타단이 제1 노드(N1)에 연결되는 제3 서브 트랜지스터(PB1)와, 일단이 제1 서브 트랜지스터(PB1)와 제2 서브 트랜지스터(PB2) 사이에 연결되고, 타단이 GND 단자에 연결되는 제4 서브 트랜지스터(NB1)를 포함할 수 있다. 이때, 제1 내지 제3 서브 트랜지스터(PB1, PB2, PB3)는 P형 트랜지스터를 포함하고, 상기 제4 서브 트랜지스터(NB1)는 N형 트랜지스터를 포함할 수 있다.
또한, 제1 서브 트랜지스터(PB3)는 제1 제어신호(VSP_VCISW_VSP_B)에 의해 게이팅 되고, 제2 서브 트랜지스터(PB2)는 제2 제어신호(VSP_VCISW_VCI1_B)에 의해 게이팅 되고, 제3 서브 트랜지스터(PB1)는 제3 제어신호(VSP_VCISW_VCI_B)에 의해 게이팅 될 수 있다. 제4 서브 트랜지스터(NB1)는 제3 제어신호(VSP_VCISW_VCI_B)에 의해 게이팅 될 수 있다. 상기 제1 내지 제3 제어신호(VSP_VCISW_VSP_B, VSP_VCISW_VCI1_B, VSP_VCISW_VCI_B)는 이후에 설명할 스위치 컨트롤 회로(300)로부터 수신할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
도 2와 도 4를 참조하면, 디스플레이 구동 회로(1100)에 포함된 스위치 컨트롤 회로(300)는, 제1 내지 제3 선택 전원(VSP, VCI, VCI1)의 전압 레벨의 변화를 기초로, 상기 제1 내지 제3 서브 회로(210, 220, 230)에 인가되는 제어 신호를 변경하여, 상기 제1 노드(N1)에 전달되는 선택 전원을 다른 선택 전원으로 변경할 수 있다. 스위치 컨트롤 회로(300)는 도 1을 참조하여 설명한 소스 드라이버(1110)에 포함될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
스위치 컨트롤 회로(300)는 복수의 레벨 시프트를 포함할 수 있다. 구체적으로, 스위치 컨트롤 회로(300)는 제1 내지 제3 서브 컨트롤 회로(310, 320, 330)를 포함할 수 있다. 제1 내지 제3 서브 컨트롤 회로(310, 320, 330)는 실질적으로 동일한 구성의 회로를 포함할 수 있다. 이하에서는, 제1 서브 컨트롤 회로(310)를 예를 들어 설명하도록 한다.
제1 서브 컨트롤 회로(310)는, 제1 서브 트랜지스터(PB3)를 게이팅하는 제1 제어 신호(VSP_VCISW_VSP_B)를 출력하는 제1 서브 레벨 시프트와, 제2 서브 트랜지스터(PB2)를 게이팅하는 제2 제어 신호(VSP_VCISW_VCI1_B)를 출력하는 제2 서브 레벨 시프트와, 제3 서브 트랜지스터(PB1)를 게이팅하는 제3 제어 신호(VSP_VCISW_VCI_B)를 출력하는 제3 서브 레벨 시프트를 포함할 수 있다. 이때, 제1 내지 제3 서브 레벨 시프트는, 동일한 입력 신호(예를 들어, SD_VSP_VCISW_B)를 입력받을 수 있다.
다만, 제1 내지 제3 서브 레벨 시프트는, 각각 서로 다른 선택 전원을 인가받을 수 있다. 예를 들어, 제1 서브 레벨 시프트는 제1 선택 전원(VSP)을 인가받고, 제2 서브 레벨 시프트는 제3 선택 전원(VCI1)을 인가받고, 제3 서브 레벨 시프트는 제2 선택 전원(VCI)을 인가받을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
스위치 컨트롤 회로(300)의 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)의 변화에 따른 파워 스위칭 회로(200)의 출력 전압의 변화는 도 8을 참조하여 후술하도록 한다.
도 2와 도 5를 참조하면, 디스플레이 구동 회로(1100)에 포함된 레귤레이터(400)는 제2 선택 전원(VCI)을 기초로 상기 제3 선택 전원(VCI1)을 생성하여 상기 파워 스위칭 회로(200)에 제공할 수 있다. 레귤레이터(400)는 도 1을 참조하여 설명한 전압 생성부(1140)에 포함될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
레귤레이터(400)는 제2 선택 전원(VCI)을 입력 받아, 제2 노드(N2)로 변환된 전압을 출력하는 연산 증폭기(402)와, 레벨 시프트 소자(110)의 입력 신호(GND_EN)와 실질적으로 동일한 신호(VCI1_GND_EN)에 의해 게이팅되어, 제2 노드(N2)를 GND 단자에 연결하는 제1 트랜지스터(408)와, 제1 내지 제3 선택 전원(VSP, VCI, VCI1)의 전압 레벨의 변화를 기초로 한 제어 신호(VCI1_ABN)에 의해 게이팅되어, 제2 노드(N2)의 전압을 제3 노드(N3)로 전달하는 제2 트랜지스터(404)와, 제3 노드(N3)와 GND 단자 사이에 연결되는 커패시터(406)를 포함할 수 있다. 제3 노드(N3)의 전압은 제3 선택 전원(VCI1)으로 제공될 수 있다.
예를 들어, 연산 증폭기(402)는 2.8V의 제2 선택 전원(VCI)을 입력받아 2.5V의 전압을 출력할 수 있다. 출력단의 전압은 제2 노드(N2)로 전달될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다
제1 트랜지스터(408)는 제2 노드(N2)와 GND 단자 사이에 위치할 수 있다. 제1 트랜지스터(408)는 레벨 시프트 소자(110)에 인가되는 입력 신호(GND_EN)와 실질적으로 동일한 신호(VCI1_GND_EN)에 의해 게이팅될 수 있다. 즉, 레벨 시프트 소자(110)에 입력 신호(GND_EN)가 인가될 때, 제1 트랜지스터(408)는 턴온될 수 있다. 제1 트랜지스터(408)가 턴온되면, 제2 노드(N2)는 GND 단자와 연결되고, 제2 노드(N2)는 풀다운 될 수 있다.
제2 트랜지스터(404)는 제2 노드(N2)와 제3 노드(N3) 사이에 위치할 수 있다. 제2 트랜지스터(404)는 제어 신호(VCI1_ABN)에 의해 게이팅되며, 제어 신호(VCI1_ABN)는 본 발명의 디스플레이 구동 회로(1100)가 정상 모드인 경우, 활성화되고, 비정상 모드인 경우, 비활성화 될 수 있다.
따라서, 디스플레이 구동 회로(1100)가 정상 모드인 경우, 제2 트랜지스터(404)는 턴온 되고, 제2 노드(N2)와 제3 노드(N3)의 전압은 같아질 수 있다. 이때, 연산 증폭기(402)의 출력은 제3 노드(N3)로 전달되고, 제3 노드(N3)의 전압은 제3 선택 전원(VCI1)으로 전달될 수 있다.
반면, 디스플레이 구동 회로(1100)가 비정상 모드인 경우, 제2 트랜지스터(404)는 턴오프 되고, 레벨 시프트 소자(110)에 인가되는 입력 신호(GND_EN)가 활성화 됨에 따라, 제1 트랜지스터(408)는 턴온될 수 있다. 이 경우, 제2 노드(N2)의 전압은 GND 단자와 연결되어 풀다운 되고, 제3 노드(N3)의 전압은 충전된 커패시터(406)의 전압과 같아질 수 있다. 커패시터(406)에 충전된 전압은 플로팅 전압(floating power)에 해당하며, 제3 선택 전원(VCI1)에 전달될 수 있다.
제3 노드(N3)의 전압은 제3 선택 전원(VCI1)으로써, 풀다운 회로(20)에 전달될 수 있다. 예를 들어, 제3 노드(N3)의 전압은, 상기 제3 선택 전원(VCI1)으로서 스위치 컨트롤 회로(300) 또는 파워 스위칭 회로(200)에 전달될 수 있다. 제2 노드(N2)의 전압은 디스플레이 구동 회로(1100)에 포함된 나머지 회로에 전달될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
도 6은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로를 설명하기 위한 블록도다. 도 7은 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로에 포함된 래치 회로를 설명하기 위한 회로도다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.
도 6 및 도 7을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로(1100)는 앞에서 도 2 내지 도 5를 참조하여 설명한 디스플레이 구동 회로(1100)와 실질적으로 동일한 구조와 동작 방법을 포함할 수 있다.
다만, 본 발명의 다른 몇몇 실시예에 따른 디스플레이 구동 회로(1100)는 래치 회로(115)(latch circuit)를 더 포함할 수 있다. 래치 회로(115)는 레벨 시프트 소자(110)와 풀다운 트랜지스터(130) 사이에 배치되고, 레벨 시프트 소자(110)의 출력 신호(GND_ENH)를 유지시킬 수 있다. 도면에는 래치 회로(115)가 레벨 시프트 소자(110)와 분리된 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니고, 래치 회로(115)는 레벨 시프트 소자(110)의 내부에 포함될 수 있다.
본 발명의 래치 회로(115)는 종래에 공개된 일반적인 래치 회로의 구성을 그대로 이용할 수 있다. 예를 들어, 도 7을 참조하면, 래치 회로(115)는 두개의 인버터(I1, I2)와 두개의 트랜지스터(P1, N1)를 포함할 수 있다.
제1 인버터(I1)와 제2 인버터(I2)는 직렬로 연결되고, 제1 인버터(I1)에는 레벨 시프트 소자(110)의 출력 신호(GND_ENH)가 인가되고, 제1 인버터(I1)의 출력은 제2 인버터(I2)에 인가될 수 있다. 제2 인버터(I2)의 출력(GND_CTR)은 풀다운 트랜지스터(N1)의 게이트 단자에 연결될 수 있다.
여기에, 일단이 로직 전압(VDD)에 연결되고 타단이 제1 인버터(I1)와 제2 인버터(I2) 사이에 연결되는 풀업 트랜지스터(P1)와, 일단이 제1 인버터(I1)와 제2 인버터(I2) 사이에 연결되고 타단이 GND 단자에 연결되는 풀다운 트랜지스터(N1)가 추가될 수 있다. 풀업 트랜지스터(P1)와 풀다운 트랜지스터(N1)는 제2 인버터(I2)의 출력(GND_CTR)에 의해 게이팅될 수 있다. 이때, 풀업 트랜지스터(P1)는 P형 트랜지스터를 포함하고, 풀다운 트랜지스터(N1)는 N형 트랜지스터를 포함할 수 있으나, 본 발명의 래치 회로(115)가 이에 한정되는 것은 아니다.
도 8은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 동작를 설명하기 위한 테이블이다.
도 8을 참조하면, 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로(1100)의 동작 모드에 따라, 스위치 컨트롤 회로(300)에 입력되는 제1 내지 제3 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)의 조합은 달라질 수 있다.
구체적으로, 디스플레이 구동 회로(1100)가 정상 모드일 때, 제2 입력 신호(SD_VSP_VCISW_B)는 논리값 '0'을 갖고, 제1 및 제3 입력 신호 (SD_VSP_VCISW_A, SD_VSP_VCISW_C)는 논리값 '1'을 가질 수 있다. 이때, 도 4를 참조하면, 제1 서브 컨트롤 회로(310)에 포함된 레벨 시프트의 출력은 모두 논리값 '0'이 될 수 있다. 이어서, 도 3을 참조하면, 제1 서브 컨트롤 회로(310)의 출력이 인가되는 제1 서브 회로(210)의 트랜지스터(PB1, PB2, PB3)는 모두 턴온되고, 트랜지스터(NB1)은 턴오프 될 수 있다. 따라서, 제1 노드(N1)에는 제1 선택 전원(VSP)이 인가될 수 있다.
위와 동일한 원리로, 디스플레이 구동 회로(1100)가 스탠바이 모드(STB) 또는 딥-스탠바이 모드(DSTB)일 때, 제1 입력 신호(SD_VSP_VCISW_A)는 논리값 '0'을 갖고, 제2 및 제3 입력 신호(SD_VSP_VCISW_B, SD_VSP_VCISW_C)는 논리값 '1'을 가지며, 제1 노드(N1)에는 제2 선택 전원(VCI)이 인가될 수 있다.
마찬가지로, 구동 회로(1100)가 비정상 모드일 때, 제3 입력 신호(SD_VSP_VCISW_C)는 논리값 '0'을 갖고, 제1 및 제2 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B)는 논리값 '1'을 가질 수 있으며, 제1 노드(N1)에는 제3 선택 전원(VCI1)이 인가될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이때, 디스플레이 구동 회로(1100)의 동작 모드는 제1 내지 제3 선택 전원(VSP, VCI, VCI1)의 전압 레벨의 변화를 기초로 결정될 수 있다.
도 9는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 스탠바이 모드(STB)의 동작을 설명하기 위한 타이밍도이다. 도 10은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 스탠바이 모드(STB)의 동작을 설명하기 위한 블럭도이다.
도 9를 참조하면, 디스플레이 구동 회로(1100)는 전원 시동 모드(power on mode)를 거쳐, 정상 모드로 동작한다. 정상 모드에서, 레벨 시프트 소자(110)에는 제1 선택 전원(VSP)이 인가되고, 디스플레이 패널(1200)에는 출력할 이미지 데이터에 대응되는 전압이 디스플레이 패널(1200)의 입력단(SOUT)에 인가된다. 상기 입력단(SOUT)에 인가되는 전압은 출력할 이미지 데이터의 종류에 따라 달라지고, 이에 따라 디스플레이 패널(1200)가 출력하는 이미지도 달라질 수 있다.
사용자의 입력에 의해, 디스플레이 구동 회로(1100)가 정상 모드에서 전원 종료 모드(power off mode)로 변경되는 경우, 제2 선택 전원(VCI)의 값은 그대로 유지되나, 제1 선택 전원(VSP) 및 제3 선택 전원(VCI1)의 값은 풀다운된다. 제2 선택 전원(VCI)은 외부 전원으로부터 인가된 전원에 해당하고, 제1 선택 전원(VSP) 및 제3 선택 전원(VCI1)은 전압 생성부에 의해 생성된 전압이기 때문이다. 따라서, 전원이 종료됨에 따라 제1 선택 전원(VSP) 및 제3 선택 전원(VCI1)의 레벨은 풀다운될 수 있다.
제1 선택 전원(VSP) 및 제3 선택 전원(VCI1)의 레벨이 풀다운됨에 따라, 디스플레이 구동 회로(1100)의 동작 모드는 스탠바이 모드(STB)로 변경된다. 이 과정에서, 스위치 컨트롤 회로(300)에 인가되는 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)의 조합은 변경되며, 레벨 시프트 소자(110)에 인가되는 전압도 제2 선택 전원(VCI)으로 변경된다.
도 9와 도 10을 참조하면, 디스플레이 구동 회로(1100)의 동작 모드가 전원 종료 모드(power off mode)로 변경되는 시점(ta2)에서, 레벨 시프트 소자(110)에 입력되는 입력 신호(GND_EN)와, 출력 신호(GND_ENH)는 활성화(enable)된다. 이때, 출력 신호(GND_ENH)는 레벨 시프트 소자(110)에 의해 증폭 되기 때문에, 출력 신호(GND_ENH)는 입력 신호(GND_EN)보다 높은 전압 레벨을 가질 수 있다. 예를 들어, 입력 신호(GND_EN)로 제1 레벨(1.2V)의 신호가 들어오는 경우, 출력 신호(GND_ENH)는 제1 레벨보다 높은 제2 레벨(5V)로 증폭될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
출력 신호(GND_ENH)가 활성화됨에 따라, 출력신호에 의해 게이팅 되는 풀다운 트랜지스터(130)는 턴온되고, 연산 증폭기(120)의 출력단(SOUT)은 디스차지될 수 있다.
이어서, 시점(ta3)에서 제3 선택 전원(VCI1)는 풀다운되고, 이러한 선택 전원의 변화를 기초로, 스위치 컨트롤 회로(300)에 인가되는 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)의 조합은 변경될 수 있다. 따라서, 파워 스위칭 회로(200)에서 레벨 시프트 소자(110)에 제공하는 전압은 제1 선택 전원(VSP)에서 제2 선택 전원(VCI)로 변경될 수 있다. 레벨 시프트 소자(110)에 입력되는 제1 소스 전원(VOUT)이 제1 선택 전원(VSP)에서 제2 선택 전원(VCI)으로 낮아짐에 따라, 출력 신호(GND_ENH)의 전압 레벨도 제2 레벨(5V)에서 제2 레벨보다 낮은 제3 레벨(2.8V)로 낮아질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이어서, 시점(ta4)에서, 디스플레이 구동 회로(1100)는 스탠바이 모드(STB)로 전환되며, 제1 선택 전원(VSP)과 제3 선택 전원(VCI1)가 모두 풀다운 된 이후에도, 제2 선택 전원(VCI)는 전압이 그대로 유지된다. 제2 선택 전원(VCI)이 레벨 시프트 소자(110)에 인가되기에, 출력 신호(GND_ENH)는 활성화된 상태로 유지될 수 있다. 따라서, 풀다운 트랜지스터(130)는 턴온 상태는 유지되고, 연산 증폭기(120)의 출력단(SOUT)은 충분한 시간동안 디스차지될 수 있다. 도 10은 스탠바이 모드(STB)에서의 디스플레이 구동 회로(1100)의 동작 상태를 나타낸다.
이를 통해, 디스플레이 구동 회로(1100)는 충분한 시간동안 디스플레이 패널(1200)에 포함된 복수의 픽셀을 디스차지시킬 수 있으며, 복수의 픽셀에 DC 잔류 현상이 발생하는 것을 방지할 수 있다. 또한, 디스플레이 패널(1200)에 이미지 잔상이 발생하는 문제도 해결할 수 있다.
도 11은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 딥-스탠바이 모드(DSTB)의 동작을 설명하기 위한 타이밍도이다. 도 12는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 딥-스탠바이 모드(DSTB)의 동작을 설명하기 위한 블럭도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.
도 11 및 도 12를 참조하면, 디스플레이 구동 회로(1100)의 동작 모드는 스탠바이 모드(STB)에서 딥-스탠바이 모드(DSTB)로 변경될 수 있다. 정상 모드에서 스탠바이 모드(STB)까지의 과정은 앞에서 도 9 및 도 10을 참조하여 설명한 내용과 동일하다.
디스플레이 구동 회로(1100)의 동작 모드는 스탠바이 모드(STB)에서 딥-스탠바이 모드(DSTB)로 변경되면서, 즉, 시점(tb3)에서 시점(tb5)로 이동하면서 제2 소스 전원(VDD)의 전압 레벨은 풀다운 된다.
이에 따라, 스위치 컨트롤 회로(300)에 인가되는 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)도 풀다운 될 수 있다. 다만, 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)가 풀다운된 이후에도, 레벨 시프트 소자(110)에 인가되는 제1 소스 전원(VOUT)은 제2 선택 전원(VCI)으로 유지될 수 있다.
제2 선택 전원(VCI)이 레벨 시프트 소자(110)에 계속해서 인가되기 때문에, 레벨 시프트 소자(110)의 출력 신호(GND_ENH)는 활성화된 상태로 유지될 수 있다. 따라서, 풀다운 트랜지스터(130)는 턴온 상태는 유지되고, 연산 증폭기(120)의 출력단(SOUT)은 충분한 시간동안 디스차지될 수 있다. 도 12는 딥-스탠바이 모드(DSTB)에서의 디스플레이 구동 회로(1100)의 동작 상태를 나타낸다.
이를 통해, 디스플레이 구동 회로(1100)는 충분한 시간동안 디스플레이 패널(1200)에 포함된 복수의 픽셀을 디스차지시킬 수 있다.
도 13은 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 비정상 모드(abnormal mode)의 동작을 설명하기 위한 타이밍도이다. 도 14는 본 발명의 몇몇 실시예에 따른 디스플레이 구동 회로의 비정상 모드(abnormal mode)의 동작을 설명하기 위한 블럭도이다.
도 13을 참조하면, 디스플레이 장치가 정상 모드로 동작하다가, 예기치 못한 오류로 비정상적으로 종료되는 경우가 발생할 수 있다. 이때, 디스플레이 구동 회로(1100)는 비정상 모드(abnormal mode)로 동작한다.
정상 모드에서, 레벨 시프트 소자(110)에는 제1 선택 전원(VSP)이 인가되고, 디스플레이 패널(1200)에는 출력할 이미지 데이터에 대응되는 전압이 입력단(SOUT)에 인가된다.
제2 선택 전원(VCI)은 외부에서 입력되는 전원이기 때문에, 스탠바이 모드(STB) 또는 딥-스탠바이 모드(DSTB)에서도 일정한 값이 유지된다. 이러한 제2 선택 전원(VCI)의 값이 기준 레벨(미리 정해진 기준치) 이하로 내려가는 경우, 디스플레이 구동 회로(1100)는 비정상 모드로 동작하게 된다.
시점(tc3)에서, 제2 선택 전원(VCI)의 값은 기준 레벨 이하로 내려가게 되고, 제2 선택 전원(VCI)에 의해 생성되는 제1 선택 전원(VSP)과 제3 선택 전원(VCI1)의 값도 함께 풀다운된다.
다만, 제1 선택 전원(VSP)과는 달리 제3 선택 전원(VCI1)은 레귤레이터(400)에 의해 생성되어 출력되고, 비정상 모드에서 제3 선택 전원(VCI1)의 값의 변화량은, 제1 또는 제2 선택 전원(VCI)(VSP, VCI)의 값의 변화량보다 작을 수 있다.
구체적으로, 다시 도 5를 참조하면, 레귤레이터(400)에 입력되는 제어 신호(VCI1_ABN)는 비정상 모드에서 비활성화되고, 제2 노드(N2)와 제3 노드(N3)를 연결하는 제2 트랜지스터(404)는 턴오프 될 수 있다.
이어서, 제2 노드(N2)는 제1 트랜지스터(408)가 턴온 됨에 따라 풀다운되나, 제3 노드(N3)의 전압은 충전된 커패시터의 전압과 같아질 수 있다. 즉, 제2 트랜지스터(404)가 턴오프 됨에 따라, 커패시터에 저장된 전하는 느린 속도로 방전되고, 커패시터에 충전된 전압은 플로팅 전압(floating power)으로, 제3 선택 전원(VCI1)에 계속해서 전달될 수 있다.
제1 선택 전원(VSP) 및 제2 선택 전원(VCI)의 레벨이 풀다운됨에 따라, 스위치 컨트롤 회로(300)에 인가되는 입력 신호(SD_VSP_VCISW_A, SD_VSP_VCISW_B, SD_VSP_VCISW_C)의 조합은 변경되며, 레벨 시프트 소자(110)에 인가되는 전압은 제3 선택 전원(VCI1)으로 변경된다.
다시 도 13과 도 14를 참조하면, 디스플레이 구동 회로(1100)의 동작 모드가 비정상 모드로 변경되는 시점(tc3)에서, 레벨 시프트 소자(110)에 입력되는 입력 신호(GND_EN)와, 출력 신호(GND_ENH)는 활성화(enable)된다.
출력 신호(GND_ENH)가 활성화됨에 따라, 출력 신호(GND_ENH)에 의해 게이팅 되는 풀다운 트랜지스터(130)는 턴온되고, 연산 증폭기(120)의 출력단(SOUT)은 디스차지될 수 있다.
이어서, 시점(tc4)에서 제2 소스 전원(VDD)도 풀다운 되고, 이에 따라, 입력 신호(GND_EN)도 풀다운 된다.
다만, 제3 선택 전원(VCI1)은 플로팅된 상태로 전압이 그대로 유지되기 때문에, 출력 신호(GND_ENH)는 활성화된 상태로 유지될 수 있다. 따라서, 풀다운 트랜지스터(130)는 턴온 상태는 유지되고, 연산 증폭기(120)의 출력단(SOUT)은 비정상적으로 외부 전원이 공급되지 않는 상황에서도 충분한 시간동안 디스차지될 수 있다. 도 14는 비정상 모드에서의 디스플레이 구동 회로(1100)의 동작 상태를 나타낸다. 이때, 출력 신호(GND_ENH)의 기울기는 제3 선택 전원(VCI1)의 기울기와 동일할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이를 통해, 디스플레이 구동 회로(1100)는 충분한 시간동안 디스플레이 패널(1200)에 포함된 복수의 픽셀을 디스차지시킬 수 있으며, 복수의 픽셀에 DC 잔류 현상이 발생하는 것을 방지할 수 있다. 또한, 디스플레이 패널(1200)에 이미지 잔상이 발생하는 문제도 해결할 수 있다.
도 15는 본 발명의 몇몇 실시예들에 따른 디스플레이 모듈을 나타낸 도면이다.
도 15를 참조하면, 디스플레이 모듈(2000)은 디스플레이 장치(2100), 편광판(2200) 및 윈도우 글라스(2301)를 구비할 수 있다. 디스플레이 장치(2100)는 디스플레이 패널(2110), 인쇄 기판(2120) 및 디스플레이 구동 칩(2130)을 구비한다.
윈도우 글라스(2301)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(2000)을 보호한다. 편광판(2200)은 디스플레이 패널(2110)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(2110)은 인쇄 기판(2120) 상에 투명 전극으로 패터닝되어 형성된다. 디스플레이 패널(2110)은 프레임을 표시하기 위한 복수의 화소 셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(2110)은 유기발광 다이오드 패널일 수 있다. 각 화소 셀에는 전류의 흐름에 대응하여 빛을 발광하는 유기발광 다이오드를 포함한다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(2110)은 다양한 종류의 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(2110)은 LCD(Liquid Crystal Display), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.
디스플레이 구동 칩(2130)은 전술한 디스플레이 구동 회로(1100)를 포함할 수 있다. 본 실시예에서는 하나의 칩으로 도시되었으나, 이에 제한되는 것은 아니다. 복수의 구동 칩이 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2120) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시예에 해당하며, 디스플레이 구동 칩(213O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.
디스플레이 모듈(2000)은 터치 패널(2300) 및 터치 컨트롤러(2400)을 더 포함할 수 있다. 터치 패널(2300)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극으로 패터닝되어 형성된다. 터치 컨트롤러(2400)는 터치 패널(2300)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트로 전달한다. 터치 컨트롤러(2400)는 디스플레이 구동 칩(2130)과 하나의 반도체 칩에 집적될 수도 있다.
도 16은 본 발명의 몇몇 실시예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 16을 참조하면, 디스플레이 시스템(3000)은 시스템 버스(3500)에 전기적으로 연결되는 프로세서(3100), 디스플레이 장치(3200), 주변 장치(3300) 및 메모리(3400)를 포함할 수 있다.
프로세서(3100)는 주변 장치(3300), 메모리(3400) 및 디스플레이 장치(3200)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 영상 데이터의 이미지 처리를 수행할 수 있다.
디스플레이 장치(3200)는 패널(3210) 및 구동 회로(3220)를 포함하며, 시스템 버스(3500)를 통해 인가된 영상 데이터들을 구동 회로(3220) 내부에 포함된 프레임 메모리에 저장하였다가 패널(3210)에 디스플레이한다. 디스플레이 장치(3200)는 도 1의 디스플레이 장치(1000)일 수 있다. 따라서, 프로세서(3100)와 비동기되어 동작함으로써, 프로세서(3100)의 시스템적인 부담을 줄일 수 있다.
주변 장치(3300)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(3300)를 통하여 획득된 영상 데이터는 상기 메모리(3400)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(3200)의 패널에 디스플레이 될 수 있다.
메모리(3400)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(3400)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(3400)는 주변 장치(3300)로부터 획득된 영상 데이터를 저장하거나 또는 프로세서(3100)에서 처리된 영상 신호를 저장할 수 있다.
본 발명의 실시예에 따른 디스플레이 시스템(3000)은 스마트폰과 같은 모바일 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(3000)은 영상을 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 레벨 시프트 소자 120: 연산 증폭기
130: 풀다운 트랜지스터 200: 파워 스위칭 회로
300: 스위치 컨트롤 회로 400: 레귤레이터

Claims (10)

  1. 소스 전원을 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자를 포함하는 레벨 시프트 회로(level shift circuit);
    서로 다른 제1 내지 제3 선택 전원 중 어느 하나를 상기 소스 전원으로 제공하는 파워 스위칭 회로(power switching circuit); 및
    상기 제1 내지 제3 선택 전원의 전압 레벨의 변화를 기초로, 상기 파워 스위칭 회로에서 출력하는 상기 제1 선택 전원을 상기 제2 또는 제3 선택 전원으로 변경시키는 스위치 컨트롤 회로(switch control circuit)를 포함하는 디스플레이 구동 회로.
  2. 제 1항에 있어서,
    상기 레벨 시프트 회로는,
    디스플레이 패널에 소스 데이터를 출력하는 연산 증폭기(OP-AMP)와,
    상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 연산 증폭기의 출력단을 GND 단자에 연결시키는 풀다운 트랜지스터를 더 포함하는 디스플레이 구동 회로.
  3. 제 1항에 있어서,
    상기 파워 스위칭 회로는,
    상기 소스 전원이 인가되는 상기 레벨 시프트 회로의 제1 노드에 상기 제1 선택 전원을 제공하는 제1 서브 회로와,
    상기 제1 노드에 상기 제2 선택 전원을 제공하는 제2 서브 회로와,
    상기 제1 노드에 상기 제3 선택 전원을 제공하는 제3 서브 회로를 포함하는 디스플레이 구동 회로.
  4. 제 3항에 있어서,
    상기 제1 서브 회로는,
    일단이 상기 제1 선택 전원에 연결되는 제1 서브 트랜지스터와,
    상기 제1 서브 트랜지스터와 직렬로 연결되는 제2 서브 트랜지스터와,
    일단이 상기 제2 서브 트랜지스터와 연결되고, 타단이 상기 제1 노드에 연결되는 제3 서브 트랜지스터와,
    일단이 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이에 연결되고, 타단이 GND 단자에 연결되는 제4 서브 트랜지스터를 포함하는 디스플레이 구동 회로.
  5. 제 1항에 있어서,
    상기 제2 선택 전원을 기초로 상기 제3 선택 전원을 생성하여 상기 파워 스위칭 회로에 제공하는 레귤레이터(regulator)를 더 포함하는 디스플레이 구동 회로.
  6. 서로 다른 제1 소스 전원과 제2 소스 전원을 인가받고, 입력 신호를 증폭시킨 출력 신호를 생성하는 레벨 시프트 소자와, 디스플레이 패널에 소스 데이터를 출력하는 연산 증폭기와, 상기 레벨 시프트 소자의 상기 출력 신호에 의해 게이팅되어, 상기 연산 증폭기의 출력단을 GND 단자에 연결하는 풀다운 트랜지스터를 포함하는 레벨 시프트 회로;
    서로 다른 제1 내지 제3 선택 전원 중 어느 하나를 상기 레벨 시프트 소자의 상기 제1 소스 전원으로 제공하는 파워 스위칭 회로; 및
    상기 제1 및 제2 소스 전원의 전압 레벨의 변화를 기초로 동작 모드를 결정하고, 상기 동작 모드가 변경되면 상기 파워 스위칭 회로를 제어하는 제어 신호를 변경하여, 상기 레벨 시프트 회로에 인가되는 상기 제1 소스 전원을 변경시키는 스위치 컨트롤 회로를 포함하는 디스플레이 구동 회로.
  7. 제 6항에 있어서,
    상기 동작 모드는, 제1 내지 제3 모드를 포함하고,
    상기 제1 모드에서 상기 제1 선택 전원은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되고,
    상기 제1 모드에서 상기 제2 모드로 변경되는 경우, 상기 제2 선택 전원은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되는 디스플레이 구동 회로.
  8. 제 7항에 있어서,
    상지 제2 모드에서 상기 제3 모드로 변경되는 경우, 상기 제2 소스 전원과 상기 입력 신호는 풀다운되고, 상기 출력 신호는 값이 유지되는 디스플레이 구동 회로.
  9. 제 6항에 있어서,
    상기 동작 모드는, 정상 모드(normal mode)와 비정상 모드(abnormal mode)를 포함하고,
    상기 정상 모드에서 상기 제1 선택 전원은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되고,
    상기 정상 모드에서 상기 비정상 모드로 변경되는 경우, 상기 제3 선택 전원은, 상기 제1 소스 전원으로 상기 레벨 시프트 회로에 인가되는 디스플레이 구동 회로.
  10. 제 9항에 있어서,
    상기 정상 모드에서 상기 비정상 모드로 변경되는 경우, 상기 풀다운 트랜지스터는 턴온되고, 상기 연산 증폭기의 출력단은 디스차지되는 디스플레이 구동 회로.
KR1020150142037A 2015-10-12 2015-10-12 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 KR102400194B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150142037A KR102400194B1 (ko) 2015-10-12 2015-10-12 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US15/290,334 US10115334B2 (en) 2015-10-12 2016-10-11 Display driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150142037A KR102400194B1 (ko) 2015-10-12 2015-10-12 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170042882A true KR20170042882A (ko) 2017-04-20
KR102400194B1 KR102400194B1 (ko) 2022-05-18

Family

ID=58499864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150142037A KR102400194B1 (ko) 2015-10-12 2015-10-12 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US10115334B2 (ko)
KR (1) KR102400194B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220054866A (ko) * 2019-09-06 2022-05-03 칩원 테크놀로지(베이징) 컴퍼니 리미티드 디스플레이 구동칩, 디스플레이 패널, 장치 및 시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
CN107068036B (zh) * 2017-04-11 2019-08-20 京东方科技集团股份有限公司 一种显示面板的驱动电路、显示装置及驱动方法
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) * 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
KR102460990B1 (ko) * 2018-08-29 2022-10-31 엘지디스플레이 주식회사 구동 전압 공급 회로, 디스플레이 패널 및 장치
CN109215611B (zh) * 2018-11-16 2021-08-20 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、goa单元电路及显示装置
CN114566110A (zh) * 2020-11-27 2022-05-31 福州京东方光电科技有限公司 电平转换电路、显示面板的驱动电路及显示装置
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022932A1 (en) * 2004-08-02 2006-02-02 Seiko Epson Corporation Display panel, drive circuit, display device, and electronic equipment
US20140298065A1 (en) * 2013-04-01 2014-10-02 Renesas Sp Drivers Inc. Mobile terminal and display panel driver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227405B1 (ko) 2005-09-16 2013-01-29 엘지디스플레이 주식회사 구동회로와 그 구동방법 및 이를 구비한 액정표시장치
KR100850206B1 (ko) 2006-12-26 2008-08-04 삼성전자주식회사 액정 표시 장치 및 그 화질 개선 방법
JP5118939B2 (ja) 2007-10-25 2013-01-16 ローム株式会社 液晶駆動装置及びこれを用いた液晶表示装置
TWI379280B (en) 2007-11-30 2012-12-11 Au Optronics Corp Liquid crystal display device and method for decaying residual image thereof
TW200939193A (en) 2008-03-12 2009-09-16 Chunghwa Picture Tubes Ltd Apparatus and method for eliminating image sticking of liquid crystal display
KR101645208B1 (ko) 2009-07-14 2016-08-03 삼성전자주식회사 파워오프 디스차지 회로 및 이를 포함하는 소스 드라이버 회로
KR101651548B1 (ko) * 2010-02-18 2016-09-05 삼성전자주식회사 액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치
JP2012022160A (ja) 2010-07-15 2012-02-02 Sharp Corp 液晶表示装置及び表示制御方法
JP2014010231A (ja) 2012-06-28 2014-01-20 Lapis Semiconductor Co Ltd ソースドライバ及び液晶表示装置
CN102855839A (zh) 2012-09-21 2013-01-02 京东方科技集团股份有限公司 用于消除显示器关机残影的电路
KR102009892B1 (ko) 2012-11-06 2019-08-12 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022932A1 (en) * 2004-08-02 2006-02-02 Seiko Epson Corporation Display panel, drive circuit, display device, and electronic equipment
US20140298065A1 (en) * 2013-04-01 2014-10-02 Renesas Sp Drivers Inc. Mobile terminal and display panel driver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220054866A (ko) * 2019-09-06 2022-05-03 칩원 테크놀로지(베이징) 컴퍼니 리미티드 디스플레이 구동칩, 디스플레이 패널, 장치 및 시스템

Also Published As

Publication number Publication date
US10115334B2 (en) 2018-10-30
US20170103699A1 (en) 2017-04-13
KR102400194B1 (ko) 2022-05-18

Similar Documents

Publication Publication Date Title
KR102400194B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US10147381B2 (en) Display driving circuit and display driving method
EP3055856B1 (en) Display driving circuit, display device, and portable terminal including the display driving circuit and the display device
US10424266B2 (en) Gate driving circuit and display device using the same
US20150310812A1 (en) Source driver
US9946392B2 (en) Pixel circuit, organic electroluminescent display panel and display apparatus
US10545607B2 (en) Pixel circuit and driving method, display panel and display apparatus
US10347351B2 (en) Display device and method of driving the same
KR102294404B1 (ko) 표시 장치
US10067595B2 (en) Display driver integrated circuit and electronic apparatus including the same
US11475855B2 (en) Backlight module and display device
US20190385560A1 (en) Display apparatus and power saving method therefor
CN103794168A (zh) 显示驱动器电路、包括其的显示设备以及操作其的方法
CN105427777B (zh) 显示驱动电路和包括显示驱动电路的显示设备
TW201003627A (en) Discharge circuit and display device with the same
US10068555B2 (en) Display driving circuit and display device including the same
US20160055777A1 (en) Display device and method of driving the same
US10283065B2 (en) Display device and driving method thereof
US11862097B2 (en) Display device and method of performing an over-current protecting operation thereof
KR102118110B1 (ko) 리셋회로를 포함하는 액정표시장치
CN106875903B (zh) 显示装置及其驱动方法
KR102595456B1 (ko) 터치표시장치 및 그 구동방법
US20230326381A1 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant