CN109244135A - 基于Trench工艺的超结型双向阻断MOS器件及制备方法 - Google Patents

基于Trench工艺的超结型双向阻断MOS器件及制备方法 Download PDF

Info

Publication number
CN109244135A
CN109244135A CN201811082586.5A CN201811082586A CN109244135A CN 109244135 A CN109244135 A CN 109244135A CN 201811082586 A CN201811082586 A CN 201811082586A CN 109244135 A CN109244135 A CN 109244135A
Authority
CN
China
Prior art keywords
type
drain terminal
groove
area
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811082586.5A
Other languages
English (en)
Other versions
CN109244135B (zh
Inventor
李泽宏
欧阳钢
胡汶金
任敏
高巍
张金平
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811082586.5A priority Critical patent/CN109244135B/zh
Publication of CN109244135A publication Critical patent/CN109244135A/zh
Application granted granted Critical
Publication of CN109244135B publication Critical patent/CN109244135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种基于Trench工艺的超结型双向阻断MOS器件及制备方法，包括从下至上依次层叠设置的P型衬底、P型外延层和N型漂移区；N型漂移区上层左边具有漏端第一凹槽、中间具有栅极凹槽和右边具有漏端第二凹槽；该结构对漏端第一凹槽，漏端第二凹槽和栅极凹槽均采用Trench工艺技术，凹槽型结构有利减小芯片面积；该结构采用了纵向超结结构，在减小导通电阻的同时，保持了较高的击穿电压；同时，弧面形P型体区位于槽栅底部，有利于降低该处的电场峰值，该结构实现了一种MOS型结构器件具有双向开关功能，即实现漏端第一凹槽到漏端第二凹槽或漏端第二凹槽到漏端第一凹槽的电平传输；该结构制造工艺简单且与目前Trench工艺兼容。

Description

基于Trench工艺的超结型双向阻断MOS器件及制备方法
技术领域
本发明属于功率半导体器件技术领域，涉及以一种基于Trench工艺的超结型双向阻断MOS器件及制备方法。
背景技术
MOS型器件自半导体器件发展以来一直占据着重要的地位，由于长时间的发展与进步，MOS型器件不仅在工艺制造方面的技术是相当的成熟，而且在性能上也有着很强大的优势。MOS型器件结构有着较为完善的理论，为后面的科研工作者设计制造MOS型器件提供了强有力的帮助。
超结结构所用的原理主要是杂质的电荷补偿，即在漂移区引入重掺杂交替排列的PN，正向导通时高掺杂的PN，拥有较多的载流子，使得导通电阻降低，当器件加上反向电压时，利用超结中PN的相互耗尽，形成的空间电荷区构成耐压层，使得器件能有较高的耐压，超结结构主要解决了导通电阻Ron与BV的矛盾关系，即实现了在较低的导通电阻时，拥有较高的击穿电压。超结结构的应用使器件性能得以提高。
电能变换是很多电力电子应用的一个基本步骤，是电力装置的基本功能之一，根据负载要求的不同，电力装置可以完成交流到直流(AC-DC)，直流到交流(DC-AC)，直流到直流(DC-DC)和交流到交流(AC-AC)的变换。AC-AC的变换可以采用间接变换即AC-DC-AC方式，也可以采用直接变换即AC-AC的方式。在传统的AC-DC-AC间接变换系统中，需要有大容值的连接电容(电压型变换)或大感值的连接电感(电流型变换)将两部分相对独立的变换系统相连，这类系统体积大、成本高。此外，电容和电感的使用寿命远低于功率器件，这严重影响了系统的可靠性及使用年限。AC-AC直接转换系统避免了传统AC-DC-AC系统中连接电容或电感的使用，但要求功率开关具有双向开关能力。因而，双向开关的开发一直是交流电力变换装置的研究热点，早期的双向开关采用配备了外部强制换流电路的晶闸管。虽然双向开关采用得最为广泛的半导体器件是IGBT，但此类器件结构与制造工艺复杂，开关速度受限于少数载流子抽取和复合过程，反向阻断电压通常低于正向阻断电压。所以就有了一种双向阻断MOS器件结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提出了一种基于Trench工艺的超结型双向阻断MOS器件结构。
为实现上述发明目的，本发明技术方案如下：
一种基于Trench工艺的超结型双向阻断MOS器件，包括从下至上依次层叠设置的P型衬底1、P型外延层2和N型漂移区3；所述N型漂移区3上层左边具有漏端第一凹槽15、中间具有栅极凹槽14、右边具有漏端第二凹槽16；所述漏端第一凹槽15和漏端第二凹槽16均淀积金属Al；所述漏端第一凹槽15周围具有第一薄层N+型发射区5，所述栅极凹槽14周围具有栅氧化层13，栅极凹槽14内部积金属Al；所述漏端第二凹槽16周围具有第二薄层N+型发射区6；所述栅氧化层13下方表面具有弧面形P型体区4，弧面形P型体区4的深度到达N型漂移区3下边界；所述N型漂移区3上，在所述第一薄层N+型发射区5和栅氧化层13之间从上至下具有P型第一体区7、P型第二体区8、P型第三体区9；所述N型漂移区3上，在所述第二薄层N+型发射区6和栅氧化层13之间从上至下具有P型第四体区10、P型第五体区11、P型第六体区12；所述P型第一体区7、P型第二体区8、P型第三体区9具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区3形成超结结构；所述P型第四体区10、P型第五体区11、P型第六体区12具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区3形成超结结构；所述漏端第一凹槽15上具有漏端第一电极18，所述栅极凹槽14上具有栅电极17，所述漏端第二凹槽16上具有漏端第二电极19。
作为优选方式，所述器件为轴对称结构，关于器件的中心轴左右对称。
为实现上述发明目的，本发明还提供一种上述基于Trench工艺的超结型双向阻断MOS器件的制备方法，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底1、P型外延层2和N型漂移区3；
步骤2：利用Trench工艺在N型漂移区3左边、中间、右边依次形成三个凹槽，即漏端第一凹槽15、栅极凹槽14和漏端第二凹槽16；
步骤3：通过高温氧化、刻蚀，在栅极凹槽14周围形成栅氧化层13；
步骤4：通过自对准工艺，在栅极凹槽14下层进行高能量硼离子注入，并高温退火形成弧面形P型体区4，深度到达N型漂移区3下边界；
步骤5：通过自对准工艺，在漏端第一凹槽15和栅氧化层13之间、漏端第二凹槽16和栅氧化层13之间六个不同区域进行高能量硼离子注入，并高温退火形成P型第一体区7、P型第二体区8、P型第三体区9、P型第四体区10、P型第五体区11、P型第六体区12，与N型漂移区3形成超结结构；
步骤6：通过自对准工艺，在漏端第一凹槽15和漏端第二凹槽16表面周围进行高剂量磷离子注入以及低温退火，分别形成第一薄层N+型发射区5和第二薄层N+型发射区6；
步骤7：对栅极凹槽14剩余部分淀积满金属Al；
步骤8：通过欧姆接触，使漏端第一凹槽15和漏端第二凹槽16内淀积满金属Al，；
步骤9：对漏端第一凹槽15，栅极凹槽14和漏端第二凹槽16引出电极，形成漏端第一电极18、栅电极17和漏端第二电极19。
与现有技术相比，本发明具有如下优点：
(1)该结构对漏端第一凹槽，漏端第二凹槽和栅极凹槽均采用Trench工艺技术，与扩散工艺相比，凹槽型结构有利减小芯片面积；当器件正向导通时，本身结构中三个凹槽具有相同的深度，那么电子就会横向迁移路径较小，所以导通电阻较小。
(2)该结构采用了纵向超结结构，解决了Ron与VB的矛盾关系，即在减小导通电阻的同时，保持了较高的击穿电压；同时，弧面形P型体区位于槽栅底部，有利于降低该处的电场峰值。
(3)该结构实现了一种MOS型结构器件具有双向开关功能，即实现漏端第一凹槽到漏端第二凹槽或漏端第二凹槽到漏端第一凹槽的电平传输；该结构制造工艺简单且与目前Trench工艺兼容。
附图说明
图1是一种基于Trench工艺的超结型双向阻断MOS型器件结构示意图。
图2是P型衬底示意图。
图3是在P型衬底上形成P型外延层示意图。
图4是在P型外延层上形成N型漂移区示意图。
图5是对N型漂移区进行Trench工艺形成三个凹槽示意图。
图6是在中间栅极凹槽形成一定厚度的氧化层示意图。
图7是在在中间凹槽下方形成弧面形P型体区示意图。
图8是形成纵向超结结构示意图。
图9是在漏端第一凹槽和漏端第二凹槽形成薄层N+型发射区示意图。
图10是在栅极凹槽剩余部分淀积满金属Al示意图。
图11是在漏端第一凹槽和漏端第二凹槽内淀积满金属Al示意图。
图12是引出形成漏端第一电极，栅电极和漏端第二电极示意图。
1为P型衬底，2为P型外延层，3为N型漂移区，4为弧面形P型体区，5为第一薄层N+型发射区，6为第二薄层N+型发射区，7为P型第一体区，8为P型第二体区，9为P型第三体区，10为P型第四体区，11为P型第五体区，12为P型第六体区，13为栅氧化层，14为栅极凹槽，15为漏端第一凹槽，16为漏端第二凹槽，17为栅电极，18为漏端第一电极，19为漏端第二电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，一种基于Trench工艺的超结型双向阻断MOS器件，包括从下至上依次层叠设置的P型衬底1、P型外延层2和N型漂移区3；所述N型漂移区3上层左边具有漏端第一凹槽15、中间具有栅极凹槽14、右边具有漏端第二凹槽16；所述漏端第一凹槽15和漏端第二凹槽16均淀积金属Al；所述漏端第一凹槽15周围具有第一薄层N+型发射区5，所述栅极凹槽14周围具有栅氧化层13，栅极凹槽14内部积金属Al；所述漏端第二凹槽16周围具有第二薄层N+型发射区6；所述栅氧化层13下方表面具有弧面形P型体区4，弧面形P型体区4的深度到达N型漂移区3下边界；所述N型漂移区3上，在所述第一薄层N+型发射区5和栅氧化层13之间从上至下具有P型第一体区7、P型第二体区8、P型第三体区9；所述N型漂移区3上，在所述第二薄层N+型发射区6和栅氧化层13之间从上至下具有P型第四体区10、P型第五体区11、P型第六体区12；所述P型第一体区7、P型第二体区8、P型第三体区9具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区3形成超结结构；所述P型第四体区10、P型第五体区11、P型第六体区12具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区3形成超结结构；所述漏端第一凹槽15上具有漏端第一电极18，所述栅极凹槽14上具有栅电极17，所述漏端第二凹槽16上具有漏端第二电极19。
所述器件为轴对称结构，关于器件的中心轴左右对称。
上述基于Trench工艺的超结型双向阻断MOS器件的制备方法，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底1、P型外延层2和N型漂移区3；如图2、图3、图4。
步骤2：利用Trench工艺在N型漂移区3左边、中间、右边依次形成三个凹槽，即漏端第一凹槽15、栅极凹槽14和漏端第二凹槽16；如图5。
步骤3：通过高温氧化、刻蚀，在栅极凹槽14周围形成栅氧化层13；如图6。
步骤4：通过自对准工艺，在栅极凹槽14下层进行高能量硼离子注入，并高温退火形成弧面形P型体区4，深度到达N型漂移区3下边界；如图7。
步骤5：通过自对准工艺，在漏端第一凹槽15和栅氧化层13之间、漏端第二凹槽16和栅氧化层13之间六个不同区域进行高能量硼离子注入，并高温退火形成P型第一体区7、P型第二体区8、P型第三体区9、P型第四体区10、P型第五体区11、P型第六体区12，与N型漂移区3形成超结结构；如图8。
步骤6：通过自对准工艺，在漏端第一凹槽15和漏端第二凹槽16表面周围进行高剂量磷离子注入以及低温退火，分别形成第一薄层N+型发射区5和第二薄层N+型发射区6；如图9。
步骤7：对栅极凹槽14剩余部分淀积满金属Al；如图10。
步骤8：通过欧姆接触，使漏端第一凹槽15和漏端第二凹槽16内淀积满金属Al，；如图11。
步骤9：对漏端第一凹槽15，栅极凹槽14和漏端第二凹槽16引出电极，形成漏端第一电极18、栅电极17和漏端第二电极19。如图12。
本发明的工作原理如下：
本发明提供的超结型双向阻断MOS器件结构，所述栅极凹槽14为器件的栅极区，栅极区，即栅极凹槽14加上正电压，弧面形P型体区4上表面形成沟道，器件即被导通，在导通的情况下，当漏端第一凹槽15接上高电位，漏端第二凹槽16接上低电位时，漏端第二凹槽16周围大量电子经N型漂移区3横向移动到栅极凹槽14周围，再经弧面形P型体区4上表面形成的沟道，进入左N型漂移区3，最后被漏端第一凹槽15抽取，形成电子移动通路，电平由漏端第一凹槽15传输到漏端第二凹槽16。同理当漏端第一凹槽15接上低电位，漏端第二凹槽16接上高电位时，电平由漏端第二凹槽16传输到漏端第一凹槽15。本身结构中三个凹槽具有相同的深度，那么电子就会横向迁移，则迁移路径较小，所以导通电阻较小，电平传输损耗随之降低，实现了电平传输。当栅极凹槽14加上负电压，弧面形P型体区4上表面没有形成沟道，器件即被阻断，在阻断的情况下，当漏端第一凹槽15接上高电位，漏端第二凹槽16也接上高电位时，那么此时超结结构，N型漂移区3以及P型外延层2处于耗尽状态，此时器件处于耐压状态。当漏端第一凹槽15接上高电位，漏端第二凹槽16接上低电位时，漏端第一凹槽15一侧超结结构，该侧N型漂移区3以及该侧P型外延层2处于耗尽状态，器件漏端第一凹槽15一侧处于耐压状态。当漏端第一凹槽15接上低电位，漏端第二凹槽16接上高电位时，漏端第二凹槽16一侧超结结构，该侧N型漂移区3以及该侧P型外延层2处于耗尽状态，漏端第二凹槽16一侧处于耐压状态。根据器件在正向和反向情形下的特性，可知该器件实现了双向开关的功能。
以一种基于Trench工艺的超结型双向阻断MOS型器件结构的制造方法，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底1、P型外延层2和N型漂移区3。如图2、图3、图4所示。
步骤2：利用Trench工艺技术在N型漂移区3左边，中间，右边依次形成三个凹槽，即漏端第一凹槽15、栅极凹槽14和漏端第二凹槽16。如图5所示。
步骤3：通过高温氧化、刻蚀，在栅极凹槽14周围形成一定厚度的栅氧化层13。如图6所示。
步骤4：通过自对准工艺，在栅极凹槽14下层进行高能量硼离子注入，并高温退火形成弧面形P型体区4，深度到达N型漂移区3下边界。如图7所示。
步骤5：通过自对准工艺，在漏端第一凹槽15和栅氧化层13之间、漏端第二凹槽16和栅氧化层13之间六个不同区域进行高能量硼离子注入，并高温退火形成P型第一体区7、P型第二体区8、P型第三体区9、P型第四体区10、P型第五体区11、P型第六体区12，与N型漂移区3形成超结结构。如图8所示。
步骤6：通过自对准工艺，在漏端第一凹槽15和漏端第二凹槽16表面周围进行高剂量磷离子注入以及低温退火，分别形成薄层N+型发射区5和薄层N+型发射区6。如图9所示。
步骤7：对栅极凹槽14剩余部分淀积满金属Al。如图10。
步骤8：通过欧姆接触，使漏端第一凹槽15和漏端第二凹槽16内淀积满金属Al。如图11所示。
步骤9：对漏端第一凹槽15，栅极凹槽14和漏端第二凹槽16引出电极，形成漏端第一电极18，栅电极17和漏端第二电极19。如图12所示。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种基于Trench工艺的超结型双向阻断MOS器件，其特征在于：包括从下至上依次层叠设置的P型衬底(1)、P型外延层(2)和N型漂移区(3)；所述N型漂移区(3)上层左边具有漏端第一凹槽(15)、中间具有栅极凹槽(14)、右边具有漏端第二凹槽(16)；所述漏端第一凹槽(15)和漏端第二凹槽(16)均淀积金属Al；所述漏端第一凹槽(15)周围具有第一薄层N+型发射区(5)，所述栅极凹槽(14)周围具有栅氧化层(13)，栅极凹槽(14)内部积金属Al；所述漏端第二凹槽(16)周围具有第二薄层N+型发射区(6)；所述栅氧化层(13)下方表面具有弧面形P型体区(4)，弧面形P型体区(4)的深度到达N型漂移区(3)下边界；所述N型漂移区(3)上，在所述第一薄层N+型发射区(5)和栅氧化层(13)之间从上至下具有P型第一体区(7)、P型第二体区(8)、P型第三体区(9)；所述N型漂移区(3)上，在所述第二薄层N+型发射区(6)和栅氧化层(13)之间从上至下具有P型第四体区(10)、P型第五体区(11)、P型第六体区(12)；所述P型第一体区(7)、P型第二体区(8)、P型第三体区(9)具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区(3)形成超结结构；所述P型第四体区(10)、P型第五体区(11)、P型第六体区(12)具有相同的长度，从上至下相互平行，两两之间分开设置，与N型漂移区(3)形成超结结构；所述漏端第一凹槽(15)上具有漏端第一电极(18)，所述栅极凹槽(14)上具有栅电极(17)，所述漏端第二凹槽(16)上具有漏端第二电极(19)。
2.根据权利要求1所述的基于Trench工艺的超结型双向阻断MOS器件，其特征在于：所述器件为轴对称结构，关于器件的中心轴左右对称。
3.权利要求1或2所述的一种基于Trench工艺的超结型双向阻断MOS器件的制备方法，其特征在于，包括以下步骤：
步骤1：在硅片上形成从下至上依次层叠设置的P型衬底(1)、P型外延层(2)和N型漂移区(3)；
步骤2：利用Trench工艺在N型漂移区(3)左边、中间、右边依次形成三个凹槽，即漏端第一凹槽(15)、栅极凹槽(14)和漏端第二凹槽(16)；
步骤3：通过高温氧化、刻蚀，在栅极凹槽(14)周围形成栅氧化层(13)；
步骤4：通过自对准工艺，在栅极凹槽(14)下层进行高能量硼离子注入，并高温退火形成弧面形P型体区(4)，深度到达N型漂移区(3)下边界；
步骤5：通过自对准工艺，在漏端第一凹槽(15)和栅氧化层(13)之间、漏端第二凹槽(16)和栅氧化层(13)之间六个不同区域进行高能量硼离子注入，并高温退火形成P型第一体区(7)、P型第二体区(8)、P型第三体区(9)、P型第四体区(10)、P型第五体区(11)、P型第六体区(12)，与N型漂移区(3)形成超结结构；
步骤6：通过自对准工艺，在漏端第一凹槽(15)和漏端第二凹槽(16)表面周围进行高剂量磷离子注入以及低温退火，分别形成第一薄层N+型发射区(5)和第二薄层N+型发射区(6)；
步骤7：对栅极凹槽(14)剩余部分淀积满金属Al；
步骤8：通过欧姆接触，使漏端第一凹槽(15)和漏端第二凹槽(16)内淀积满金属Al；
步骤9：对漏端第一凹槽(15)，栅极凹槽(14)和漏端第二凹槽(16)引出电极，形成漏端第一电极(18)、栅电极(17)和漏端第二电极(19)。
CN201811082586.5A 2018-09-17 2018-09-17 基于沟槽工艺的超结型双向阻断mos器件及制备方法 Active CN109244135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811082586.5A CN109244135B (zh) 2018-09-17 2018-09-17 基于沟槽工艺的超结型双向阻断mos器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811082586.5A CN109244135B (zh) 2018-09-17 2018-09-17 基于沟槽工艺的超结型双向阻断mos器件及制备方法

Publications (2)

Publication Number Publication Date
CN109244135A true CN109244135A (zh) 2019-01-18
CN109244135B CN109244135B (zh) 2021-03-30

Family

ID=65058111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811082586.5A Active CN109244135B (zh) 2018-09-17 2018-09-17 基于沟槽工艺的超结型双向阻断mos器件及制备方法

Country Status (1)

Country Link
CN (1) CN109244135B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167813A1 (en) * 1984-06-08 1986-01-15 Eaton Corporation Multi-channel power JFET
EP0205639A1 (en) * 1985-06-25 1986-12-30 Eaton Corporation Bidirectional power fet with substrate referenced shield
US6835993B2 (en) * 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
CN102057490A (zh) * 2008-05-12 2011-05-11 威世硅尼克斯 功率场效应晶体管
CN102347365A (zh) * 2010-07-28 2012-02-08 安森美半导体贸易公司 双向开关以及其制造方法
CN103367443A (zh) * 2012-03-27 2013-10-23 瑞萨电子株式会社 半导体器件
CN104538446A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种双向mos型器件及其制造方法
CN104701380A (zh) * 2014-12-23 2015-06-10 电子科技大学 一种双向mos型器件及其制造方法
CN107403800A (zh) * 2016-05-20 2017-11-28 万国半导体股份有限公司 具有叉指状背对背mosfet的器件结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167813A1 (en) * 1984-06-08 1986-01-15 Eaton Corporation Multi-channel power JFET
EP0205639A1 (en) * 1985-06-25 1986-12-30 Eaton Corporation Bidirectional power fet with substrate referenced shield
US6835993B2 (en) * 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
CN102057490A (zh) * 2008-05-12 2011-05-11 威世硅尼克斯 功率场效应晶体管
CN102347365A (zh) * 2010-07-28 2012-02-08 安森美半导体贸易公司 双向开关以及其制造方法
CN103367443A (zh) * 2012-03-27 2013-10-23 瑞萨电子株式会社 半导体器件
CN104538446A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种双向mos型器件及其制造方法
CN104701380A (zh) * 2014-12-23 2015-06-10 电子科技大学 一种双向mos型器件及其制造方法
CN107403800A (zh) * 2016-05-20 2017-11-28 万国半导体股份有限公司 具有叉指状背对背mosfet的器件结构

Also Published As

Publication number Publication date
CN109244135B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN104538446B (zh) 一种双向mos型器件及其制造方法
CN108807504B (zh) 碳化硅mosfet器件及其制造方法
CN109192779B (zh) 一种碳化硅mosfet器件及其制造方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN105870178B (zh) 一种双向igbt器件及其制造方法
CN105789289B (zh) 一种双向igbt器件及其制造方法
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN105870180B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105993076B (zh) 一种双向mos型器件及其制造方法
CN215183982U (zh) 用于反激式变换器的功率集成二极管芯片结构
CN103474465B (zh) 一种超结mosfet器件及其制造方法
CN210805778U (zh) 一种SiC-MOS器件结构
CN106328647A (zh) 高速的沟槽mos器件及其制造方法
CN103199119A (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN109119490A (zh) 一种复合结构的槽栅二极管
CN206134681U (zh) 高速的沟槽mos器件
CN109244135A (zh) 基于Trench工艺的超结型双向阻断MOS器件及制备方法
CN212967710U (zh) 一种npn三明治栅结构的沟槽mosfet器件
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN106229342A (zh) 一种多积累层的金属氧化物半导体二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant