CN109241622A - 一种基于小信号知识型封装晶体管的神经网络建模方法 - Google Patents

一种基于小信号知识型封装晶体管的神经网络建模方法 Download PDF

Info

Publication number
CN109241622A
CN109241622A CN201811034548.2A CN201811034548A CN109241622A CN 109241622 A CN109241622 A CN 109241622A CN 201811034548 A CN201811034548 A CN 201811034548A CN 109241622 A CN109241622 A CN 109241622A
Authority
CN
China
Prior art keywords
model
ann
neural network
input
knowledge type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811034548.2A
Other languages
English (en)
Inventor
闫淑霞
靳晓怡
张垚芊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Polytechnic University
Original Assignee
Tianjin Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Polytechnic University filed Critical Tianjin Polytechnic University
Priority to CN201811034548.2A priority Critical patent/CN109241622A/zh
Publication of CN109241622A publication Critical patent/CN109241622A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明属于微波电路与器件建模领域，提供了一种基于小信号知识型封装晶体管的神经网络建模方法。该方法提出将神经网络与核心晶体管模型相结合的模型并通过不同的神经网络来调整封装晶体管的不同特性从而降低性能干扰。采用逐步的训练方法快速训练所提出的模型，避免变量重复调整，加快了建模过程。

Description

一种基于小信号知识型封装晶体管的神经网络建模方法
技术领域
本发明涉及微波电路与器件建模领域，尤其涉及神经网络空间映射技术在微波建模领域的应用。
背景技术
随着电子技术的发展，封装晶体管的精确计算机辅助设计(CAD)模型在电路/系统设计中起着决定性的作用。基于等效电路模型和电磁模型适用于成熟技术和现有晶体管的建模。然而随着设计复杂性的增加和设计周期的缩短，传统的CAD方法难以同时满足精度和速度的需求。新的半导体技术和材料不断发展，因此有必要为封装晶体管开发有效的建模方法。
近来，基于知识型的神经网络建模技术已被认为是微波建模中传统技术的有效替代方法。基于知识型的模型以经验或等效电路模型的形式利用现有知识与神经网络一起开发更精确的模型。从基于知识型模型的输入到输出的评估也非常快。数学模型不可用时，基于知识型的技术已被用于晶体管建模。然而对于晶体管建模，现有的基于知识型的神经网络方法主要集中在核心晶体管而不对封装电路进行建模。封装晶体管系统和快速的建模方法仍然是一个开放的研究课题。
因此，本发明的目的是通过提出一种基于小信号知识型封装晶体管的神经网络建模方法和先进的训练方法，减少优化参数的相互干扰，避免重复改变优化参数。
发明内容
本发明的目的是提出一种基于小信号知识型封装晶体管的神经网络建模方法。该方法提出将神经网络与核心晶体管模型相结合并通过不同的神经网络来调整封装晶体管的不同特性从而降低性能的干扰。用逐步的训练方法避免参数重复调整并且能加快建模过程。
一种基于小信号知识型封装晶体管的神经网络建模方法，包括下列步骤：
步骤1：将封装晶体管模型分为三部分：输入封装电路模块、核心电路模块、输出封装电路模块。核心电路模块模拟封装晶体管的直流特性，输入/输出封装电路模块和核心电路模块模拟封装晶体管的小信号特性；
步骤2：搭建直流模型，选用知识型模型表示现有的晶体管模型，神经网络(ANN1)作为输入映射网络，将知识型模型的输入映射到核心电路上，构成直流模型；
步骤3：搭建S参数模型，分别为输入封装电路、核心电路、输出封装电路构建小信号模块，并根据散射矩阵实现了封装晶体管及其三部分之间的S参数的计算。基于直流模型，核心模块由知识型模型和ANN1构成代表核心电路的小信号特征，偏置电压和频率是输入信号，S参数的实部和虚部是输出信号；两个神经网络(ANN2和ANN3)分别表示输入/输出封装电路的特性，封装模块的唯一输入是频率，ANN2的输出信号和是输入封装电路S11，S12和S22的实部和虚部。类似地，和是ANN3的输出封装电路的输出信号；
步骤4：训练模型时首先初始化神经网络(ANN1、ANN2和ANN3)，避免本发明所提出的模型降低知识型模型的性能，从而得到初始变量和
步骤5：优化变量至使得直流仿真中所提出的模型与设备数据相匹配；
步骤6：优化变量至至使得S参数仿真中所提出的模型与设备数据相匹配；
步骤7：微调权重至使得训练误差尽可能小，进一步改善所提出模型的性能。
本发明步骤2中，神经网络用于描述知识型模型与被建模设备的信号之间的非线性关系：
fANN表示多层前馈神经网络，w1表示神经网络fANN内部权重。
本发明步骤3中，输入/输出封装模块表示频率与S参数之间的非线性关系分别为：
hANN和gANN表示多层前馈神经网络，w2和w3分别表示神经网络hANN和gANN内部权重。
本发明提出的高精度模型仅仅使用终端信号来实现，不需要封装晶体管的内部和物理结构信息，而且神经网络结构简单，优化参数独立控制模型不同特性输出，采用逐步训练模型的方法避免了变量的重复调整，减少优化参数的相互干扰，操作简单，缩短了建模周期。
附图说明
图1是本发明直流结构框图；
图2是本发明小信号结构框图；
图3是依照本发明实施例对知识型封装晶体管建模流程图；
图4是本发明实施例的直流样本数据和模型输出特性曲线；
图5是本发明实施例的小信号样本数据和模型输出特性曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
采用本发明提出的建模方法对知识型封装晶体管建模时，其模型结构如图1、2所示。模型主要分为三部分：输入封装电路模块、核心电路模块、输出封装电路模块。核心电路模块模拟封装晶体管的直流特性，输入/输出封装电路模块和核心电路模块模拟封装晶体管的小信号特性。
搭建如图1所示的直流模型结构。封装电路由线性器件组成所以不会影响器件的直流特性，直流特性仅受核心电路的影响。在本发明中选用知识型模型来表示现有的晶体管模型，神经网络(ANN1)作为输入映射网络，将知识型模型的输入映射到核心电路上，构成直流模型。神经网络用于描述知识型模型的信号与被建模设备的信号之间的非线性关系。和分别代表知识型模型的电压信号和电流信号。和分别表示核心电路的电压信号和电流信号。当用信号而非操作时，知识型模型的输出电流可以精确地匹配被建模设备的输出电流。
搭建如图2所示的小信号模型结构。在封装晶体管中，核心电路和封装电路都会影响器件的小信号特性。我们分别为输入封装电路，核心电路和输出封装电路建立小信号模块，并根据散射矩阵实现了封装晶体管及其三部分之间的S参数的计算。核心模块由知识型模型和ANN1构成，此时代表核心电路的小信号特征。核心模块可以确保直流以及S参数特性。两个神经网络(ANN2和ANN3)分别表示输入/输出封装电路的特性，该神经网路表示频率与S参数之间的非线性关系，该电路由无源元件组成，例如，键合线，MOS电容器等。频率是封装模块的唯一输入，S参数的实部和虚部为输出。
如图3所示，模型采用四阶段训练方法。在第一阶段，初始化神经网络的权重值，避免提出的模型降低知识型模型的性能；在第二阶段，调整图1中神经网络的权重值w1，使直流模型与设备数据相匹配；在第三阶段，调整图2中神经网络的权重值w2和w3，使得S参数仿真所提出的小信号模型与设备数据相匹配；在第四阶段，同时微调w1，w2，w3进一步提高所提出的模型的精度。
图4为利用本发明建模方法建立模型直流输出特性曲线与样本数据比较图，可以看出模型的直流输出曲线与样本数据拟合度良好。
图5为利用本发明建模方法建立模型小信号输出特性曲线与样本数据比较图，可以看出模型的小信号输出曲线与样本数据拟合度良好。

Claims (3)

1.一种基于小信号知识型封装晶体管的神经网络建模方法，包括下列步骤：
步骤1：将封装晶体管模型分为三部分：输入封装电路模块、核心电路模块、输出封装电路模块。核心电路模块模拟封装晶体管的直流特性，输入/输出封装电路模块和核心电路模块模拟封装晶体管的小信号特性；
步骤2：搭建直流模型，选用知识型模型表示现有的晶体管模型，神经网络(ANN1)作为输入映射网络，将知识型模型的输入映射到核心电路上，构成直流模型；
步骤3：搭建S参数模型，分别为输入封装电路、核心电路、输出封装电路构建小信号模块，并根据散射矩阵实现了封装晶体管及其三部分之间的S参数的计算。基于直流模型，核心模块由知识型模型和ANN1构成代表核心电路的小信号特征，偏置电压和频率是输入信号，S参数的实部和虚部是输出信号；两个神经网络(ANN2和ANN3)分别表示输入/输出封装电路的特性，封装模块的唯一输入是频率，ANN2的输出信号和是输入封装电路S11，S12和S22的实部和虚部。类似地，和是ANN3的输出封装电路的输出信号；
步骤4：训练模型时首先初始化神经网络(ANN1、ANN2和ANN3)，避免本发明所提出的模型降低知识型模型的性能，从而得到初始变量和
步骤5：优化变量至使得直流仿真中所提出的模型与设备数据相匹配；
步骤6：优化变量至至使得S参数仿真中所提出的模型与设备数据相匹配；
步骤7：微调权重至使得训练误差尽可能小，进一步改善所提出模型的性能。
2.根据权利要求1所述的一种基于小信号知识型封装晶体管的神经网络建模方法，其特征在于，步骤2中，神经网络用于描述知识型模型与被建模设备的信号之间的非线性关系：
fANN表示多层前馈神经网络，w1表示神经网络fANN内部权重。
3.根据权利要求1所述的一种基于小信号知识型封装晶体管的神经网络建模方法，其特征在于，步骤3中，输入/输出封装模块表示频率与S参数之间的非线性关系分别为：
hANN和gANN表示多层前馈神经网络，w2和w3分别表示神经网络hANN和gANN内部权重。
CN201811034548.2A 2018-09-06 2018-09-06 一种基于小信号知识型封装晶体管的神经网络建模方法 Pending CN109241622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811034548.2A CN109241622A (zh) 2018-09-06 2018-09-06 一种基于小信号知识型封装晶体管的神经网络建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811034548.2A CN109241622A (zh) 2018-09-06 2018-09-06 一种基于小信号知识型封装晶体管的神经网络建模方法

Publications (1)

Publication Number Publication Date
CN109241622A true CN109241622A (zh) 2019-01-18

Family

ID=65060761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811034548.2A Pending CN109241622A (zh) 2018-09-06 2018-09-06 一种基于小信号知识型封装晶体管的神经网络建模方法

Country Status (1)

Country Link
CN (1) CN109241622A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
US9659249B1 (en) * 2016-09-27 2017-05-23 International Business Machines Corporation Pre-programmed resistive cross-point array for neural network
CN106777621A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于封装晶体管的神经网络空间映射建模方法
CN106777620A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于功率晶体管的神经网络空间映射建模方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
US9659249B1 (en) * 2016-09-27 2017-05-23 International Business Machines Corporation Pre-programmed resistive cross-point array for neural network
CN106777621A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于封装晶体管的神经网络空间映射建模方法
CN106777620A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于功率晶体管的神经网络空间映射建模方法

Similar Documents

Publication Publication Date Title
US9020797B2 (en) Integrated circuit simulation using analog power domain in analog block mixed signal
CN108549767A (zh) 一种用于大信号功率晶体管的神经网络空间映射建模方法
CN106886636B (zh) 一种高速电路系统最坏电源噪声的精确预测方法
CN105260516B (zh) 一种含开关特性子网络的电磁暂态仿真方法
CN103049586B (zh) 电源分配系统的仿真方法及目标阻抗的获取方法
CN106446310A (zh) 基于人工神经网络的晶体管及系统建模方法
CN106777620A (zh) 一种用于功率晶体管的神经网络空间映射建模方法
CN109492326A (zh) 一种基于云技术的pcb信号完整性仿真系统及其仿真方法
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN106777621A (zh) 一种用于封装晶体管的神经网络空间映射建模方法
CN206147706U (zh) 神经元电路
Huang et al. Characteristic-function approach to parameter extraction for asymmetric equivalent circuit of on-chip spiral inductors
Wang et al. Balanced truncation for time-delay systems via approximate Gramians
CN109241622A (zh) 一种基于小信号知识型封装晶体管的神经网络建模方法
Luo et al. Fast response prediction method based on bidirectional long short-term memory for high-speed links
Zhang et al. Enabling automatic model generation of RF components: a practical application of neural networks
CN109117528A (zh) 基于bsim4模型的mos器件子电路温度模型及建模方法
Sakalas et al. Compact modeling of high frequency correlated noise in HBTs
US20030195736A1 (en) Method of storing cross-hierarchy coupling data in a hierarchical circuit model
Lee et al. Optimization of PDN decoupling capacitors for EMI Reduction based on Deep Reinforcement Learning
Zhu et al. Two-stage newton–raphson method for transistor-level simulation
US10503851B2 (en) CMOS-photonics co-design
CN106339515B (zh) 差分电路及其参数化单元的生成方法及生成系统
Kutuk et al. Interconnect simulation in a fast timing simulator ILLIADS-I
CN107908814A (zh) 基于amg算法的射频功放互连可靠性建模方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190118

WD01 Invention patent application deemed withdrawn after publication