CN109196367B

CN109196367B - 双轴磁通栅装置

Info

Publication number: CN109196367B
Application number: CN201780028531.3A
Authority: CN
Inventors: 李德远; W·D·佛兰茨; R·A·杰克逊; A·M·加布雷希
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2016-05-11
Filing date: 2017-05-11
Publication date: 2021-03-16
Anticipated expiration: 2037-05-11
Also published as: WO2017197172A1; CN109196367A; US20170328961A1; US10184991B2

Abstract

在所描述实例中，磁通栅装置(100)包含第一磁芯(112、114)及第二磁芯(152、154)。所述第一磁芯(112、114)具有从第一传感方向(120)偏离大于0度且小于90度的第一磁化方向(116、118)。所述第二磁芯(152、154)布置为正交于所述第一磁芯(112、114)。所述第二磁芯(152、154)具有从第二传感方向(160)偏离大于0度且小于90度的第二磁化方向(156、158)。

Description

双轴磁通栅装置

背景技术

磁通栅装置大体上包含磁芯结构及卷绕在磁芯周围的线圈部件。磁通栅装置可以用作磁力计，以检测邻近于磁芯结构的环境中的磁通量变化。已作出尝试来介接磁通栅装置与集成电路，以适配各种工业应用。举例来说，与控制电路介接的磁通栅装置可适配为供用于电机控制系统的电流测量装置，或供用于机器人系统的位置感测装置。此外，磁通栅装置可以经调适以执行双轴感测应用，诸如电子指南针应用。然而，这些解决方案通常涉及高灵敏度与低噪声性能之间的权衡。

发明内容

在所描述实例中，集成电路包含半导体衬底、形成于所述半导体衬底上方的磁通栅装置，以及传感电路，其具有部分地形成于所述半导体衬底中且在所述磁通栅装置下方的晶体管。磁通栅装置包含第一磁芯、第二磁芯、第一传感线圈及第二传感线圈。第一磁芯具有从第一传感方向偏离大于0度且小于90度的第一磁化方向。第一传感线圈包含卷绕在所述第一磁芯周围的第一线圈部件，所述第一传感线圈限定垂直于所述第一线圈部件的所述第一传感方向。第二磁芯布置为正交于第一磁芯。类似于第一磁芯，第二磁芯具有从第二传感方向偏离大于0度且小于90度的第二磁化方向。第二传感线圈包含卷绕在所述第二磁芯周围的第二线圈部件，所述第二传感线圈限定垂直于所述第二线圈部件的所述第二传感方向。为了处理由第一及第二传感线圈接收的信号，传感电路被耦合到第一传感线圈及第二传感线圈，来接收这些信号。

在描述的另一实例中，磁通栅装置包含第一磁芯及第二磁芯。第一磁芯具有从第一传感方向偏离大于0度且小于90度的第一磁化方向。第二磁芯布置为正交于第一磁芯。第二磁芯具有从第二传感方向偏离大于0度且小于90度的第二磁化方向。

在描述的又另一个实例中，一种方法包含沿磁通栅装置的第一传感方向形成第一磁芯。方法还包含沿磁通栅装置的与第一传感方向正交的第二传感方向形成第二磁芯。方法进一步包含根据从第一及第二传感方向偏离的磁化方向磁化第一及第二磁芯。

附图说明

图1根据实例实施例的一方面示出集成磁通栅装置的俯视图。

图2根据实例实施例的另一方面示出集成磁通栅装置的俯视图。

图3根据实例实施例的一方面示出磁芯膜的透视图。

图4A根据实例实施例的一方面示出检测外部磁场的集成磁通栅装置的俯视图。

图4B根据实例实施例的一方面示出检测外部磁场的集成磁通栅装置的电压图表。

图5根据实例实施例的一方面示出集成磁通栅装置的示意图。

图6根据实例实施例的一方面示出制造将磁通栅装置及磁通栅处理电路集成的集成电路的方法的流程图。

具体实施方式

各种图式中的类似参考符号指示类似元件。图式未按比例绘制。实例实施例包含涉及磁通栅装置制造的系统及技术，磁通栅装置是诸如与形成于半导体衬底上的一或多个电路集成的集成磁通栅装置。更具体地说，实例实施例包含一种磁通栅装置，其在诸如电子指南针应用的二维感测应用中提供高灵敏度性能以及对于磁通栅噪声的相对低易感性。描述的磁通栅装置包含至少两个磁芯，其分别在两个大致上垂直的感测方向上对准。磁芯根据磁化方向磁化，所述磁化方向减小对磁芯的形状各向异性的相依性，同时维持对磁通栅噪声的低易感性。有利的是，磁芯可提供更宽范围的几何配置，其可以帮助减小磁通栅装置的整体大小。

图1根据实例实施例的一方面示出集成磁通栅装置(integrated fluxgatedevice；IFD)100的俯视图。IFD 100可形成于半导体衬底102上或上方，半导体衬底102被用于建立控制IFD 100的操作的电路系统。IFD 100包含第一磁通栅110及第二磁通栅150。对于二维(two-dimensional；2D)磁场感测，第一磁通栅110被布置为正交于第二磁通栅150。

第一磁通栅110包含一或多个第一磁芯，诸如第一磁芯112及114。第一磁通栅110还包含第一传感线圈122、第一励磁线圈124，且任选地包含第一补偿线圈126。第一传感线圈122、第一励磁线圈124及第一补偿线圈126各自包含卷绕在第一磁芯112及114周围的线圈部件。对于差分感测，第一传感线圈122及第一励磁线圈124具有围绕第一磁芯112的相同卷绕方向，而第一传感线圈122及第一励磁线圈124具有围绕第一磁芯114的相反卷绕方向。在包含第一补偿线圈126时，第一补偿线圈126具有与第一传感线圈122相同的围绕第一磁芯112及114两者的卷绕方向。

同样，第二磁通栅150包含一或多个第二磁芯，诸如第二磁芯152及154。第二磁通栅150还包含第二传感线圈162、第二励磁线圈164，且任选地包含第二补偿线圈166。第二传感线圈162、第二励磁线圈164及第二补偿线圈166各自包含卷绕在第二磁芯152及154周围的线圈部件。对于差分传感，第二传感线圈162及第二励磁线圈164具有围绕第二磁芯152的相同卷绕方向，而第二传感线圈162及第二励磁线圈164具有围绕第二磁芯154的相反卷绕方向。在包含第二补偿线圈166时，第二补偿线圈166具有与第二传感线圈162相同的围绕第二磁芯152及154两者的卷绕方向。

第一传感线圈122的线圈部件限定第一传感方向120，其大致上垂直(例如，在正负5％公差范围内)于这些线圈部件的卷绕方向。因为第一传感线圈122卷绕在第一磁芯112及114周围，所以第一传感方向120大致上平行于第一磁芯112及114的纵向边缘。同样，第二传感线圈162的线圈部件限定第二传感方向160，其大致上垂直(例如，在正负5％公差范围内)于这些线圈部件的卷绕方向。因为第二传感线圈162卷绕在第二磁芯152及154周围，所以第二传感方向160大致上平行于第二磁芯152及154的纵向边缘。因为第一磁通栅110布置为正交于第二磁通栅150，所以第一传感方向120大致上正交于(例如，在正负5°角偏差内)第二传感方向160。

为了最小化磁通栅噪声的接收，可以根据垂直于磁通栅传感方向的磁化方向磁化磁芯。在施加2D磁场感测中，第一磁芯112及114以及第二磁芯152及154的磁化通常在相同过程步骤下执行，以减小与IFD 100的制造相关的复杂度及成本。在这些条件下，对于第一磁芯112及114以及第二磁芯152及154，磁化方向大致上相同。此意味着一组磁芯平行于对应感测方向磁化，而另一组磁芯垂直于对应感测方向磁化。一般而言，具有垂直于对应感测方向磁化的磁芯(即，难磁化轴磁化)的磁通栅相比于平行于对应感测方向磁化的磁芯(即，易磁化轴磁化)的磁通栅对于磁通栅噪声较不易感。当磁化方向垂直于传感方向之一(例如，120或160)时，正交布置的磁通栅之一(例如，110及150)相比于另一个将可能经受更高磁通栅噪声。这一不均衡将导致两个正交布置的磁通栅(例如，110及150)之间的灵敏度与噪声易感性的不匹配。

实例实施例的方面提供用于减小2D磁场感测的磁通栅之间的噪声及灵敏度不匹配的解决方案。描述的解决方案涉及根据从正交布置磁芯的正交地限定的传感方向(例如，120及160)两者偏离的磁化方向(例如，104)，磁化正交布置的磁芯(例如，112、114、152及154)。

在一个配置中，磁化方向(例如，104)被配置成从第一传感方向120及第二传感方向160中的每一个偏离大于0度但小于90度。因此，磁化方向(例如，104)既不平行也不正交于第一传感方向120及第二传感方向160中的任一个。在完成磁化过程后，第一磁芯112及114就分别具有第一磁化方向116及118。磁化方向116及118中的每一个从第一传感方向120偏离大于0度但小于90度(即，0°<第一偏角θ₁<90°)。同样，第二磁芯152及154分别具有第二磁化方向156及158，其两者大致上平行于第一磁化方向116及118。磁化方向156及158中的每一个从第二传感方向160偏离大于0度但小于90度(即，0°<第二偏角θ₂<90°)。有利的是，此特定配置帮助减小第一磁通栅110与第二磁通栅150之间灵敏度以及噪声易感性的不平衡。

在一个实施方案中，磁化方向104被配置成从第一传感方向120及第二传感方向160中的每一个偏离大约45度。因此，磁化方向104相对于第一传感方向120逆时针以大约45度对准，且相对于第二传感方向160顺时针以大约45度对准。取决于某些过程参数中的变化(例如，第一及第二磁芯112、114、152及154当中尺寸及/或形状中的偏差)，角度近似值可从正10度到负10度变动。有利的是，此特定配置帮助减小第一磁通栅110与第二磁通栅150之间敏感性以及噪声易感性的不平衡。角度近似值也可以从正7.5度到负7.5度变动，以用于更优化的2D磁场感测性能。

在完成磁化过程后，第一磁芯112及114就分别具有第一磁化方向116及118。磁化方向116及118中的每一个从第一传感方向120逆时针偏离大约45度(即，-(45°+Δ)≤第一偏角θ₁≤-(45°-Δ)，其中Δ代表近似值范围)。同样，第二磁芯152及154分别具有第二磁化方向156及158，其两者大致上平行于第一磁化方向116及118。磁化方向156及158中的每一个从第二传感方向160顺时针偏离大约45度(即，(45°-Δ)≤第二偏角θ₂≤(45°+Δ)，其中Δ代表近似值范围)。为此目的，第一磁通栅110及第二磁通栅150中的每一个可具有大致上低于地球磁场(例如，20到50μT)的噪声易感性(例如，2到3μT)。

尽管图1示出磁化方向104相对于第一传感方向120逆时针以大约45度对准，且相对于第二传感方向160顺时针以大约45度对准，但其它磁化方向是可能的。举例来说，图2示出具有不同磁化方向204的集成磁通栅装置200的俯视图。在此特定配置中，磁化方向204相对于第一传感方向120顺时针以大约45度对准，且相对于第二传感方向160逆时针以大约45度对准。取决于某些过程参数中的变化(例如，第一及第二磁芯112、114、152及154当中尺寸及/或形状中的偏差)，角度近似值可从正10度到负10度变动。有利的是，此特定配置帮助减小第一磁通栅110与第二磁通栅150之间敏感性以及噪声易感性的不平衡。角度近似值也可以从正7.5度到负7.5度变动，以用于更优化的2D磁场感测性能。

在完成磁化过程后，第一磁芯112及114就分别具有第一磁化方向216及218。磁化方向216及218中的每一个从第一传感方向120顺时针偏离大约45度(即，(45°-Δ)≤第一偏角θ₁≤(45°+Δ)，其中Δ代表近似值范围)。同样，第二磁芯152及154分别具有第二磁化方向256及258，其两者大致上平行于第一磁化方向216及218。磁化方向256及258中的每一个从第二传感方向160逆时针偏离大约45度(即，-(45°+Δ)≤第二偏角θ₂≤-(45°-Δ)，其中Δ代表近似值范围)。类似于IDF 100，IDF 200可具有大致上低于地球磁场(例如，20到50μT)的噪声易感性例如，2到3μT)。

根据实例实施例的一方面，磁芯(例如，112、114、152及154)包含具有高磁导率的软磁性合金，诸如镍铁(NiFe)。这些合金可以自发地磁化，且磁化方向是通过净各向异性或整体各向异性确定。在本质上存在若干各向异性，包含感生各向异性、形状各向异性、磁结晶各向异性及应力感生各向异性。一般而言，软磁性合金具有相对小的磁结晶各向异性及应力感生各向异性。因此，通过感生各向异性与形状各向异性之间的相对强度，确定软磁性合金的净各向异性或整体各向异性。

感生各向异性的强度可由制造过程控制，这是因为磁芯沉积期间施加的磁化方向(例如，104或204)成为感生各向异性的方向。因此，磁化方向可以成为磁芯的所得磁化(即，磁化方向)，其中感生各向异性是主导各向异性。

相比而言，形状各向异性强度是由磁芯的几何尺寸确定。举例来说，去磁磁场沿磁芯经度方向最弱。因此，为了最小化静磁能，形状各向异性偏好沿磁芯经度方向对准磁化。举例来说，如图3所示，用于构建磁芯的磁膜300具有形状各向异性H_shape，其取决于磁膜300的几何尺寸。这些几何尺寸包含磁膜300厚度(t)、端子边缘304限定的宽度(w)，及纵向边缘302限定的长度(l)。一般而言，形状各向异性H_shape可以由下文中的方程式(1.0)限定(以标准国际单位制给出)，其中M代表磁性合金的磁化、N_w代表沿端子边缘方向(例如，304)的去磁系数，且N₁代表沿纵向边缘方向(例如，302)的去磁系数。

因此，具有重度依赖于形状各向异性的磁芯的磁通栅装置通常具有相对大高宽比(亦即磁芯长度除以宽度)。相对大高宽比(例如，AR≥30)在磁芯上强加特定大小需求。举例来说，具有144奥斯特(Oe)的形状各向异性的磁芯可能需要990μm的长度以及不大于33μm的宽度，由此产生30的高宽比。结合这一特定磁芯的磁通栅集成电路裸片在定尺及置放磁芯上可具有受限的选项。因此，形状各向异性强加的大小需求增加磁通栅晶粒的整体大小，且限定磁芯周围电路系统的布置。

实例实施例提供对于形状各向异性强加的大小限制的解决方案。更具体地说，IFD100及IFD 200都由感生各向异性主导，使得这些装置的磁芯可具有弹性范围的高宽比。在一个实例实施方案中，中的每一个磁芯112、114、152及154的高宽比可以设定为小于30的值。为此目的每个磁芯(例如，112、114、152或154)的长度与宽度之间的差值变得较不激烈，使得可以减小磁通栅装置(例如，100或200)的整体大小。同时，其它电路系统的布置可以受到较少的限制。举例来说，每个磁芯(例如，112、114、152或154)的长度可以减小到700μm，同时调整对应宽度为50μm或更大。在此情况下，每个磁芯(例如，112、114、152或154)的高宽比可以被减小到14。

图4A示出检测外部磁场410的集成磁通栅装置100的俯视图，且图4B示出表示这种检测的结果的传感输出图表420。第一传感输出信号422对应于第一磁通栅110检测的磁场410，而第二传感输出信号424对应于第二磁通栅150检测的磁场410。归因于第一磁通栅110与第二磁通栅150之间的正交布置，第一传感输出信号422及第二传感输出信号424的电压具有90度相位差。一般来说，第一传感输出信号422具有由方程式(2.1)限定的电压V_FG1，而第二传感输出信号424具有由方程式(2.2)限定的电压V_FG2。

V_FG1＝V_Max*sinθ Eq.(2.1)

V_FG2＝V_Max*cosθ Eq.(2.2)

如方程式(2.1)及(2.2)中所列举，V_Max代表对应于外部磁场410强度的经校正输出电压，且θ代表外部磁场410的对准。为确定外部磁场410的角度位置，IFD 100包含电路，其通过应用方程式(3.0)计算θ的值。

为确定外部磁场410的强度，IFD 100包含电路，其通过应用计算出的θ值到方程式(4.1)或方程式(4.2)中的任一个，计算经校正输出电压V_Max。

IFD 100及IFD 200包含传感电路，其具有部分地形成于半导体衬底102中的晶体管。传感电路可以形成在第一磁通栅110及第二磁通栅150下方。为检测及产生磁通栅传感电压V_FG1及V_FG2，传感电路被耦合到所述第一传感线圈122及第二传感线圈162。图5根据实例实施例的一方面示出集成磁通栅装置500的示意图。集成磁通栅装置500可以通过结合磁通栅装置510及磁通栅处理电路530的集成电路裸片实现。

磁通栅装置510通过如建模图1到4中所示及描述的第一磁通栅110及第二磁通栅150中的每一个来制造。因此，磁通栅装置510并入有第一磁通栅110及第二磁通栅150的结构特征及功能特征，即使这些特征的部分未明确地在图5中示出。举例来说，磁通栅装置510用于2D磁场感测应用，即使在其中示出的构造经简化以仅说明单向感测。

磁通栅装置510包含磁芯511、励磁线圈512、传感线圈514及补偿线圈516，其以与如图1到4中所示出的它们的对应物大致上相同的方式布置。磁芯511平行于集成磁通栅电路500的第一感测方向504及第二感测方向506定向。励磁线圈512在第一励磁端子521与第二励磁端子522之间延伸。励磁线圈512卷绕在磁芯511的纵向边缘周围。传感线圈514在第一传感端子523与第二传感端子524之间延伸，且传感线圈514卷绕在磁芯511纵向边缘周围。为允许2D磁场感测，磁通栅装置510的多个实例可以根据图1到4的说明及描述而布置及配置。

磁通栅处理电路530包含励磁电路532、传感电路534及输出级550。励磁电路532经由第一励磁端子521及第二励磁端子522耦合到励磁线圈512。励磁电路532被配置成产生包含将由励磁线圈512传导的励磁电流的励磁信号。在连续与交变模式中，励磁电流可以在第一时间段期间经由励磁线圈512从第一励磁端子521流动到第二励磁端子522，且在第二时间段期间经由励磁线圈512从第二励磁端子522流动到第一励磁端子521。通过施加交变励磁电流，励磁电路532被配置成在连续时间段期间驱动磁芯511处于及脱离磁饱和。传感线圈514检测因外部磁场存在所致的磁饱和改变，且传感电路534产生输出电压。

传感电路534包含磁通栅前端(fluxgate front-end；FFE)电路536及积分器电路538。FFE电路536经由第一传感端子523及第二传感端子524耦合到传感线圈514。FFE电路536被配置成从传感线圈514接收传感信号，且基于同步方案解调传感信号，所述同步方案与励磁电流的移动同步。在一个实例实施方案中，FFE电路536被耦合到励磁电路532以接收同步信号533。同步信号533可以指示，在特定时间段期间，励磁电流是经由励磁线圈512从第一励磁端子521流动到第二励磁端子522，还是经由励磁线圈512从第二励磁端子522流动到第一励磁端子521。基于同步信号533，FFE电路536被配置成使用诸如闸刀开关的两个或多于两个开关解调传感信号。

积分器电路538被耦合到FFE电路536以接收经解调传感信号。积分器电路538被配置成积分解调传感信号，以产生遍及第一积分器输出542及第二积分器输出544的传感电压。传感电压经由第一补偿端子525及第二补偿端子526驱动补偿线圈516，以传导补偿电流。补偿电流帮助复位传感线圈514在闭合回路配置内检测到的磁场。这一复位过程允许传感电路534在线性区内操作，以便优化集成磁通栅装置500的灵敏度。

输出级550耦合到第一积分器输出542及第二积分器输出544。输出级550包含匹配阻抗552、反馈阻抗554及差分放大器560。匹配阻抗552提供差分放大器560的差分输入之间的匹配。差分放大器560被配置成产生将在输出端口502处传递的磁通栅输出电压(例如，V_FG1或V_FG2)。反馈阻抗554从差分放大器560的输出提供反馈路径。

图6根据实例实施例的一方面示出制造将磁通栅装置(例如，510)及磁通栅处理电路(例如，530)集成的集成电路(例如，500)的一种方法600的流程图。方法600开始于步骤602，其涉及形成传感电路(例如，534)，传感电路具有部分地限定于半导体衬底(例如，102)中的晶体管。随后，方法600前进到步骤604，其涉及将传感电路及磁通栅装置(例如，图1及2中示出的110及150，及/或图5中示出的510)集成到单一集成电路，单一集成电路使磁通栅装置定位于传感电路上方。

随后，方法600前进到步骤612，其涉及沿磁通栅装置的第一传感方向(例如，120)形成第一磁芯(例如，112及/或114)。步骤612包含交错沉积诸如镍铁的磁性合金及诸如氮化硅的隔热材料。步骤612还包含图案化沉积的磁性合金及隔热材料。图案化过程限定第一磁芯(例如，112及/或114)的高宽比，其遍及第一传感方向(例如，120)具有可能大于或等于50μm的宽度。在一个实施方案中，高宽比小于30。在另一个实施方案中，高宽比小于或等于14。

在步骤612之后，方法600可以前进到步骤614。替代地，方法600可以与步骤614同时执行步骤612。类似于步骤612，步骤614涉及沿磁通栅装置的第二传感方向(例如，160)形成第二磁芯(例如，152及/或154)。步骤614包含交错沉积诸如镍铁的磁性合金及诸如氮化硅的隔热材料。步骤614还包含图案化沉积的磁性合金及隔热材料。图案化过程限定第二磁芯(例如，152及/或154)的高宽比，其遍及第二传感方向(例如，160)具有可能大于或等于50μm的宽度。在一个实施方案中，高宽比小于30。在另一个实施方案中，高宽比小于或等于14。当步骤614与步骤612同时执行时，第一磁芯及第二磁芯在相同沉积及图案化过程流程中形成。

随后，方法600前进到步骤616，其涉及根据从第一及第二传感方向(例如，120及160)偏离的磁化方向(例如，104或204)磁化第一及第二磁芯。替代地，方法600可以与步骤612及614同时执行步骤616。偏差可基于图1到4的描述，且由此与其符合。在一个实例实施方案中，磁化方向可以从第一传感方向顺时针偏离大约45度，且从第二传感方向逆时针偏离大约45度。在另一实例实施方案中，磁化方向可以从第一传感方向顺时针偏离大约45度，且从第二传感方向逆时针偏离大约45度。与图3的描述相符合，磁化步骤包含对第一及第二磁芯进行感生各向异性磁化。此外，第一及第二磁芯的磁化步骤可以同时进行。

随后，方法600前进到步骤622，其涉及形成第一传感线圈(例如，122)，第一传感线圈包含卷绕在第一磁芯(例如，112及/或114)周围的第一线圈部件以限定第一传感方向(例如，120)，其垂直于第一线圈部件。在步骤622之后，方法600可以前进到步骤624。替代地，方法600可以与步骤624同时执行步骤622。类似于步骤622，步骤624涉及形成第二传感线圈(例如，162)，第二传感线圈包含卷绕在第二磁芯(例如，152及/或154)周围的第二线圈部件。第二传感线圈限定第二传感方向(例如，160)，其垂直于第二线圈部件。

在本说明书中，术语“被配置成”描述一或多个实体非暂时性组件的结构特性及功能特性。举例来说，“被配置成”组件具有被设计为或专用于执行特定功能的特定配置。因此，如果装置包含可被支持、启动或供电来执行列举的功能的实体非暂时性组件，那么装置“被配置成”执行列举的功能。术语“被配置成”可涵盖“为可配置的”，但不限于这种狭窄定义。因此，当用于描述装置时，术语“被配置成”并不需要描述的装置在任何指定时间点可配置。

对于通过上文描述的组件(例如，元件、资源等)来执行的各种功能来说，除非另外指明，否则用以描述此类组件的术语对应于进行所描述组件的指定功能(例如，功能上等效的)的任何组件，即使结构上不等效于所公开的结构。并且，尽管本文可能已相对于若干实施方案中的仅一个描述特定特征，但出于对特定应用所需及有利，这种特征可以与另一实施方案的一或多个其它特征组合。

在单独实施例的上下文中描述的某些特征也可在单个实施例中组合地实施。相反地，在单个实施例的上下文中描述的各种特征也可单独地在多个实施例中实施或以任何合适的子组合来实施。此外，尽管特征可在上文描述为以某些组合起作用，但在一些情况下，来自组合的一个或多个特征可从所述组合切离，且所述组合可为子组合或子组合的变化。

类似地，尽管在图示中以特定次序描绘操作，但这种操作不需要以示出的特定顺序执行或依序执行(且并非需要执行所有经说明的操作)以实现期望的结果，除非这种顺序被列举为必要。在某些情况下，多重任务处理及并行处理可为有利的。此外，上文描述的实施例中的各系统部件的间距并不需要在所有实施例中都为这种间距。

Claims

1.一种集成电路，其包括：

半导体衬底；

磁通栅装置，其形成于所述半导体衬底上方，所述磁通栅装置具有：

第一磁芯，其具有从第一传感方向偏离大于0度且小于90度的第一磁化方向；

第一传感线圈，其包含卷绕在所述第一磁芯周围的第一线圈部件，所述第一传感线圈限定垂直于所述第一线圈部件的所述第一传感方向；

第二磁芯，其布置为正交于所述第一磁芯，所述第二磁芯具有从第二传感方向偏离大于0度且小于90度的第二磁化方向；以及

第二传感线圈，其包含卷绕在所述第二磁芯周围的第二线圈部件，所述第二传感线圈限定垂直于所述第二线圈部件的所述第二传感方向；以及

传感电路，其具有部分地形成于所述半导体衬底中且在所述磁通栅装置下方的晶体管，所述传感电路耦合到所述第一传感线圈及所述第二传感线圈。

2.根据权利要求1所述的集成电路，其中：

所述第一传感方向正交于所述第二传感方向。

3.根据权利要求1所述的集成电路，其中：

所述第一磁化方向从所述第一传感方向顺时针偏离大约45度；且

所述第二磁化方向从所述第二传感方向逆时针偏离大约45度。

4.根据权利要求1所述的集成电路，其中：

所述第一磁芯具有小于30的第一高宽比；且

所述第二磁芯具有小于30的第二高宽比。

5.根据权利要求1所述的集成电路，其中：

所述第一磁芯遍及所述第一传感方向具有等于或大于50μm的第一宽度；且

所述第二磁芯遍及所述第二传感方向具有等于或大于50μm的第二宽度。

6.一种磁通栅装置，其包括：

第一磁芯，其具有从第一传感方向偏离大于0度且小于90度的第一磁化方向；以及

第二磁芯，其布置为正交于所述第一磁芯，所述第二磁芯具有从第二传感方向偏离大于0度且小于90度的第二磁化方向

其中：

所述第一磁芯具有小于30的第一高宽比；且

所述第二磁芯具有小于30的第二高宽比。

7.根据权利要求6所述的磁通栅装置，其中所述第一传感方向布置为正交于所述第二传感方向。

8.根据权利要求6所述的磁通栅装置，其中所述第一磁化方向平行于所述第二磁化方向。

9.根据权利要求6所述的磁通栅装置，其中所述第一磁化方向从所述第一传感方向偏离大约45度。

10.根据权利要求6所述的磁通栅装置，其中所述第二磁化方向从所述第二传感方向偏离大约45度。

11.根据权利要求6所述的磁通栅装置，其中：

12.根据权利要求6所述的磁通栅装置，其进一步包括：

第一传感线圈，其包含卷绕在所述第一磁芯周围的第一线圈部件，所述第一传感线圈限定垂直于第一卷绕平面的所述第一传感方向；以及

第二传感线圈，其包含卷绕在所述第二磁芯周围的第二线圈部件，所述第二传感线圈限定垂直于第二卷绕平面的所述第二传感方向。

13.一种用于制造集成电路的方法，其包括：

沿磁通栅装置的第一传感方向形成第一磁芯；

沿所述磁通栅装置的正交于所述第一传感方向的第二传感方向形成第二磁芯；以及

根据从所述第一及第二传感方向偏离的磁化方向磁化所述第一及第二磁芯

其中：

所述形成所述第一磁芯包含形成具有小于30的第一高宽比的所述第一磁芯；且

所述形成所述第二磁芯包含形成具有小于30的第二高宽比的所述第二磁芯。

14.根据权利要求13所述的方法，其中所述磁化包含根据所述磁化方向对所述第一及第二磁芯进行感生各向异性磁化。

15.根据权利要求13所述的方法，其中所述磁化包含根据所述磁化方向同时磁化所述第一及第二磁芯。

16.根据权利要求13所述的方法，其中：

所述磁化方向从所述第一传感方向顺时针偏离大约45度；且

所述磁化方向从所述第二传感方向逆时针偏离大约45度。

17.根据权利要求13所述的方法，其中：

所述形成所述第一磁芯包含遍及所述第一传感方向形成具有大于或等于50μm的第一宽度的所述第一磁芯；且

所述形成所述第二磁芯包含遍及所述第二传感方向形成具有大于或等于50μm的第二宽度的所述第二磁芯。

18.根据权利要求13所述的方法，其进一步包括：

形成第一传感线圈，所述第一传感线圈包含卷绕在所述第一磁芯周围且垂直于所述第一传感方向的第一线圈部件；

形成第二传感线圈，所述第二传感线圈包含卷绕在所述第二磁芯周围的第二线圈部件，所述第二传感线圈限定垂直于所述第二线圈部件的所述第二传感方向；以及

形成传感电路，所述传感电路具有部分地限定于半导体衬底中的晶体管；以及

将所述传感电路及所述磁通栅装置集成到单一集成电路，所述单一集成电路使所述磁通栅装置定位于所述传感电路上方。