CN109194342A - 一种调谐全集成电路和调谐方法、终端及存储介质 - Google Patents

Abstract

本申请实施例公开了一种调谐全集成电路和调谐方法、终端及存储介质，该调谐全集成电路包括：第一功率放大器、耦合器、失配检测电路、匹配电路和发射天线；第一功率放大器、失配检测电路和匹配电路通过耦合器进行耦合，失配检测电路与匹配电路连接，发射天线与匹配电路连接；其中，匹配电路包括：调谐器阵列，在调谐器阵列中，相同行的每两列的调谐器之间通过第一开关采用半导体键合金丝连接，半导体键合金丝作为电感使用，每两行之间的调谐器由第二开关连接；调谐器阵列的列数和行数分别为M和N，M大于等于2，N大于等于2；通过调节第一开关和/或所述第二开关的开和闭，实现调谐阵列的不同电路拓扑结构，进而达到匹配不同网络的作用。

Description

一种调谐全集成电路和调谐方法、终端及存储介质

技术领域

本申请涉及无线通信领域中的射频技术，尤其涉及一种调谐全集成电路和调谐方法、终端及存储介质。

背景技术

随着第五代移动通信技术(5G，5th-Generation)和毫米波应用的发展，射频前端在不同频段的载波下匹配度要求越来越高，同时外围电路拓扑结构也越来越复杂。因此，实现全集成天线网络匹配电路在不同频段下可自动调谐，对于简化前端结构复杂度，减小手机体积有着重要的意义。

目前，天线调谐方案拓扑结构非常复杂，外围电路需很多元器件尤其是电感来搭建，具体的过程为根据不同载波频率的要求用特定的软件决定外围器件和内部拓扑结构后，匹配器再根据器件的精度计算匹配网络有无失调可能，从而确定最终的条线调谐方案的拓扑结构的。

然而，由于匹配器不知天线的拓扑结构，只能在匹配器所支持的单一拓扑结构中达到最优，适用范围很小。

发明内容

本申请实施例期望提供一种调谐全集成电路和调谐方法、终端及存储介质，能够采用通用的匹配网络使得在不同场景实时回馈调谐，均可达到天线效率最佳，提高了调谐的范围和适用性。

本申请的技术方案是这样实现的：

本申请实施例提供了一种调谐全集成电路，包括：

第一功率放大器、耦合器、失配检测电路、匹配电路和发射天线；

所述第一功率放大器、所述失配检测电路和所述匹配电路通过所述耦合器进行耦合，所述失配检测电路与所述匹配电路连接，所述发射天线与所述匹配电路连接；其中，

所述匹配电路包括：调谐器阵列，在所述调谐器阵列中，相同行的每两列的调谐器之间通过第一开关采用半导体键合金丝连接，所述半导体键合金丝作为电感使用，每两行之间的调谐器由第二开关连接；所述调谐器阵列的列数和行数分别为M和N，M大于等于2，N大于等于2；

通过调节所述第一开关和/或所述第二开关的开和闭，实现所述调谐阵列的不同电路拓扑结构，进而达到匹配不同网络的作用。

在上述电路中，所述匹配电路包括：匹配芯片和芯片封装结构；

所述匹配芯片四周边缘设置有通信端口，所述芯片封装结构四周边缘设置有封装接口；

所述封装接口与所述通信端口通过普通键合线一一对应连接。

在上述电路中，所述匹配芯片上层设置有所述调谐器阵列；

所述匹配芯片下层设置有与无线通信相关的通信器件。

在上述电路中，所述调谐阵列的每一列的端部分别与所述通信端口一一对应连接。

在上述电路中，所述调谐器阵列包括：变容二极管阵列或电容阵列；

所述调谐器阵列形成π形或T形滤波器结构。

在上述电路中，所述失配检测电路包括：驻波比探测器或反馈接收机。

在上述电路中，所述驻波比探测器包括：第二功率放大器，第一模数转换器和第一处理器；

所述第二功率放大器连接所述第一模数转换器，所述第一模数转换器连接所述第一处理器；

在通信过程中，当输入信号通过所述第一功率放大器流向所述第二功率放大器，经过所述第一模数转换器处理后，由所述第一处理器进行处理，并将处理完得到的第一调节信号反馈给所述匹配电路。

在上述电路中，所述反馈接收机包括：混频器，本机振荡器，第二模数转换器和第二处理器；

所述混频器连接所述本机振荡器和所述第二模数转换器，所述第二模数转换器连接所述第二处理器；

在通信过程中，当输入信号通过所述第一功率放大器流向所述混频器，与所述本机振荡器相互作用后，再经过所述第二模数转换器处理，最后所述第二处理器进行处理，并将处理完得到的第二调节信号反馈给所述匹配电路。

本申请实施例提供了一种调谐方法，包括：

获取输入信号；

将所述输入信号通过耦合器耦合到失配检测电路中，经所述失配检测电路处理后得到匹配结果；

将所述匹配结果与预设匹配结果进行匹配，输出调节信号；

基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止。

在上述方案中，所述基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止，包括：

当所述调节信号表征所述匹配结果与所述预设匹配结果不一致时，调节所述匹配电路的开与闭，调节所述匹配电路的拓扑结构；

通过所述调节后的匹配电路，再次得到调节后的匹配结果；

当所述调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；

当所述调节后的匹配结果与所述预设匹配结果不一致时，输出调节后的调节信号，进行下一次的所述匹配电路的拓扑结构的调节，直至匹配结果与所述预设匹配结果匹配为止。

本申请实施例提供了一种终端，包括：

获取单元，用于获取输入信号；

匹配单元，用于将所述输入信号通过耦合器耦合到失配检测电路中，经所述失配检测电路处理后得到匹配结果；及将所述匹配结果与预设匹配结果进行匹配，输出调节信号；

调节单元，用于基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止。

在上述终端中，所述调节单元，具体用于当所述调节信号表征所述匹配结果与所述预设匹配结果不一致时，调节所述匹配电路的开与闭，调节所述匹配电路的拓扑结构；通过所述调节后的匹配电路，再次得到调节后的匹配结果；当所述调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；当所述调节后的匹配结果与所述预设匹配结果不一致时，输出调节后的调节信号，进行下一次的所述匹配电路的拓扑结构的调节，直至匹配结果与所述预设匹配结果匹配为止。

本申请实施例提供了一种终端，包括：上述的调谐全集成电路，以及，

处理器、存储器及通信总线，所述存储器、所述调谐全集成电路及所述处理器通过所述通信总线连接；

所述存储器，用于存储有所述处理器可执行指令或运行有调谐相关程序；

所述调谐全集成电路，还用于进行信号的调谐；

所述处理器，用于调用所述存储器存储的调谐相关程序，并执行上述的调谐方法。

本申请实施例提供了一种计算机可读存储介质，应用于终端中，所述计算机可读存储介质存储有一个或者多个调谐相关程序，所述一个或者多个调谐相关程序可被一个或者多个处理器执行，以实现上述的调谐方法。

本申请实施例提供了一种调谐全集成电路和调谐方法、终端及存储介质，该调谐全集成电路包括：第一功率放大器、耦合器、失配检测电路、匹配电路和发射天线；第一功率放大器、失配检测电路和匹配电路通过耦合器进行耦合，失配检测电路与匹配电路连接，发射天线与匹配电路连接；其中，匹配电路包括：调谐器阵列，在调谐器阵列中，相同行的每两列的调谐器之间通过第一开关采用半导体键合金丝连接，半导体键合金丝作为电感使用，每两行之间的调谐器由第二开关连接；调谐器阵列的列数和行数分别为M和N，M大于等于2，N大于等于2；通过调节第一开关和/或所述第二开关的开和闭，实现调谐阵列的不同电路拓扑结构，进而达到匹配不同网络的作用。采用上述电路实现技术，由于在匹配电路中的调谐器阵列可以由半导体键合金丝作为电感使用，不再使用增加的器件，并且可以通过第一开关的不同的开和闭，形成并联或串联的不同电路拓扑结构，以适应不同网络匹配时的需求，也就是说，采用本申请提供的调谐全集成电路时，可以使得在不同场景实时调节成适用的匹配电路拓扑结构进行回馈调谐，以便达到天线效率最佳，从而可以提高调谐的范围和适用性。

附图说明

图1为本申请实施例提供的一种调谐全集成电路的结构图；

图2为本申请实施例提供示例性的调谐阵列的结构图一；

图3为本申请实施例提供示例性的匹配电路的俯视图；

图4为本申请实施例提供示例性的匹配电路的侧视图；

图5为本申请实施例提供示例性的调谐阵列的结构图二；

图6为本申请实施例提供示例性的驻波比探测器的结构图；

图7为本申请实施例提供示例性的反馈接收机的结构图；

图8为本申请实施例提供的一种调谐方法的流程图；

图9为本申请实施例提供的一种终端的结构示意图一；

图10为本申请实施例提供的一种终端的结构示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

下面先解释本申请实施例中用到的名词。

Bonding wire：半导体键合金丝

Varactor：压控可变电容

Capacitor array：电容阵列

Matching network：匹配网络

VSWR：驻波比

S11：输入回波损耗

实施例一

本申请实施例提供了一种调谐全集成电路1，如图1所示，该调谐全集成电路1可以包括：

第一功率放大器10、耦合器11、失配检测电路12、匹配电路13和发射天线14；

所述第一功率放大器10、所述失配检测电路12和所述匹配电路13通过所述耦合器11进行耦合，所述失配检测电路12与所述匹配电路13连接，所述发射天线14与所述匹配电路13连接；其中，

所述匹配电路13包括：调谐器阵列130，在所述调谐器阵列130中，相同行的每两列的调谐器1301之间通过第一开关1302采用半导体键合金丝133连接，所述半导体键合金丝133作为电感使用，每两行之间的调谐器1301由第二开关1303连接；所述调谐器阵列130的列数和行数分别为M和N，M大于等于2，N大于等于2；

通过调节所述第一开关1302和/或所述第二开关1303的开和闭，实现所述调谐阵列130的不同电路拓扑结构，进而达到匹配不同网络的作用。

在本申请实施例中，匹配电路13为在不同场景或网络下，实现调谐的匹配网络(Matching network)。

其中，不同的网络可以为征在于，全球移动通信系统(GSM)网络、第三代移动电信(3G)网络、5G网络和长期演进(LTE)网络等，本申请实施例不作限制。

需要说明的是，在本申请实施例中，调谐全集成电路1的主要作用为实现射频前端在不同频段的载波下匹配，可以在不同频段下进行自动调谐。

在本申请实施例中，匹配电路13用于匹配发射天线14的阻抗。

在通信过程中，射频输入信号经过第一功率放大器10进行功率放大，通过耦合器11耦合进失配检测电路12中，经过失配检测电路12的处理后，输出调节信号至匹配电路13，该匹配电路13就可以根据调节信号调节第一开关1302和/或第二开关1303的开和闭，从而形成不同电路拓扑结构的匹配电路，实现发射天线14的阻抗的不同变化，以适应在不同网络系统或通信系统中的以最佳发射信号的发射，实现通信质量高的通信过程。也就是说，可以通过调节第一开关1302和/或第二开关1303的开和闭，实现调谐阵列130的不同电路拓扑结构，进而达到匹配不同网络的作用。

在本申请实施例中，匹配电路13包括：调谐器阵列130，在调谐器阵列130中，相同行的每两列的调谐器1301之间通过第一开关1302采用半导体键合金丝133连接，半导体键合金丝133作为电感使用，每两行之间的调谐器1301由第二开关1303连接。

需要说明的是，半导体键合金丝133可以作为电感使用，这样就可以减少硬件器件电感的使用，使得匹配电路13的结构更加简洁。并且，电感由Bonding wire半导体键合金丝实现，通过集成电路内部开关(第一开关或第二开关)选择匹配电路的串联或并联结构，极大提高了匹配电路作为匹配网络的调节范围和自由度。

在本申请实施例中，调谐器阵列130的列数和行数分别为M和N，M大于等于2，N大于等于2，本申请实施例不作限制。优选的，M为2。

示例性的，如图2所示，M＝2，N＝4时，在调谐器阵列130中，采用半导体键合金丝133的一端通过第一开关1302A连接第1行的列1的调谐器1301A，采用半导体键合金丝133的另一端通过第一开关1302B连接列2的调谐器1301B，第1行和第2行之间的调谐器1301A与1301C由第二开关1303连接。

需要说明的是，每两行之间的调谐器1301由第二开关1303的都在与自己属于相邻列的调谐器之间实现的。

需要说明的是，第一开关1302和第二开关1303可以为单刀双掷开关，也可以为具有导通和闭合功能的器件，本申请实施例不作限制。

在本申请的一些实施例中，示例性的如图3所示，所述匹配电路13包括：匹配芯片13A和芯片封装结构13B；

所述匹配芯片13A四周边缘设置有通信端口130A，所述芯片封装结构13B四周边缘设置有封装接口130B；

所述封装接口130B与所述通信端口130A通过普通键合线13C一一对应连接。

在本申请实施例中，匹配电路13可以由匹配芯片实现，匹配芯片外围是可以进行封装了的，因此，本申请实施例中的匹配电路13是可以包括匹配芯片13A和芯片封装结构13B的。

在本申请实施例中，通信端口130A和封装接口130B是可以有很多的，但是通信端口130A与封装接口130B之间是一一对应的，可以通过普通键合线13C进行连接，也就是说，可以通过通信接口130A经由普通键合线13C从封装接口130B输出信号，实现匹配芯片与外界的通信。具体的由芯片内部标准的接口如I2C或SPI与外界相连。

在本申请实施例中，通信端口130A可以理解为匹配芯片13A的管脚。

在本申请的一些实施例中，示例性的如图4所示，所述匹配芯片13A上层设置有所述调谐器阵列130；

所述匹配芯片13A下层设置有与无线通信相关的通信器件134。

在本申请实施例中，匹配芯片13A中除了调谐器阵列130之外，其实还铺设有其他与无线通信相关的通信器件134。其中，匹配芯片13A上层设置有调谐器阵列130，匹配芯片13A的顶层表面就是连接调谐器的半导体键合金丝133，而与无线通信相关的通信器件134则设置在匹配芯片13A下层，围绕着上层的谐器阵列130。

在本申请的一些实施例中，所述调谐阵列130的每一列的端部分别与所述通信端口130A一一对应连接。

需要说明的是，在本申请实施例中，调谐阵列130的每一列的端部与通信端口130A连接的，其中，一列对应连接一个通信端口130A，通过通信端口130A连接到对应的封装接口130B，进而通过封装接口130B与外界的发射天线连接。

示例性的，如图5所示，假设M＝2，N＝4。这里的调谐阵列130与两个通信端口连接，一个为Port端口1，一个为Port端口2。

在本申请的一些实施例中，所述调谐器阵列130包括：变容二极管阵列或电容阵列。

在本申请的一些实施例中，所述调谐器阵列130形成π形或T形滤波器结构，也可以为其他的形状结构，本申请实施例不作限制。

需要说明的是，在本申请实施例中，调谐器阵列130可以是变容二极管阵列，也可以是电容阵列，只要是可以匹配发射天线14的阻抗的都可以，本申请实施例不作限制。

其中，电容阵列还可以为压控可调谐电容器，当电压被施加于电容阵列130以改变电容，实现将可电容阵列130调谐到多个频率。

在一个示例中，可变电容二极管的电容值通过向端子施加电压而被改变，由此将该可变电容二极管选择或调谐到不同频带。

在本申请的一些实施例中，所述失配检测电路12包括：驻波比探测器或反馈接收机。

需要说明的，在本申请实施例中，失配检测电路12用于进行对当前的匹配电路13的匹配性能进行检测，若是当前的匹配电路13的电路拓扑结构不是最佳的，就会通过失配检测电路12的匹配结果反映出来，从而通过其输出的调节信号进行匹配电路13的电骡拓扑结构的自动调整，直至调节到最佳性能为止。

可以理解的是，由于在匹配电路中的调谐器阵列可以由半导体键合金丝作为电感使用，不再使用增加的器件，并且可以通过第一开关的不同的开和闭，形成并联或串联的不同电路拓扑结构，以适应不同网络匹配时的需求，也就是说，采用本申请提供的调谐全集成电路时，可以使得在不同场景实时调节成适用的匹配电路拓扑结构进行回馈调谐，以便达到天线效率最佳，从而可以提高调谐的范围和适用性。

实施例二

基于实施例一的同一发明构思，本申请提供的一种调谐全集成电路1中的失配检测电路12包括：驻波比探测器120或反馈接收机121的具体实现可以如下：

如图6所示，所述驻波比探测器120包括：第二功率放大器1201，第一模数转换器1202和第一处理器1203；

所述第二功率放大器1201连接所述第一模数转换器1204，所述第一模数转换器1202连接所述第一处理器1203；

在通信过程中，当输入信号通过所述第一功率放大器10流向所述第二功率放大器1201，经过所述第一模数转换器1202处理后，由所述第一处理器1203进行处理，并将处理完得到的第一调节信号反馈给所述匹配电路13。

其中，处理器具体可以为中央处理器(CPU，Central Processing Unit)、微处理器(MPU，Microprocessor Unit)、数字信号处理器(DSP，Digital Signal Processing)或现场可编程门阵列(FPGA，Field Programmable Gate Array)等。

在本申请实施例中，输入信号可以为电流，电流从左至右传输，经过第二功率放大器1201和第一模数转换器1204得到直流信号，由第一处理器与预设的最佳驻波比进行比较，有匹配结果决定第一调节信号(即调节信号)的类型。

在本申请实施例中，第一调节信号可以控制第一开关和第二开关的开和闭从而改变匹配电路13中的电容值，增大了匹配网络的调节范围。

可以理解的是，通过驻波比探测器120的检测到的驻波比检测发射天线网络失调状况，经过第一处理器计算出匹配网络所需的拓扑结构和元器件值，并通用匹配网络(即匹配电路13)在实际使用中可根据用户使用的不同场景实时回馈调谐，使发射天线效率一直保持最佳状态。

如图7所示，所述反馈接收机121包括：混频器1211，本机振荡器1212，第二模数转换器1213和第二处理器1214；

所述混频器1211连接所述本机振荡器1212和所述第二模数转换器1213，所述第二模数转换器1213连接所述第二处理器1214；

在通信过程中，当输入信号通过所述第一功率放大器10流向所述混频器1211，与所述本机振荡器1212相互作用后，再经过所述第二模数转换器1213处理，最后所述第二处理器1214进行处理，并将处理完得到的第二调节信号反馈给所述匹配电路13。

在本申请实施例中，在通信过程中，当输入信号通过第一功率放大器10流向混频器1211，与本机振荡器1212相互作用，形成射频信号，再经过第二模数转换器1213处理，最后第二处理器1214进行处理，与预设的最佳的S11的幅度和相位进行比较，并将处理完得到的第二调节信号(即调节信号)反馈给匹配电路13。

在本申请实施例中，第二调节信号可以控制第一开关和第二开关的开和闭从而改变匹配电路13中的电容值，增大了匹配网络的调节范围。

可以理解的是，通过反馈接收机121的检测到的检测S11的幅度和相位检测发射天线网络失调状况，经过第一处理器计算出匹配网络所需的拓扑结构和元器件值，并通用匹配网络(即匹配电路13)在实际使用中可根据用户使用的不同场景实时回馈调谐，使发射天线效率一直保持最佳状态。

实施例三

基于实施例一和实施例二的同一发明构思，本申请实施例提供了一种调谐方法，应用于上述的调谐全集成电路中，如图8所示，该方法可以包括：

S101、获取输入信号；

S102、将输入信号通过耦合器耦合到失配检测电路中，经失配检测电路处理后得到匹配结果；

S103、将匹配结果与预设匹配结果进行匹配，输出调节信号；

S104、基于调节信号进行匹配电路的拓扑结构的调节，直至匹配结果与预设匹配结果匹配为止。

在本申请实施例中，匹配电路13为在不同场景或网络下，实现调谐的匹配网络(Matching network)。

其中，不同的网络可以为征在于，全球移动通信系统(GSM，)网络、第三代移动电信(3G，)网络、5G网络和长期演进(LTE，)网络等，本申请实施例不作限制。

需要说明的是，在本申请实施例中，调谐全集成电路1的主要作用为实现射频前端在不同频段的载波下匹配，可以在不同频段下进行自动调谐。

在本申请实施例中，匹配电路13用于匹配发射天线14的阻抗。

在通信过程中，射频输入信号经过第一功率放大器10进行功率放大，通过耦合器11耦合进失配检测电路12中，经过失配检测电路12的处理后，输出调节信号至匹配电路13，该匹配电路13就可以根据调节信号调节第一开关1302和/或第二开关1303的开和闭，从而形成不同电路拓扑结构的匹配电路，实现发射天线14的阻抗的不同变化，以适应在不同网络系统或通信系统中的以最佳发射信号的发射，实现通信质量高的通信过程。也就是说，可以通过调节第一开关1302和/或第二开关1303的开和闭，实现调谐阵列130的不同电路拓扑结构，进而达到匹配不同网络的作用。

其中，调谐全集成电路1可以包括：

第一功率放大器10、耦合器11、失配检测电路12、匹配电路13和发射天线14；

所述第一功率放大器10、所述失配检测电路12和所述匹配电路13通过所述耦合器11进行耦合，所述失配检测电路12与所述匹配电路13连接，所述发射天线14与所述匹配电路13连接；其中，

所述匹配电路13包括：调谐器阵列130，在所述调谐器阵列130中，相同行的每两列的调谐器1301之间通过第一开关1302采用半导体键合金丝133连接，所述半导体键合金丝133作为电感使用，每两行之间的调谐器1301由第二开关1303连接；所述调谐器阵列130的列数和行数分别为M和N，M大于等于2，N大于等于2；

通过调节所述第一开关1302和/或所述第二开关1303的开和闭，实现所述调谐阵列130的不同电路拓扑结构，进而达到匹配不同网络的作用。

在本申请实施例中，在本申请实施例中，匹配电路13包括：调谐器阵列130，在调谐器阵列130中，相同行的每两列的调谐器1301之间通过第一开关1302采用半导体键合金丝133连接，半导体键合金丝133作为电感使用，每两行之间的调谐器1301由第二开关1303连接。

需要说明的是，半导体键合金丝133可以作为电感使用，这样就可以减少硬件器件电感的使用，使得匹配电路13的结构更加简洁。并且，电感由Bonding wire半导体键合金丝实现，通过集成电路内部开关(第一开关或第二开关)选择匹配电路的串联或并联结构，极大提高了匹配电路作为匹配网络的调节范围和自由度。

在本申请实施例中，调谐器阵列130的列数和行数分别为M和N，M大于等于2，N大于等于2，本申请实施例不作限制。优选的，M为2。

示例性的，如图2所示，M＝2，N＝4时，在调谐器阵列130中，采用半导体键合金丝133的一端通过第一开关1302A连接第1行的列1的调谐器1301A，采用半导体键合金丝133的另一端通过第一开关1302B连接列2的调谐器1301B，第1行和第2行之间的调谐器1301A与1301C由第二开关1303连接。

也就是说，基于调谐全集成电路，获取输入信号，输入信号通过第一功率反大气放大后，将输入信号通过耦合器耦合到失配检测电路中，经失配检测电路处理后得到第一调节信号或者第二调节信号(即调节信号)；将第一调节信号或第二调节信号反馈至匹配电路，该调节信号是当前得到的匹配结果(S11的幅度和相位)与预设匹配结果进行匹配后生成的，最后基于匹配结果进行匹配电路的拓扑结构的调节，直至与预设匹配结果匹配为止。

在本申请实施例中，预设匹配结果可以为预设的最佳驻波比，或预设的最佳的S11的幅度和相位。

在本申请实施例中，匹配结果可以为匹配结果与预设匹配结果一致，或不一致。

需要说明的是，在本申请实施例中，调节信号可以基于匹配结果表现为不同的数值，例如匹配结果为1表征匹配结果与预设匹配结果一致，调节信号为1表征匹配结果与预设匹配结果一致。或者，与也可以在一段时间内匹配电路13不接收调节信号时认为是调谐好了。

具体的，当调节信号表征匹配结果与预设匹配结果不一致时，调节匹配电路的开与闭，调节匹配电路的拓扑结构；通过调节后的匹配电路，再次得到调节后的匹配结果；当调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；当调节后的匹配结果与预设匹配结果不一致时，输出调节后的调节信号，进行下一次的匹配电路的拓扑结构的调节，直至匹配结果与预设匹配结果匹配为止。

可以理解的是，由于在匹配电路中的调谐器阵列可以由半导体键合金丝作为电感使用，不再使用增加的器件，并且可以通过第一开关的不同的开和闭，形成并联或串联的不同电路拓扑结构，以适应不同网络匹配时的需求，也就是说，采用本申请提供的调谐全集成电路时，可以使得在不同场景实时调节成适用的匹配电路拓扑结构进行回馈调谐，以便达到天线效率最佳，从而可以提高调谐的范围和适用性。

实施例四

基于实施例一至实施例三的同一发明构思，如图9所示，本申请实施例提供了一种终端2，包括：

获取单元20，用于获取输入信号；

匹配单元21，用于将所述输入信号通过耦合器耦合到失配检测电路中，经所述失配检测电路处理后得到匹配结果；及将所述匹配结果与预设匹配结果进行匹配，输出调节信号；

调节单元22，用于基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止。

在本申请的一些实施例中，所述调节单元22，具体用于当所述调节信号表征所述匹配结果与所述预设匹配结果不一致时，调节所述匹配电路的开与闭，调节所述匹配电路的拓扑结构；通过所述调节后的匹配电路，再次得到调节后的匹配结果；当所述调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；当所述调节后的匹配结果与所述预设匹配结果不一致时，输出调节后的调节信号，进行下一次的所述匹配电路的拓扑结构的调节，直至匹配结果与所述预设匹配结果匹配为止。

需要说明的是，在本申请实施例中，上述获取单元20、匹配单元21进而调节单元22都是由处理器实现的。

如图10所示，本申请实施例提供了一种终端2，包括：实施例一和实施例二中的所述的调谐全集成电路1，以及，

处理器3、存储器4及通信总线5，所述存储器4、所述调谐全集成电路4及所述处理器3通过所述通信总线5连接；

所述存储器4，用于存储有所述处理器3可执行指令或运行有调谐相关程序；

所述调谐全集成电路1，还用于进行信号的调谐；

所述处理器3，用于调用所述存储器4存储的调谐相关程序，并执行实施例三中的调谐方法。

其中，处理器具体可以为中央处理器、微处理器、数字信号处理器或现场可编程门阵列等，本申请实施例不作限制。

可以理解的是，由于在匹配电路中的调谐器阵列可以由半导体键合金丝作为电感使用，不再使用增加的器件，并且可以通过第一开关的不同的开和闭，形成并联或串联的不同电路拓扑结构，以适应不同网络匹配时的需求，也就是说，采用本申请提供的调谐全集成电路时，可以使得在不同场景实时调节成适用的匹配电路拓扑结构进行回馈调谐，以便达到天线效率最佳，从而可以提高调谐的范围和适用性。

在本申请实施例中，本申请提供了一种计算机可读存储介质，应用于终端中，所述计算机可读存储介质存储有一个或者多个调谐相关程序，所述一个或者多个调谐相关程序可被一个或者多个处理器执行，以实现实施例三中的调谐方法。

其中，存储介质包括：磁性随机存取存储器(FRAM，ferromagnetic random accessmemory)、只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，ProgrammableRead-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically ErasableProgrammable Read-Only Memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)等各种可以存储程序代码的介质，本申请实施例不作限制。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (14)

1.一种调谐全集成电路，其特征在于，包括：

第一功率放大器、耦合器、失配检测电路、匹配电路和发射天线；

所述第一功率放大器、所述失配检测电路和所述匹配电路通过所述耦合器进行耦合，所述失配检测电路与所述匹配电路连接，所述发射天线与所述匹配电路连接；其中，

所述匹配电路包括：调谐器阵列，在所述调谐器阵列中，相同行的每两列的调谐器之间通过第一开关采用半导体键合金丝连接，所述半导体键合金丝作为电感使用，每两行之间的调谐器由第二开关连接；所述调谐器阵列的列数和行数分别为M和N，M大于等于2，N大于等于2；

通过调节所述第一开关和/或所述第二开关的开和闭，实现所述调谐阵列的不同电路拓扑结构，进而达到匹配不同网络的作用。

2.根据权利要求1所述的电路，其特征在于，

所述匹配电路包括：匹配芯片和芯片封装结构；

所述匹配芯片四周边缘设置有通信端口，所述芯片封装结构四周边缘设置有封装接口；

所述封装接口与所述通信端口通过普通键合线一一对应连接。

3.根据权利要求2所述的电路，其特征在于，

所述匹配芯片上层设置有所述调谐器阵列；

所述匹配芯片下层设置有与无线通信相关的通信器件。

4.根据权利要求2所述的电路，其特征在于，

所述调谐阵列的每一列的端部分别与所述通信端口一一对应连接。

5.根据权利要求1所述的电路，其特征在于，

所述调谐器阵列包括：变容二极管阵列或电容阵列；

所述调谐器阵列形成π形或T形滤波器结构。

6.根据权利要求1所述的电路，其特征在于，

所述失配检测电路包括：驻波比探测器或反馈接收机。

7.根据权利要求6所述的电路，其特征在于，

所述驻波比探测器包括：第二功率放大器，第一模数转换器和第一处理器；

所述第二功率放大器连接所述第一模数转换器，所述第一模数转换器连接所述第一处理器；

在通信过程中，当输入信号通过所述第一功率放大器流向所述第二功率放大器，经过所述第一模数转换器处理后，由所述第一处理器进行处理，并将处理完得到的第一调节信号反馈给所述匹配电路。

8.根据权利要求6所述的电路，其特征在于，

所述反馈接收机包括：混频器，本机振荡器，第二模数转换器和第二处理器；

所述混频器连接所述本机振荡器和所述第二模数转换器，所述第二模数转换器连接所述第二处理器；

在通信过程中，当输入信号通过所述第一功率放大器流向所述混频器，与所述本机振荡器相互作用后，再经过所述第二模数转换器处理，最后所述第二处理器进行处理，并将处理完得到的第二调节信号反馈给所述匹配电路。

9.一种调谐方法，其特征在于，包括：

获取输入信号；

将所述输入信号通过耦合器耦合到失配检测电路中，经所述失配检测电路处理后得到匹配结果；

将所述匹配结果与预设匹配结果进行匹配，输出调节信号；

基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止。

10.根据权利要求9所述的方法，其特征在于，所述基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止，包括：

当所述调节信号表征所述匹配结果与所述预设匹配结果不一致时，调节所述匹配电路的开与闭，调节所述匹配电路的拓扑结构；

通过所述调节后的匹配电路，再次得到调节后的匹配结果；

当所述调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；

当所述调节后的匹配结果与所述预设匹配结果不一致时，输出调节后的调节信号，进行下一次的所述匹配电路的拓扑结构的调节，直至匹配结果与所述预设匹配结果匹配为止。

11.一种终端，其特征在于，包括：

获取单元，用于获取输入信号；

匹配单元，用于将所述输入信号通过耦合器耦合到失配检测电路中，经所述失配检测电路处理后得到匹配结果；及将所述匹配结果与预设匹配结果进行匹配，输出调节信号；

调节单元，用于基于所述调节信号进行匹配电路的拓扑结构的调节，直至所述匹配结果与所述预设匹配结果匹配为止。

12.根据权利要求11所述的终端，其特征在于，

所述调节单元，具体用于当所述调节信号表征所述匹配结果与所述预设匹配结果不一致时，调节所述匹配电路的开与闭，调节所述匹配电路的拓扑结构；通过所述调节后的匹配电路，再次得到调节后的匹配结果；当所述调节后的匹配结果与所述预设匹配结果一致时，完成调谐过程；当所述调节后的匹配结果与所述预设匹配结果不一致时，输出调节后的调节信号，进行下一次的所述匹配电路的拓扑结构的调节，直至匹配结果与所述预设匹配结果匹配为止。

13.一种终端，其特征在于，包括：如权利要求1至8任一项所述的调谐全集成电路，以及，

处理器、存储器及通信总线，所述存储器、所述调谐全集成电路及所述处理器通过所述通信总线连接；

所述存储器，用于存储有所述处理器可执行指令或运行有调谐相关程序；

所述调谐全集成电路，还用于进行信号的调谐；

所述处理器，用于调用所述存储器存储的调谐相关程序，并执行如权利要求9或10所述的调谐方法。

14.一种计算机可读存储介质，其特征在于，应用于终端中，所述计算机可读存储介质存储有一个或者多个调谐相关程序，所述一个或者多个调谐相关程序可被一个或者多个处理器执行，以实现如权利要求9或10所述的调谐方法。