CN109192671A - 一种三维立体芯片生产工艺方法及其走线结构 - Google Patents

一种三维立体芯片生产工艺方法及其走线结构 Download PDF

Info

Publication number
CN109192671A
CN109192671A CN201811116089.2A CN201811116089A CN109192671A CN 109192671 A CN109192671 A CN 109192671A CN 201811116089 A CN201811116089 A CN 201811116089A CN 109192671 A CN109192671 A CN 109192671A
Authority
CN
China
Prior art keywords
metal layer
line
chip
layer
isolation glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811116089.2A
Other languages
English (en)
Inventor
姚艳龙
赖定权
沙小强
陈香玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Microgate Technology Co ltd
Original Assignee
Shenzhen Microgate Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Microgate Technology Co ltd filed Critical Shenzhen Microgate Technology Co ltd
Priority to CN201811116089.2A priority Critical patent/CN109192671A/zh
Publication of CN109192671A publication Critical patent/CN109192671A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381Crossover interconnections, e.g. bridge stepovers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种三维立体芯片生产工艺方法及其走线结构,涉及到声表面波器件芯片技术领域。解决现有的声表面波器件芯片采用平面工艺生产,产品体积大,不利于小型化发展需求的技术不足,首先在基片上制作第一金属层;然后在第一金属层上方需要与第二金属层相交的位置增加一层隔离胶层,并对隔离胶层的边缘进行梯度化处理;之后在基片上再制作经隔离胶层上横跨第一金属层的第二金属层。实现横纵两路信号的连接同时又没有短路,大大减小了芯片的面积,是芯片目前及未来不可或缺的技术。采用梯度化处理的隔离胶层边缘,可以有效防止空腔会塌陷,第二金属层易断裂,芯片性能上开路即器件功能失效的技术问题,可靠性好。

Description

一种三维立体芯片生产工艺方法及其走线结构
技术领域
本发明涉及到声表面波器件芯片技术领域。
背景技术
声表面波滤波器(SAWF)广泛的应用在射频移动通信中,根据研究机构Yole Développement预测,智能型手机使用的射频SAW 器件,2016年产值为101亿美元,到了2022年,预计将会成长至227亿美元。如此快速的成长与5G使用新的天线、多载波聚合等技术密不可分,这些新技术将需要额外的滤波功能,并带动相关组件市场蓬勃发展。
小型化、轻薄化、集成化是移动通信终端永恒的追求。为了适应终端的需求,对其内部的模块,器件提出了更小的要求。声表面波器件芯片采用半导体IC工艺技术,其核心工艺包括,镀膜、光刻等。通常情况下声表器件的芯片采用平面工艺,但随着对芯片尺寸小型化的不断追求下,三维立体的工艺技术得到越来越广泛的应用。
发明内容
综上所述,本发明的目的在于解决现有的声表面波器件芯片采用平面工艺生产,产品体积大,不利于小型化发展需求的技术不足,而提出一种三维立体芯片生产工艺方法及其走线结构。
为解决本发明所提出的技术问题,采用的技术方案为:
一种三维立体芯片生产工艺方法,其特征在于所述方法首先在基片上制作第一金属层;然后在第一金属层上方需要与第二金属层相交的位置增加一层隔离胶层,并对隔离胶层的边缘进行梯度化处理;之后在基片上再制作经隔离胶层上横跨第一金属层的第二金属层。
所述的隔离胶层与第二金属层相交的边缘预先进行齿状处理。
一种三维立体芯片走线结构,包括有基片,基片上设有第一金属层;其特征于:所述的基片上还设有与第一金属层隔离相交的第二金属层,所述的第一金属层上与第二金属层相交处设有隔离胶层,隔离胶层与第二金属层相交的边缘为梯度化平缓过度结构。
所述的隔离胶层与第二金属层相交的边缘为齿状结构。
本发明的有益效果为:本发明的生产工艺实现横纵两路信号的连接同时又没有短路,大大减小了芯片的面积,是芯片目前及未来不可或缺的技术。采用梯度化处理的隔离胶层边缘,可以有效防止空腔会塌陷,第二金属层易断裂,芯片性能上开路即器件功能失效的技术问题,可靠性好。
附图说明
图1为本发明的俯视结构示意图;
图2为本发明的隔离胶层的结构示意图。
具体实施方式
以下结合附图和本发明优选的具体实施例对本发明的结构作进一步地说明。
参照图1和图2中所示,本发明三维立体芯片生产工艺方法,首先在基片1上制作第一金属层2;然后在第一金属层2上方需要与第二金属层3相交的位置增加一层隔离胶层4,并对隔离胶层4的边缘进行梯度化处理;之后在基片1上再制作经隔离胶层4上横跨第一金属层2的第二金属层3。隔离胶层4的作用是实现横向第一金属层2与纵向第二金属层3相交而不会出现短路,与传统制作基片隔离后再制作第二金属层3相比,本发明大大减小了芯片的体积。
由于隔离胶层4是有一定厚度的,因此第二金属层3和隔离胶层4边缘位置会形成一条空腔,如果工艺上处理不好,第二金属层3对应空腔处会塌陷,第二金属层3易发生断裂,芯片性能上开路即器件功能失效。解决该技术问题的本发明采用的方案是对隔离胶层4的边缘进行梯度化处理,实调节隔离胶层4与第二金属层3的厚度比来降低这种芯片功能失效风险。进一步优选的方案是:所述的隔离胶层4与第二金属层3相交的边缘预先进行齿状处理,也即是对隔离胶层4边缘进行齿状设计,进一步有效的降低三维立体生产工艺中第二金属层3断裂的风险,和目前的工艺中已经存在的成熟的方法不冲突;是在现在的工艺条件下进一步改善,进一步降低风险。齿状设计增加了隔离胶层4边缘和第二金属层3的相交线的长度,更有助于提升传统的隔离胶层4边缘梯度化工艺的效果;隔离胶层4边缘的齿状设计可以看作是几条隔离带的并行,当一部分断裂后,其他部分不易受断裂部分的影响,更有可能存留,降低器件失效的概率,在结构上使第二金属层3和隔离胶层4的接触各区域相对独立,降低了第二金属层3全部断裂的可能性,产品可靠性好。
本发明的三维立体芯片走线结构,包括有基片1,基片1上设有第一金属层2;所述的基片1上还设有与第一金属层2隔离相交的第二金属层3,所述的第一金属层2上与第二金属层3相交处设有隔离胶层4,隔离胶层4与第二金属层3相交的边缘为梯度化平缓过度结构。优选的是所述的隔离胶层4与第二金属层3相交的边缘为齿状结构。隔离胶层4的目的用途参见上述,在此不在重复。

Claims (4)

1.一种三维立体芯片生产工艺方法,其特征在于所述方法首先在基片上制作第一金属层;然后在第一金属层上方需要与第二金属层相交的位置增加一层隔离胶层,并对隔离胶层的边缘进行梯度化处理;之后在基片上再制作经隔离胶层上横跨第一金属层的第二金属层。
2.根据权利要求1所述的一种三维立体芯片生产工艺方法,其特征在于:所述的隔离胶层与第二金属层相交的边缘预先进行齿状处理。
3.一种三维立体芯片走线结构,包括有基片,基片上设有第一金属层;其特征于:所述的基片上还设有与第一金属层隔离相交的第二金属层,所述的第一金属层上与第二金属层相交处设有隔离胶层,隔离胶层与第二金属层相交的边缘为梯度化平缓过度结构。
4.根据权利要求3所述的三维立体芯片走线结构,其特征于:所述的隔离胶层与第二金属层相交的边缘为齿状结构。
CN201811116089.2A 2018-09-25 2018-09-25 一种三维立体芯片生产工艺方法及其走线结构 Pending CN109192671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811116089.2A CN109192671A (zh) 2018-09-25 2018-09-25 一种三维立体芯片生产工艺方法及其走线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811116089.2A CN109192671A (zh) 2018-09-25 2018-09-25 一种三维立体芯片生产工艺方法及其走线结构

Publications (1)

Publication Number Publication Date
CN109192671A true CN109192671A (zh) 2019-01-11

Family

ID=64909974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811116089.2A Pending CN109192671A (zh) 2018-09-25 2018-09-25 一种三维立体芯片生产工艺方法及其走线结构

Country Status (1)

Country Link
CN (1) CN109192671A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203025453U (zh) * 2013-01-28 2013-06-26 北京京东方光电科技有限公司 阵列基板及显示装置
CN106489239A (zh) * 2014-07-07 2017-03-08 天工滤波方案日本有限公司 声波器件、以及使用该声波器件的天线双工器、模块和通信装置
CN106876261A (zh) * 2015-12-10 2017-06-20 昆山工研院新型平板显示技术中心有限公司 一种柔性导电线,及其制备方法和应用
CN209328843U (zh) * 2018-09-25 2019-08-30 深圳市麦捷微电子科技股份有限公司 一种三维立体芯片的走线结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203025453U (zh) * 2013-01-28 2013-06-26 北京京东方光电科技有限公司 阵列基板及显示装置
CN106489239A (zh) * 2014-07-07 2017-03-08 天工滤波方案日本有限公司 声波器件、以及使用该声波器件的天线双工器、模块和通信装置
CN106876261A (zh) * 2015-12-10 2017-06-20 昆山工研院新型平板显示技术中心有限公司 一种柔性导电线,及其制备方法和应用
CN209328843U (zh) * 2018-09-25 2019-08-30 深圳市麦捷微电子科技股份有限公司 一种三维立体芯片的走线结构

Similar Documents

Publication Publication Date Title
CN106233623B (zh) 频率复用器
CN105264771B (zh) 用于降低集成电路(ic)中的磁耦合的系统、以及相关组件和方法
US20130104387A1 (en) On pcb dielectric waveguide
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US8330552B2 (en) Sandwich structure for directional coupler
US11784622B2 (en) Laser-marked packaged surface acoustic wave devices
CN209328843U (zh) 一种三维立体芯片的走线结构
CN104716430B (zh) 一种具有高隔离度的双频微带天线阵
US9484887B2 (en) Acoustic wave band reject filter
CN103943928A (zh) 一种具有滤波及功分特性的平面巴伦
TWI508368B (zh) 雙頻段天線結構及其製作方法
CN109192671A (zh) 一种三维立体芯片生产工艺方法及其走线结构
TW202137624A (zh) 濾波器
US9160302B2 (en) Acoustic wave band reject filter
TW202141726A (zh) 混合三維電感器
KR20160149882A (ko) 표면실장부품 모듈
CN108134190A (zh) 基于磁性薄膜材料的多频段智能手机天线
WO2020140577A1 (zh) 紧凑型双频段 mimo 天线和移动终端
CN207517875U (zh) 基于磁性薄膜材料的多频段智能手机天线
CN110110837B (zh) 一种双频rfid电子标签及制备方法
CN105071009B (zh) 一种基于公共谐振器的ltcc双工器
CN104241856B (zh) 天线结构
US20200203314A1 (en) Multi-die module with contactless coupler and a coupling loss reduction structure
CN106329052A (zh) 一种功率分配器
CN106887655B (zh) 一种四分之一波长短路短截线微带滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination