CN109165178A - 一种基于RapidIO的弹上系统SoC芯片间高速通信方法 - Google Patents

一种基于RapidIO的弹上系统SoC芯片间高速通信方法 Download PDF

Info

Publication number
CN109165178A
CN109165178A CN201810859526.3A CN201810859526A CN109165178A CN 109165178 A CN109165178 A CN 109165178A CN 201810859526 A CN201810859526 A CN 201810859526A CN 109165178 A CN109165178 A CN 109165178A
Authority
CN
China
Prior art keywords
transmission
rapidio
mode
soc chip
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810859526.3A
Other languages
English (en)
Other versions
CN109165178B (zh
Inventor
李欣致
刘志哲
马承光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Remote Sensing Equipment
Original Assignee
Beijing Institute of Remote Sensing Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Remote Sensing Equipment filed Critical Beijing Institute of Remote Sensing Equipment
Priority to CN201810859526.3A priority Critical patent/CN109165178B/zh
Publication of CN109165178A publication Critical patent/CN109165178A/zh
Application granted granted Critical
Publication of CN109165178B publication Critical patent/CN109165178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于RapidIO的弹上系统SoC芯片间高速通信方法，包含6种传输速率，基于RapidIO3.1通信协议，根据市场需求，弹上系统SoC芯片的RapidIO接口配置了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式、门铃模式。本通信方法设计了一种自动传输方法，能够根据待传输数据量大小、目的地址基础信息，自动从四种传输模式中，选择最高效的传输模式，充分利用传输带宽，解决了弹导系统上SoC芯片与其它相联芯片对端设备的高速通信问题，同时满足大数据量和少量数据需求，传输速率最高可达10.3125Gbps，传输带宽利用率从30％提升到52％，适用于市面上大部分硬件传输接口。

Description

一种基于RapidIO的弹上系统SoC芯片间高速通信方法
技术领域
本发明涉及一种通信方法，特别是一种基于RapidIO的弹上系统SoC芯片间高速通信方法。
背景技术
弹导高性能嵌入式信号处理系统，具有芯片间及板间通讯频繁、数据量大、实时性高特点。在多核处理的弹导系统中，芯片间的传输速率直接影响导弹内部信息数据交互，因此芯片间的高速率传输十分重要。
弹导系统通常要求实时处理大量图像数据，单个处理器无法满足大数据量的高速实时处理要求。目前，分布式并行处理方式广泛应用于高速实时信号处理领域，此时芯片间传输效率会直接影响处理性能。
随着技术的发展，时钟频率越来越高，并行导线之间的相互干扰越来越严重。并行接口因为有多条并行且紧密的导线，但时钟频率提高到一定程度时，传输的数据已经无法恢复。而串口因为导线少，线间干扰容易控制，反而可以通过不断提高时钟频率来提高传输速率。新兴的高速串行传输方式取代并行成为互联通信的主流。其中，串行RapidIO(SerialRapidIO)以其低引脚数，基于报文交换的互联体系结构，高带宽、低延时、高效率及高可靠性优点成为嵌入式系统互联的国际标准，为高性能嵌入式系统互联提供了良好的解决方案。
发明内容
本发明目的在于提供一种基于RapidIO的弹上系统SoC芯片间高速通信方法，解决并行通讯模式速率难以提高、成本高的问题。
一种基于RapidIO的弹上系统SoC芯片间高速通信方法的具体步骤如下：
第一步搭建弹上系统SoC芯片支持RapidIO接口的芯片对端设备
弹上系统SoC芯片支持RapidIO接口的芯片对端设备，包括：一个或多个带有RapidIO接口的SoC芯片，一个或多个带有RapidIO接口的处理器。
带有RapidIO接口的SoC芯片：具有多核CPU处理器、片上存储器、加速模块的SoC多功能集成芯片，该集成芯片带有RapidIO高速接口，支持六种传输速率和四种通信模式，产生和接收SoC芯片间各类数据。
带有RapidIO接口的处理器：弹导系统中包含多种处理器，负责不同功能处理。
第二步自动配置弹上系统SoC芯片上RapidIO传输速率
弹上系统SoC芯片的RapidIO接口有六种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps和10.3125Gbps，划分为三个波段，其中1.25Gbps、2.5Gbps、3.125Gbps、5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段。不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，波段三是高速传输波段，独立使用物理层协议。在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置。
本方法会自动检测待传输通信的两个弹上系统SoC芯片各种的最大传输速率，再从两者之间选择出传输速率小的一方作为两个弹上系统SoC芯片间的传输速率。
第三步自动选择并配置传输模式
弹上系统SoC芯片中RapidIO接口根据市场需求，设计了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式和门铃模式。RapidIO操作是基于请求和响应事物。数据包是RapidIO系统中端点器件间的基本通信单元。发起器件或主控器件产生一个请求事物，该事物被发送至目标器件。目标器件产生一个响应事物返回至发起器件来完成该次操作。
AXI总线模式，使用前需要得知数据源地址、目的地址和数据长度。该模式适合用于已知目的存储器情况下进行只有几MB的数据传输，这种传输模式无需配置类似于DMA需要的链表和描述符信息，但它会给每个数据添加包头和包尾。
DMA模式使用前提是主设备需要知道被访问端的存储器的地址映射，其中主设备是指发起传输的设备，从设备是指被动传输的设备。使用DMA模式，主设备直接读写从设备的存储器。弹上系统SoC芯片带有的RapidIO接口的DMA支持两种工作模式：DMA寄存器和DMA链表模式。该模式下需要根据传输数据的源地址、目的地址和数据量信息，用以配置描述符表，适合已知目的存储器情况下进行上GB的数据传输。
DME模式和门铃模式采用相同的传输机制，类似于以太网的传输方式，它不要求主设备知道被访问设备的存储器情况，被访问设备的位置由邮箱号确定。所以，在这个过程中，从设备需要根据接收到的包的邮箱号把数据保存到对应的缓冲器。使用消息传递模式和门铃模式前，需要配置写模式、目的器件ID、数据长度和邮箱号。
根据待传输的数据量、是否已知被访问设备的存储器信息，自动选择传输模式，再根据相关模式自动生成该模式所需的基本配置，并进入传输状态。
第四步支持RapidIO接口对端设备的数据传输
完成第二步和第三步的自动选择速率和模式配置后，对两个弹上系统SoC芯片间的传输通路进行自动测试，确认传输通路眼图正确后，开始传输数据，并处理传输完成的回执中断信息。接收方芯片发回数据时，重新自动选择模式，以进一步利用传输带宽。
至此，完成了一种基于RapidIO的弹上系统SoC芯片间高速通信处理。
更优的，第一步中，带有RapidIO接口的处理器包括两大类：一类是作为控制器和运算单元的数字信号处理器DSP，另一类是作为运算单元的现场可编程门阵列，即FPGA。
进一步，数字信号处理器DSP和现场可编程门阵列FPGA的功能作为弹导系统的辅助功能，在使用期间和SoC芯片进行数据交互，产生和接收各类帧数据。DSP和FPGA自带RapidIO传输接口，但支持的传输速率种类不一定相同。
进一步，DSP支持5种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps，最大传输速率是5Gbps，FPGA支持6种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps，最大传速率是6.25Gbps。
更优的，第二步中，两个弹上系统SoC芯片中的一个弹上系统SoC芯的RapidIO接口最大支持5Gbps，另一个弹上系统SoC芯片的RapidIO接口最大支持10.3125Gbps，此时选择5Gbps作为弹上系统SoC芯片间的传输速率。
更优的，第三步中，所述门铃模式携带数据量以字节数计算，被作为中断，应答发送端；相反，DME模式传输数十上百GB的数据数据。
更优的，第三步中，DMA模式，会根据RapidIO3.1协议，按照协议约定格式自动生成描述符链表，配置两边弹上系统SoC芯片寄存器，自动开始传输数据，并处理传输完成的回执中断信息。
本发明通过总结弹导系统SoC芯片通信模块，提出一种基于RapidIO的弹上系统SoC芯片间高速通信处理方法，片间通信速率为10Gbps，传输带宽利用率从30％提升到52％，自动选择传输速率和传输模式，兼容市面大多数传输协议，满足弹导系统大数据量实时处理需求。
附图说明
图1一种针对弹导分布式并行处理系统的高带宽、低延时、高效率及高可靠性的串行高速通信方式的功能示意图。
具体实施方式
一种基于RapidIO的弹上系统SoC芯片间高速通信方法的具体步骤如下：
第一步搭建弹上系统SoC芯片支持RapidIO接口的芯片对端设备
弹上系统SoC芯片支持RapidIO接口的芯片对端设备，包括：一个或多个带有RapidIO接口的SoC芯片，一个或多个带有RapidIO接口的处理器，如DSP或FPGA。
带有RapidIO接口的SoC芯片：具有多核CPU处理器、片上存储器、加速模块的SoC多功能集成芯片，该集成芯片带有RapidIO高速接口，支持六种传输速率和四种通信模式，可以产生和接收SoC芯片间各类数据。
带有RapidIO接口的处理器：弹导系统中一般包含多种处理器，负责不同功能处理，主要有两大类：一类是作为控制器和运算单元的数字信号处理器DSP，另一类是作为运算单元的现场可编程门阵列，即FPGA。这两类处理器的功能虽然可以被SoC芯片替代，但仍可以作为弹导系统的辅助功能，在使用期间和SoC芯片进行数据交互，产生和接收各类帧数据。本发明兼容上述类处理器。DSP和FPGA会自带RapidIO传输接口，但支持的传输速率种类不一定相同，比如DSP支持5种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps，最大传输速率是5Gbps，FPGA支持6种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps，最大传速率是6.25Gbps。
第二步自动配置弹上系统SoC芯片上RapidIO传输速率
弹上系统SoC芯片的RapidIO接口有六种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps和10.3125Gbps，划分为三个波段，其中1.25Gbps、2.5Gbps、3.125Gbps、5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段。不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，波段三是高速传输波段，独立使用物理层协议。在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置。
本方法会自动检测待传输通信的两个弹上系统SoC芯片各种的最大传输速率，再从两者之间选择出传输速率小的一方作为两个弹上系统SoC芯片间的传输速率，比如弹上系统SoC芯一的RapidIO接口最大支持5Gbps，弹上系统SoC芯片二的RapidIO接口最大支持10.3125Gbps，此时会选择5Gbps作为弹上系统SoC芯片间的传输速率。
第三步自动选择并配置传输模式
弹上系统SoC芯片中RapidIO接口根据市场需求，设计了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式和门铃模式。RapidIO操作是基于请求和响应事物。数据包是RapidIO系统(指代什么)中端点器件间的基本通信单元。发起器件或主控器件产生一个请求事物，该事物被发送至目标器件。目标器件产生一个响应事物返回至发起器件来完成该次操作。
AXI总线模式，使用前需要得知数据源地址、目的地址和数据长度。该模式适合用于已知目的存储器情况下进行只有几MB的少量数据传输，这种传输模式无需配置类似于DMA需要的链表和描述符信息，但它会给每个数据添包头和包尾，这种模式如果在传输大量数据，会有大量冗余的包头和包尾信息，增加传输负载，不利于传输带宽的利用，只使用于少量数据传输。
DMA模式使用前提是主设备需要知道被访问端的存储器的地址映射，其中主设备是指发起传输的设备，从设备是指被动传输的设备。使用DMA模式，主设备可以直接读写从设备的存储器。弹上系统SoC芯片带有的RapidIO接口的DMA支持两种工作模式：DMA寄存器和DMA链表模式。该模式下需要根据传输数据的源地址、目的地址和数据量信息，用以配置描述符表，适合已知目的存储器情况下进行上GB的大量数据传输。
DME模式和门铃模式采用相同的传输机制，类似于以太网的传输方式，它不要求主设备知道被访问设备的存储器情况，被访问设备的位置由邮箱号确定。所以，在这个过程中，从设备需要根据接收到的包的邮箱号把数据保存到对应的缓冲器。其中，门铃模式携带数据量少，例如几个字节的数据，常被作为中断，应答发送端；相反，DME模式传输大量数据，几十上百GB的数据。使用消息传递模式和门铃模式前，需要配置写模式、目的器件ID、数据长度和邮箱号。
根据待传输的数据量、是否已知被访问设备的存储器信息，自动选择出最合适的传输模式，例如数据量少且不知道被访问存储器信息时，会自动选择门铃模式。再根据相关模式自动生成该模式所需的基本配置，并进入传输状态。例如DMA模式，会根据RapidIO3.1协议，按照协议约定格式自动生成描述符链表，配置两边弹上系统SoC芯片寄存器，自动开始传输数据，并处理传输完成的回执中断信息。
第四步支持RapidIO接口对端设备的数据传输
完成第二步和第三步的自动选择速率和模式配置后，对两个弹上系统SoC芯片间的传输通路进行自动测试，确认传输通路眼图正确后，开始传输数据，并处理传输完成的回执中断信息。接收方芯片发回数据时，会重新自动选择模式，以进一步充分利用传输带宽。至此，完成了一种基于RapidIO的弹上系统SoC芯片间高速通信处理。

Claims (7)

1.一种基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于具体步骤为：
第一步搭建弹上系统SoC芯片支持RapidIO接口的芯片对端设备
弹上系统SoC芯片支持RapidIO接口的芯片对端设备，包括：一个或多个带有RapidIO接口的SoC芯片，一个或多个带有RapidIO接口的处理器；
带有RapidIO接口的SoC芯片：具有多核CPU处理器、片上存储器、加速模块的SoC多功能集成芯片，该集成芯片带有RapidIO高速接口，支持六种传输速率和四种通信模式，产生和接收SoC芯片间各类数据；
带有RapidIO接口的处理器：弹导系统中包含多种处理器，负责不同功能处理；
第二步自动配置弹上系统SoC芯片上RapidIO传输速率
弹上系统SoC芯片的RapidIO接口有六种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps和10.3125Gbps，划分为三个波段，其中1.25Gbps、2.5Gbps、3.125Gbps、5Gbps在第一波段；6.25Gbps在第二波段；10.3125Gbps在第三波段；不同波段的速率在物理层使用不同协议，其中第一波段和第二波段使用同一物理层协议，波段三是高速传输波段，独立使用物理层协议；在启动RapidIO接口工作前，首先对传输时需要使用的速率进行配置；
自动检测待传输通信的两个弹上系统SoC芯片各种的最大传输速率，再从两者之间选择出传输速率小的一方作为两个弹上系统SoC芯片间的传输速率；
第三步自动选择并配置传输模式
弹上系统SoC芯片中RapidIO接口根据市场需求，设计了四种传输模式：AXI总线模式、DMA传输模式、DME传递模式和门铃模式；RapidIO操作是基于请求和响应事物；数据包是RapidIO系统中端点器件间的基本通信单元；发起器件或主控器件产生一个请求事物，该事物被发送至目标器件；目标器件产生一个响应事物返回至发起器件来完成该次操作；
AXI总线模式，使用前需要得知数据源地址、目的地址和数据长度；该模式适合用于已知目的存储器情况下进行只有几MB的数据传输，这种传输模式无需配置类似于DMA需要的链表和描述符信息，但它会给每个数据添加包头和包尾；
DMA模式使用前提是主设备需要知道被访问端的存储器的地址映射，其中主设备是指发起传输的设备，从设备是指被动传输的设备；使用DMA模式，主设备直接读写从设备的存储器；弹上系统SoC芯片带有的RapidIO接口的DMA支持两种工作模式：DMA寄存器和DMA链表模式；该模式下需要根据传输数据的源地址、目的地址和数据量信息，用以配置描述符表，适合已知目的存储器情况下进行上GB的数据传输；
DME模式和门铃模式采用相同的传输机制，类似于以太网的传输方式，它不要求主设备知道被访问设备的存储器情况，被访问设备的位置由邮箱号确定；所以，在这个过程中，从设备需要根据接收到的包的邮箱号把数据保存到对应的缓冲器；使用消息传递模式和门铃模式前，需要配置写模式、目的器件ID、数据长度和邮箱号；
根据待传输的数据量、是否已知被访问设备的存储器信息，自动选择传输模式，再根据相关模式自动生成该模式所需的基本配置，并进入传输状态；
第四步支持RapidIO接口对端设备的数据传输
完成第二步和第三步的自动选择速率和模式配置后，对两个弹上系统SoC芯片间的传输通路进行自动测试，确认传输通路眼图正确后，开始传输数据，并处理传输完成的回执中断信息；接收方芯片发回数据时，重新自动选择模式，以进一步利用传输带宽；
至此，完成了一种基于RapidIO的弹上系统SoC芯片间高速通信处理。
2.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第一步中，带有RapidIO接口的处理器包括两大类：一类是作为控制器和运算单元的数字信号处理器DSP，另一类是作为运算单元的现场可编程门阵列，即FPGA。
3.根据权利要求2所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，数字信号处理器DSP和现场可编程门阵列FPGA的功能作为弹导系统的辅助功能，在使用期间和SoC芯片进行数据交互，产生和接收各类帧数据；DSP和FPGA自带RapidIO传输接口，但支持的传输速率种类不一定相同。
4.根据权利要求3所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，DSP支持5种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps，最大传输速率是5Gbps，FPGA支持6种传输速率：1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps，最大传速率是6.25Gbps。
5.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第二步中，两个弹上系统SoC芯片中的一个弹上系统SoC芯的RapidIO接口最大支持5Gbps，另一个弹上系统SoC芯片的RapidIO接口最大支持10.3125Gbps，此时选择5Gbps作为弹上系统SoC芯片间的传输速率。
6.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第三步中，所述门铃模式携带数据量以字节数计算，被作为中断，应答发送端；相反，DME模式传输数十上百GB的数据数据。
7.根据权利要求1所述的基于RapidIO的弹上系统SoC芯片间高速通信处理方法，其特征在于，第三步中，DMA模式，会根据RapidIO3.1协议，按照协议约定格式自动生成描述符链表，配置两边弹上系统SoC芯片寄存器，自动开始传输数据，并处理传输完成的回执中断信息。
CN201810859526.3A 2018-08-01 2018-08-01 一种基于RapidIO的弹上系统SoC芯片间高速通信方法 Active CN109165178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810859526.3A CN109165178B (zh) 2018-08-01 2018-08-01 一种基于RapidIO的弹上系统SoC芯片间高速通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810859526.3A CN109165178B (zh) 2018-08-01 2018-08-01 一种基于RapidIO的弹上系统SoC芯片间高速通信方法

Publications (2)

Publication Number Publication Date
CN109165178A true CN109165178A (zh) 2019-01-08
CN109165178B CN109165178B (zh) 2020-04-03

Family

ID=64898453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810859526.3A Active CN109165178B (zh) 2018-08-01 2018-08-01 一种基于RapidIO的弹上系统SoC芯片间高速通信方法

Country Status (1)

Country Link
CN (1) CN109165178B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110427336A (zh) * 2019-06-18 2019-11-08 苏州浪潮智能科技有限公司 一种cpu链路速率配置方法、系统、设备及计算机介质
CN110971542A (zh) * 2019-11-22 2020-04-07 成都凯天电子股份有限公司 基于fpga的srio数据传输系统
CN111007314A (zh) * 2019-11-18 2020-04-14 晶晨半导体（深圳）有限公司 一种通过示波器余辉模式测量soc信号稳定性的方法
CN111666104A (zh) * 2020-06-11 2020-09-15 江苏华创微系统有限公司 一种支持从RapidO启动的DSP处理器设计方法
CN112148651A (zh) * 2020-10-10 2020-12-29 中国人民解放军国防科技大学 一种增强型rapidio互联装置及设备
CN112688978A (zh) * 2019-10-17 2021-04-20 希夫信息&通信株式会社 根据数据大小的自适应数据通信方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009250A (ja) * 2007-06-27 2009-01-15 Nec Network & Sensor Systems Ltd 通信システム、通信機器及びそれらに用いるデータ転送方法
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法
CN103970692A (zh) * 2013-01-25 2014-08-06 北京旋极信息技术股份有限公司 RapidIO串行数据处理方法
CN104135410A (zh) * 2014-06-20 2014-11-05 浙江中控研究院有限公司 一种基于amba总线结构的epa通信ip核及片上系统
CN104714904A (zh) * 2013-12-14 2015-06-17 中国航空工业集团公司第六三一研究所 采用窗口映射机制的RapidIO控制器及其控制方法
CN105356988A (zh) * 2015-10-16 2016-02-24 陕西海泰电子有限责任公司 一种基于PCIe的全双工DMA传输方法
CN107861898A (zh) * 2017-10-18 2018-03-30 湖北三江航天险峰电子信息有限公司 一种基于OpenVPX架构的高速背板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009250A (ja) * 2007-06-27 2009-01-15 Nec Network & Sensor Systems Ltd 通信システム、通信機器及びそれらに用いるデータ転送方法
CN103970692A (zh) * 2013-01-25 2014-08-06 北京旋极信息技术股份有限公司 RapidIO串行数据处理方法
CN104714904A (zh) * 2013-12-14 2015-06-17 中国航空工业集团公司第六三一研究所 采用窗口映射机制的RapidIO控制器及其控制方法
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法
CN104135410A (zh) * 2014-06-20 2014-11-05 浙江中控研究院有限公司 一种基于amba总线结构的epa通信ip核及片上系统
CN105356988A (zh) * 2015-10-16 2016-02-24 陕西海泰电子有限责任公司 一种基于PCIe的全双工DMA传输方法
CN107861898A (zh) * 2017-10-18 2018-03-30 湖北三江航天险峰电子信息有限公司 一种基于OpenVPX架构的高速背板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D. BUENO 、 A. LEKO 、 C. CONGER等: "Simulative analysis of the RapidIO embedded interconnect architecture for real-time, network-intensive applications", 《29TH ANNUAL IEEE INTERNATIONAL CONFERENCE ON LOCAL COMPUTER NETWORKS IN IEEE》 *
李吉锋、毛晓丹、董博宇等: "一种高速并行信号处理系统设计", 《现代电子技术》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110427336A (zh) * 2019-06-18 2019-11-08 苏州浪潮智能科技有限公司 一种cpu链路速率配置方法、系统、设备及计算机介质
CN110427336B (zh) * 2019-06-18 2022-11-18 苏州浪潮智能科技有限公司 一种cpu链路速率配置方法、系统、设备及计算机介质
CN112688978A (zh) * 2019-10-17 2021-04-20 希夫信息&通信株式会社 根据数据大小的自适应数据通信方法
CN111007314A (zh) * 2019-11-18 2020-04-14 晶晨半导体（深圳）有限公司 一种通过示波器余辉模式测量soc信号稳定性的方法
CN110971542A (zh) * 2019-11-22 2020-04-07 成都凯天电子股份有限公司 基于fpga的srio数据传输系统
CN110971542B (zh) * 2019-11-22 2022-11-25 成都凯天电子股份有限公司 基于fpga的srio数据传输系统
CN111666104A (zh) * 2020-06-11 2020-09-15 江苏华创微系统有限公司 一种支持从RapidO启动的DSP处理器设计方法
CN111666104B (zh) * 2020-06-11 2023-12-19 江苏华创微系统有限公司 一种支持从RapidI/O启动的DSP处理器设计方法
CN112148651A (zh) * 2020-10-10 2020-12-29 中国人民解放军国防科技大学 一种增强型rapidio互联装置及设备
CN112148651B (zh) * 2020-10-10 2022-05-03 中国人民解放军国防科技大学 一种增强型rapidio互联装置及设备

Also Published As

Publication number Publication date
CN109165178B (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
CN109165178A (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
CN101169771B (zh) 一种axi内部总线的外部接口装置及其数据传输方法
US8885480B2 (en) Packet priority in a network processor
US9678891B2 (en) Efficient search key controller with standard bus interface, external memory interface, and interlaken lookaside interface
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
EP4002137B1 (en) Secure digital (sd) direct command for improving throughput with a reduced memory footprint
CN103885840A (zh) 一种基于AXI4总线的FCoE协议加速引擎IP核
CN110058207B (zh) 一种用于雷达信号传输的多lane数据同步及重组系统与方法
CN105635176A (zh) 一种基于RapidIO的网络数据传输方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN105356988A (zh) 一种基于PCIe的全双工DMA传输方法
EP1620805A1 (en) Controller interface
US8260994B2 (en) Interface for prototyping integrated systems
US9594706B2 (en) Island-based network flow processor with efficient search key processing
CN101494616A (zh) 通信协议中分组长度的灵活性的实现
CN108667706A (zh) 串口数量动态可调的以太网串口服务器及其数据传输方法
CN209560543U (zh) 大数据运算芯片
KR20160147373A (ko) 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법
CN115296743A (zh) 光纤通信转接系统
EP2300925B1 (en) System to connect a serial scsi array controller to a storage area network
CN101192911B (zh) 一种时分复用模式下传输数据的方法和系统
CN108712242B (zh) 分组设备内提升信令处理能力的系统及方法
US9632959B2 (en) Efficient search key processing method
CN113766017A (zh) 一种基于请求响应式实时以太网载荷数据传输控制系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant