CN109150179A - 时钟分发系统及方法 - Google Patents

时钟分发系统及方法 Download PDF

Info

Publication number
CN109150179A
CN109150179A CN201810965296.9A CN201810965296A CN109150179A CN 109150179 A CN109150179 A CN 109150179A CN 201810965296 A CN201810965296 A CN 201810965296A CN 109150179 A CN109150179 A CN 109150179A
Authority
CN
China
Prior art keywords
clock
buffer chip
clock buffer
difference value
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810965296.9A
Other languages
English (en)
Inventor
秦晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai United Imaging Healthcare Co Ltd
Original Assignee
Shanghai United Imaging Healthcare Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai United Imaging Healthcare Co Ltd filed Critical Shanghai United Imaging Healthcare Co Ltd
Priority to CN201810965296.9A priority Critical patent/CN109150179A/zh
Publication of CN109150179A publication Critical patent/CN109150179A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/26—Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种时钟分发系统及方法，其中，该系统包括：时钟源，用于提供时钟信号；至少一个述第一时钟缓冲芯片，与时钟源连接，用于将时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；至少两个第二时钟缓冲芯片，用于将第一同步输出信号扇出多个相互独立的第二同步输出信号；偏移测量单元，用于获取各第二时钟缓冲芯片所输出的第二同步输出信号的时钟相位，并确定出获取到的各时钟相位的差异值；处理器，与偏移测量单元连接，用于根据差异值对时间数字转换器所检测到与各时钟相位对应的光子到达时间进行调整。本技术方案，能够有效不同时钟缓冲器之间产生的时钟偏斜，减小时钟分配系统的输出误差。

Description

时钟分发系统及方法
技术领域
本发明实施例涉及医疗诊断设备技术领域，尤其涉及一种时钟分发系统及方法。
背景技术
正电子发射断层成像(Positron Emission Tomography，PET)，是通过检测湮灭的正负电子所释放的能量相等方向相反的gamma光子对来实现对放射性同位素分布的成像。湮灭产生的光子分别被探测器环上不同的探测器模块所检测，PET设备判断一对光子来自同一个湮灭事件的依据是两个光子到达探测器的时间足够靠近，例如10ns，4ns等。
信噪比更高的TOF-PET是通过计算两个光子的到达时间差来判断一个湮灭事件发生的位置概率。如果光子到达时间的检测存在误差，那么所估计的湮灭事件的位置的分布中心就会偏移，这就相当于给图像重建提供错误的位置信息，对于图像重建来说，会造成信噪比下降，甚至出现图像错误的情况。
目前PET系统的时钟分发系统采用的是开环的时钟分发，采用较低skew的时钟buffer进行时钟分配，但是由于半导体工艺导致的时钟芯片参数离散型造成的片与片之间的延迟差异是不可避免的，当更换了时钟分发系统之后，现有做法是必须采用系统校正的方法对系统整个链路的时间延迟进行测算和校正；整个过程十分繁琐和耗时，并且需要具有特定形状的放射源的参与，对于技术人员的要求较高，整个实施过程成本较高。
不同时钟缓冲器之间往往会产生时钟偏斜，常以part to part skew来表述。不同的时钟buffer芯片对时钟信号的延迟不一样，通常达到几百皮秒，接近纳秒级别，为了实现部件的可直接替换，减小时钟分配系统的输出偏差，最重要的一步就是消除part to partskew的影响。
发明内容
本发明实施例提供了一种时钟分发系统及方法，以解决由时钟分发过程中产生的时钟偏移而导致的采集数据不准确的技术问题，实现减小时钟分配系统的输出偏差的技术效果。
第一方面，本发明实施例提供了一种时钟分发系统，该系统包括：时钟源、至少一个第一时钟缓冲芯片、至少两个第二时钟缓冲芯片、偏移测量单元和处理器；其中，
所述时钟源，用于提供时钟信号；
所述第一时钟缓冲芯片，与所述时钟源连接，用于将所述时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；
所述第二时钟缓冲芯片，用于将所述第一同步输出信号扇出多个相互独立的第二同步输出信号；
所述偏移测量单元，与每个所述第二时钟缓冲芯片中至少一个输出通道连接，用于获取各所述第二时钟缓冲芯片所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值；
所述处理器，与所述偏移测量单元连接，用于根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
进一步地，所述的系统还包括：
存储装置，分别与所述偏移测量单元以及所述处理器连接，用于存储各所述时钟相位的差异值，以供所述处理器读取所述差异值。
进一步地，所述存储装置包括内置式存储器。
进一步地，所述第二时钟缓冲芯片还与探测器模块连接，用于将所述第二同步输出信号输入至不同的探测器模块作为参考时钟。
进一步地，各所述第二时钟缓冲芯片中至少一个输出通道与所述偏移测量单元之间的布线参数相同，其中所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。
第二方面，本发明实施例还提供了一种时钟分发方法，该方法包括：
通过第一时钟缓冲芯片将时钟源输出的时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；
通过所述第二时钟缓冲芯片将所述第一同步输出信号扇出多个相互独立的第二同步输出信号；
通过偏移测量单元获取每个所述第二时钟缓冲芯片中至少一个输出通道所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值；
通过处理器根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
进一步地，所述的方法还包括：
通过存储装置存储各所述时钟相位的差异值，以供所述处理器读取所述差异值。
进一步地，所述存储装置包括内置式存储器。
进一步地，所述的方法还包括：
通过所述第二时钟缓冲芯片将所述第二同步输出信号输入至不同的探测器模块作为参考时钟。
进一步地，各所述第二时钟缓冲芯片中至少一个输出通道与所述偏移测量单元之间的布线参数相同，其中所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。
本发明实施例的技术方案，通过第一时钟缓冲芯片和第二时钟缓冲芯片将时钟源的时钟信号扇出为多个相互独立的第二同步输出信号，即实现了通过两级分发将同源的时钟信号转化为多个时钟信号进行分发，进而通过偏移测量单元确定出获取到的与各第二同步输出信号的时钟相位的差异值，由处理器根据该差异值对时间数字转换器所检测到与各时钟相位对应的光子到达时间进行调整，以解决时钟分发系统产生时钟偏移以及需要反复人工校正等技术问题，实现减小时钟分配系统的输出偏差，消除片与片之间的时钟偏移对采集数据的准确性所产生的影响，优化现有时钟分发系统的技术效果。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例一所提供的一种时钟分发系统的结构示意图；
图2是本发明实施例二所提供的一种时钟分发方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一所提供的一种时钟分发系统的结构图。如图1所示，该时钟分发系统包括：时钟源10、至少一个第一时钟缓冲芯片20、至少两个第二时钟缓冲芯片30、偏移测量单元40和处理器50；其中，所述时钟源10，用于提供时钟信号；所述第一时钟缓冲芯片20，与所述时钟源10连接，用于将所述时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片30；所述第二时钟缓冲芯片30，用于将所述第一同步输出信号扇出多个相互独立的第二同步输出信号；所述偏移测量单元40，与每个所述第二时钟缓冲芯片30中至少一个输出通道连接，用于获取各所述第二时钟缓冲芯片30所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值；所述处理器50，与所述偏移测量单元40连接，用于根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
示例性地，可以通过差异值为正数还是负数来表示时钟信号提前还是时钟延迟。如果时钟信号提前，则将时间数字转换器所检测到与各所述时钟相位对应的光子到达时间加上差异值的绝对值，作为最终的光子到达时间；类似地，如果时钟信号延迟，则将时间数字转换器所检测到与各所述时钟相位对应的光子到达时间减去差异值的绝对值，作为最终的光子到达时间。
其中，偏移测量单元40需要确定出各所述时钟相位的差异值，即需要测量不同通道时钟相位之间的相位差异的具体值，例如差异值是多少皮秒，因此需要具有较高的测量精度。该偏移测量单元40可以通过多种方式实现，示例性地，偏移测量单元40可通过时间数字转换器(Time Digital Converter,，TDC)来实现。可选地，TDC单元可通过现场可编程门阵列(Field－Programmable Gate Array，FPGA)的进位链实现。此时，可对TDC进行校准，进一步还可对信号输入端口进行布线约束，这样设置的好处在于能够有效避免FPGA内部走线带来信号的额外延迟。
上述技术方案，通过“测量-数字校正”的方式对各时钟用户所上传的TDC数据进行修正，以一种虚拟的方式达到时钟基准对齐的目的；所述的测量指的是在时钟分配系统内部用硬件的方式实现的相位测量，而非用PET整机校准的方式对整个系统链路进行时间校准。
当更换时钟分配系统所对应的硬件部件的时候，由于各所述时钟相位的差异值即各时钟通道的偏差会被准确测量并通过数字方式对各时钟用于所采集的TDC数据进行对齐校正，因此该硬件更换不会带来系统时间基准的偏移；对于基于飞行时间技术的正电子发射断层成像TOF PET来说，更换了时钟分配系统，不会对时间偏移Time Offset指标带来严重恶化。
其中，时钟源10优选是采用低抖动高精度的时钟源10。第一时钟缓存芯片20和第二时钟缓存芯片30优选是采用低偏移低附加抖动的时钟缓存芯片buffer，芯片内各输出通道之间具有较低偏移skew水平。本发明实施例中的时钟分发系统可包括两个及两个以上的第二时钟缓存芯片30。进一步地，每个第二时钟缓存芯片30具有多个扇出通道，例如每个第二时钟缓存芯片可以包括一个输入通道八个输出通道。优选是，每个第二时钟缓存芯片均具有较小的片内输出偏移。
存储装置，分别与所述偏移测量单元40以及所述处理器50连接，用于存储各所述时钟相位的差异值，以供所述处理器50读取所述差异值。可选地，所述存储装置可以包括内置式存储器和/或外接式存储器。其中，所述内置式存储器包括电可擦可编程只读存储器和/或闪存芯片。
在上述技术方案的基础上，所述第二时钟缓冲芯片30还可与探测器模块连接，用于将所述第一同步输出信号扇出多个相互独立的第二同步输出信号输入至不同的探测器模块作为参考时钟。
当然，在本时钟分发系统中，为了实现多通道的需求，还可以包括与第二时钟缓冲芯片30连接的第三时钟缓存芯片，用于将第二同步输出信号扇出多个相互独立的第三同步输出信号，进一步地，第三时钟缓冲芯片还可与探测器模块连接，用于将第三同步输出信号输入至不同的探测器模块作为参考时钟。进一步地，还可以在第二时钟缓冲芯片30和第三时钟缓冲芯片设置有时间延迟单元，所述时间延迟单元与偏移测量单元40连接，如上技术方案中所提及的时钟分发方法来对输入第三时钟缓冲芯片的时钟信号进行调整。诸如此类，凡是采用本发明实施例的偏移测量单元40和时钟延迟单元对时钟信号进行调整的方案均在本发明的保护范围之内。
需要说明的是，探测器模块可以是共用同一个参考时钟的探测器单元。以PET系统为例，在PET系统中，有若干个探测器模块构成一个PET探测器环，每一个PET探测器模块具有一个参考时钟。因此各探测器模块可分别与不同的第二时钟缓冲芯片连接。
可以理解的是，本发明实施例中的“第一时钟缓冲芯片”、“第二时钟缓冲芯片”和“第三时钟缓存芯片”中的“第一”、“第二”和“第三”仅仅是用于区分不同层级的时钟缓存芯片，并非限定。
为了减少布线对时钟分发产生的影响，可选是各所述第二时钟缓冲芯片30中至少一个输出通道与所述偏移测量单元40之间的布线参数相同。其中，所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。以在印刷电路板PCB上实施为例，需要控制的布线参数包括：PCB走线长度，叠层类型以及PCB材质类型等，以保证各支路在传输过程中的时钟延迟量相等。
本实施例的技术方案，通过第一时钟缓冲芯片和第二时钟缓冲芯片将时钟源的时钟信号扇出为多个相互独立的第二同步输出信号，即实现了通过两级分发将同源的时钟信号转化为多个时钟信号进行分发，进而通过偏移测量单元确定出获取到的与各第二同步输出信号的时钟相位的差异值，由处理器根据该差异值对时间数字转换器所检测到与各时钟相位对应的光子到达时间进行调整，以解决时钟分发系统产生时钟偏移以及需要反复人工校正等技术问题，实现减小时钟分配系统的输出偏差，消除片与片之间的时钟偏移对采集数据的准确性所产生的影响，优化现有时钟分发系统的技术效果。
实施例二
图2为本发明实施例二所提供的一种时钟分发方法的流程示意图。该方法尤其适用于需要对时钟分发过程中产生的时钟偏移进行调整的情况，可以由本发明实施例所提供的时钟分发系统来执行，该系统可以通过软件和/或硬件的方式来实现。
如图2所示，本实施例的方法具体包括：
S210、通过第一时钟缓冲芯片将时钟源输出的时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片。
S220、通过所述第二时钟缓冲芯片将所述第一同步输出信号扇出多个相互独立的第二同步输出信号。
S230、通过偏移测量单元获取每个所述第二时钟缓冲芯片中至少一个输出通道所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值。
可选是，将各第二时钟缓冲芯片中任意一个第二时钟缓冲芯片的时钟相位作为参考时钟相位，计算其余各第二时钟缓冲芯片的时钟相位与所述参考时钟相位的差异值。
S240、通过处理器根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
本实施例的技术方案，通过第一时钟缓冲芯片和第二时钟缓冲芯片将时钟源的时钟信号扇出为多个相互独立的第二同步输出信号，即实现了通过两级分发将同源的时钟信号转化为多个时钟信号进行分发，进而通过偏移测量单元确定出获取到的与各第二同步输出信号的时钟相位的差异值，由处理器根据该差异值对时间数字转换器所检测到与各时钟相位对应的光子到达时间进行调整，以解决时钟分发系统产生时钟偏移以及需要反复人工校正等技术问题，实现减小时钟分配系统的输出偏差，消除片与片之间的时钟偏移对采集数据的准确性所产生的影响，优化现有时钟分发系统的技术效果。
可选是，通过存储装置存储各所述时钟相位的差异值，以供所述处理器读取所述差异值。可选地，所述存储装置包括内置式存储器和/或外接式存储器。其中，所述内置式存储器具体可包括电可擦可编程只读存储器和/或闪存芯片。
在上述各技术方案的基础上，还可进一步通过所述第二时钟缓冲芯片将所述第一同步输出信号扇出多个相互独立的第二同步输出信号输入至不同的探测器模块作为参考时钟。
如前所述，为了充分保证时钟分发的精准度，可选是各所述第二时钟缓冲芯片中至少一个输出通道与所述偏移测量单元之间的布线参数相同，其中所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。
上述时钟分发方法可采用本发明任意一个实施例所提供的时钟分发系统实现，具备执行上述时钟分发系统相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意一个实施例所提供的时钟分发系统。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种时钟分发系统，其特征在于，包括：时钟源、至少一个第一时钟缓冲芯片、至少两个第二时钟缓冲芯片、偏移测量单元和处理器；其中，
所述时钟源，用于提供时钟信号；
所述第一时钟缓冲芯片，与所述时钟源连接，用于将所述时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；
所述第二时钟缓冲芯片，用于将所述第一同步输出信号扇出多个相互独立的第二同步输出信号，并经多个相互独立的输出通道输出；
所述偏移测量单元，与每个所述第二时钟缓冲芯片中至少一个输出通道连接，用于获取各所述第二时钟缓冲芯片的至少一个输出通道所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值；
所述处理器，与所述偏移测量单元连接，用于根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
2.根据权利要求1所述的系统，其特征在于，还包括：
存储装置，分别与所述偏移测量单元以及所述处理器连接，用于存储各所述时钟相位的差异值，以供所述处理器读取所述差异值。
3.根据权利要求2所述的系统，其特征在于，所述存储装置包括内置式存储器。
4.根据权利要求1所述的系统，其特征在于，所述第二时钟缓冲芯片还与探测器模块连接，用于将所述第二同步输出信号输入至不同的探测器模块作为参考时钟。
5.根据权利要求1所述的系统，其特征在于：各所述第二时钟缓冲芯片中至少一个输出通道与所述偏移测量单元之间的布线参数相同，其中所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。
6.一种时钟分发方法，其特征在于，包括：
通过第一时钟缓冲芯片将时钟源输出的时钟信号扇出多个相互独立的第一同步输出信号输入至第二时钟缓冲芯片；
通过所述第二时钟缓冲芯片将所述第一同步输出信号扇出多个相互独立的第二同步输出信号；
通过偏移测量单元获取每个所述第二时钟缓冲芯片中至少一个输出通道所输出的所述第二同步输出信号的时钟相位，并确定出获取到的各所述时钟相位的差异值；
通过处理器根据所述差异值对时间数字转换器所检测到与各所述时钟相位对应的光子到达时间进行调整。
7.根据权利要求6所述的方法，其特征在于，还包括：
通过存储装置存储各所述时钟相位的差异值，以供所述处理器读取所述差异值。
8.根据权利要求7所述的方法，其特征在于：所述存储装置包括内置式存储器。
9.根据权利要求6所述的方法，其特征在于，还包括：
通过所述第二时钟缓冲芯片将所述第二同步输出信号输入至不同的探测器模块作为参考时钟。
10.根据权利要求6所述的方法，其特征在于：各所述第二时钟缓冲芯片中至少一个输出通道与所述偏移测量单元之间的布线参数相同，其中所述布线参数包括布线长度、走线类型、叠层类型以及载体材质中的至少一个。
CN201810965296.9A 2018-08-23 2018-08-23 时钟分发系统及方法 Pending CN109150179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810965296.9A CN109150179A (zh) 2018-08-23 2018-08-23 时钟分发系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810965296.9A CN109150179A (zh) 2018-08-23 2018-08-23 时钟分发系统及方法

Publications (1)

Publication Number Publication Date
CN109150179A true CN109150179A (zh) 2019-01-04

Family

ID=64791375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810965296.9A Pending CN109150179A (zh) 2018-08-23 2018-08-23 时钟分发系统及方法

Country Status (1)

Country Link
CN (1) CN109150179A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111466936A (zh) * 2020-03-31 2020-07-31 上海联影医疗科技有限公司 时钟同步方法、装置及计算机设备
CN111682917A (zh) * 2020-05-21 2020-09-18 南昌大学 一种双时部智能数据获取系统及电路构建方法
CN112783814A (zh) * 2019-11-06 2021-05-11 中科寒武纪科技股份有限公司 用于多模式pcie扩频的时钟电路、电子装置及其方法
US11931197B2 (en) 2019-05-29 2024-03-19 Shanghai United Imaging Healthcare Co., Ltd. Systems and methods for clock synchronization

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622551A (zh) * 2007-02-27 2010-01-06 皇家飞利浦电子股份有限公司 对x射线光子进行计数的装置、成像设备和方法
CN101960330A (zh) * 2008-02-25 2011-01-26 皇家飞利浦电子股份有限公司 用于辐射探测器的等平面主链
CN102859391A (zh) * 2011-04-21 2013-01-02 株式会社东芝 电子设备以及输出方法
CN103049411A (zh) * 2011-10-11 2013-04-17 北京大基康明医疗设备有限公司 一种通信控制装置、设备及方法
CN103488247A (zh) * 2013-09-17 2014-01-01 沈阳东软医疗系统有限公司 一种时钟校准方法、装置与系统
CN107147443A (zh) * 2017-05-08 2017-09-08 重庆邮电大学 一种光子探测阵列信号的合成及开环同步方法
CN107168458A (zh) * 2017-06-07 2017-09-15 苏州瑞迈斯医疗科技有限公司 一种用于数字化pet探测器的时钟分配装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622551A (zh) * 2007-02-27 2010-01-06 皇家飞利浦电子股份有限公司 对x射线光子进行计数的装置、成像设备和方法
CN101960330A (zh) * 2008-02-25 2011-01-26 皇家飞利浦电子股份有限公司 用于辐射探测器的等平面主链
CN102859391A (zh) * 2011-04-21 2013-01-02 株式会社东芝 电子设备以及输出方法
CN103049411A (zh) * 2011-10-11 2013-04-17 北京大基康明医疗设备有限公司 一种通信控制装置、设备及方法
CN103488247A (zh) * 2013-09-17 2014-01-01 沈阳东软医疗系统有限公司 一种时钟校准方法、装置与系统
CN107147443A (zh) * 2017-05-08 2017-09-08 重庆邮电大学 一种光子探测阵列信号的合成及开环同步方法
CN107168458A (zh) * 2017-06-07 2017-09-15 苏州瑞迈斯医疗科技有限公司 一种用于数字化pet探测器的时钟分配装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11931197B2 (en) 2019-05-29 2024-03-19 Shanghai United Imaging Healthcare Co., Ltd. Systems and methods for clock synchronization
CN112783814A (zh) * 2019-11-06 2021-05-11 中科寒武纪科技股份有限公司 用于多模式pcie扩频的时钟电路、电子装置及其方法
CN112783814B (zh) * 2019-11-06 2024-05-10 中科寒武纪科技股份有限公司 用于多模式pcie扩频的时钟电路、电子装置及其方法
CN111466936A (zh) * 2020-03-31 2020-07-31 上海联影医疗科技有限公司 时钟同步方法、装置及计算机设备
CN111466936B (zh) * 2020-03-31 2021-07-16 上海联影医疗科技股份有限公司 时钟同步方法、装置及计算机设备
CN111682917A (zh) * 2020-05-21 2020-09-18 南昌大学 一种双时部智能数据获取系统及电路构建方法
CN111682917B (zh) * 2020-05-21 2021-07-20 南昌大学 一种双时部智能数据获取系统及电路构建方法

Similar Documents

Publication Publication Date Title
CN109150179A (zh) 时钟分发系统及方法
CN108988858B (zh) 时钟分发系统及方法
Korcyl et al. Evaluation of single-chip, real-time tomographic data processing on FPGA SoC devices
Seidel et al. Resolution uniformity and sensitivity of the NIH ATLAS small animal PET scanner: comparison to simulated LSO scanners without depth-of-interaction capability
US10930031B2 (en) Synchronization method and system for single event list type data in PET imaging
US10006808B2 (en) Adjusting gain of detector
EP2899570B1 (en) Method and device for digitalizing scintillation pulse
US20170302281A1 (en) Clock synchronization between time calibration boards
JPH07503077A (ja) Ｐｅｔスキャナ用の自動化一致タイミング校正法
Nadig et al. Evaluation of the PETsys TOFPET2 ASIC in multi-channel coincidence experiments
CN103488247A (zh) 一种时钟校准方法、装置与系统
CN106716179A (zh) 数字正电子发射断层摄影中的飞行时间校准
US10064587B2 (en) Determining response lines for image reconstruction
Simioni et al. The Topological Processor for the future ATLAS Level-1 Trigger: from design to commissioning
CN104685373A (zh) 插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法
CN110680370B (zh) 图像重建方法、装置、控制台设备及pet系统
Garzetti et al. Plug-and-play TOF-PET module readout based on TDC-on-FPGA and gigabit optical fiber network
US8704190B2 (en) Radiation detection signal processing method and system
Tang et al. Upgrade analog readout and digitizing system for ATLAS TileCal demonstrator
CN102538972A (zh) 红外焦平面阵列信号模拟器
Cundiff et al. The MINOS near detector front end electronics
Junnarkar et al. Next generation of real time data acquisition, calibration and control system for the RatCAP scanner
Bogdan et al. A 96-channel FPGA-based Time-to-Digital Converter (TDC) and fast trigger processor module with multi-hit capability and pipeline
CN103070697B (zh) Pet系统探测装置的符合判断电路及其调整装置和方法
CN108665972A (zh) 一种pet电子学数据处理方法及pet电子学系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201807 Shanghai City, north of the city of Jiading District Road No. 2258

Applicant after: Shanghai Lianying Medical Technology Co., Ltd

Address before: 201807 Shanghai City, north of the city of Jiading District Road No. 2258

Applicant before: SHANGHAI UNITED IMAGING HEALTHCARE Co.,Ltd.