CN109144943A - 基于高速串行通道互连的计算芯片与存储器芯片组合系统 - Google Patents

基于高速串行通道互连的计算芯片与存储器芯片组合系统 Download PDF

Info

Publication number
CN109144943A
CN109144943A CN201810672821.8A CN201810672821A CN109144943A CN 109144943 A CN109144943 A CN 109144943A CN 201810672821 A CN201810672821 A CN 201810672821A CN 109144943 A CN109144943 A CN 109144943A
Authority
CN
China
Prior art keywords
chip
computing
group
speed serial
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810672821.8A
Other languages
English (en)
Inventor
童元满
陆洪毅
刘垚
童乔凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Anxin Intelligent Control Technology Co Ltd
Original Assignee
Shenzhen Anxin Intelligent Control Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anxin Intelligent Control Technology Co Ltd filed Critical Shenzhen Anxin Intelligent Control Technology Co Ltd
Priority to CN201810672821.8A priority Critical patent/CN109144943A/zh
Publication of CN109144943A publication Critical patent/CN109144943A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Dram (AREA)

Abstract

本发明涉及计算机系统结构与集成电路设计领域，公开了一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括若干个计算芯片和若干个存储器芯片组，存储器芯片组内包含若干个存储器芯片，基于算法数据流图映射的系统结构将计算芯片划分为n组计算芯片组，每个计算芯片组内包含若干个计算芯片，在需要进行数据共享和交换的计算芯片组之间设有若干个存储器芯片组，计算芯片组内的计算芯片通过若干条高速串行通道与相邻的所有存储器芯片组连接。本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统，可根据需要灵活提升高速串行通道数量来提高访存带宽，整体系统结构设计灵活，有效适应计算芯片间流式数据处理的场景，且存储成本低。

Description

基于高速串行通道互连的计算芯片与存储器芯片组合系统
技术领域
本发明涉及计算机系统结构与集成电路设计领域，具体涉及一种基于高速串行通道互连的计算芯片与存储器芯片组合系统。
背景技术
在各种不同类型的算法中，有大量的算法属于访存密集型算法，也就是算法执行过程中访存操作所占的比重更高，访存性能很大程度上决定了算法运行时性能。特别是对于那种访存模式不规则的算法，也就是那种访存局部性很差的算法，Cache(高速缓存)在算法执行过程中不能起到有效的加速作用。在这种情况下，访存带宽和延时对于算法运行时性能起到决定性作用。
当前，为提高存储系统的性能，业界推出了多种不同技术路线的新型存储技术，比如DDR4/DDR5、GDDR5、HMC(Hybrid Memory Cube)、HBM(High Bandwidth Memory)等。虽然各种新型存储技术能够提高越来越高的访存带宽，但是依然存在两个方面的不足。一是这些存储技术的带宽提高受限，它们采用多位并行的接口总线，进一步提高带宽的主要方式是采用更宽的接口总线或者提高接口速率，但是多位并行绑定传输对于信号完整性要求较高，更宽更高速率的接口实现难度越来越大；主处理器如果要进一步提高访存带宽，必须集成更多的访存接口，受限于芯片尺寸和管脚数量，宽总线类型访存接口的集成数量难以大幅提升。二是新型存储技术的实现成本较高，如先进的HBM技术的工程费用就高达上千万美元。三是上述各种新型存储技术本身不具有共享使用模式，或者共享的粒度很低，比如DDR4/DDR5、GDDR5、以及HBM存储介质都只能被与之直接相连的主控芯片访问，不能实现多个主控芯片的直接共享访问；HMC虽然能够连接多个主控芯片，但是不支持超过4个以上的主控芯片共享使用。上述各种新型存储技术的弱共享使用特性一定程度上更加使得采用新型存储的成本更高。
发明内容
本发明的目的就是针对上述技术的不足，提供一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，可根据需要灵活提升高速串行通道数量来提高访存带宽，整体系统结构设计灵活，有效适应计算芯片间流式数据处理的场景，且存储成本低。
为实现上述目的，本发明所设计的基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括若干个计算芯片和若干个存储器芯片组，所述存储器芯片组内包含若干个存储器芯片，基于算法数据流图映射的系统结构，将所述计算芯片划分为n组计算芯片组，每个所述计算芯片组内包含若干个所述计算芯片，在需要进行数据共享和交换的所述计算芯片组之间设有若干个存储器芯片组，所述计算芯片组内的计算芯片通过若干条高速串行通道与相邻的所有存储器芯片组连接。
优选地，所述计算芯片数量为1时，所述计算芯片通过若干条高速串行通道分别与每个所述存储器芯片组相连。
优选地，将所述计算芯片划分为1组计算芯片组，每个所述计算芯片均通过若干条高速串行通道分别与每个所述存储器芯片组相连。
优选地，将所述计算芯片划分为1组计算芯片组，相邻的两个所述计算芯片之间通过若干条高速串行通道连接，所述计算芯片之间依次通过若干条高速串行通道首尾相连，所述计算芯片通过若干条高速串行通道与所有存储器芯片组均连接。
优选地，所述存储器芯片组数量为0。
优选地，所述存储器芯片组内的存储器芯片通过高速串行通道级联。
本发明与现有技术相比，具有以下优点：
1、通过高速串行通道连接计算芯片与存储器芯片组，可以根据需要灵活提高高速串行通道数量来提高访存带宽；
2、多个计算芯片通过高速串行通道可以连接至若干个集中式共享的存储器芯片组，不仅灵活实现数据共享，也可以有效降低存储器在整体系统中的成本开销；
3、通过高速串行通道可以直接连接计算芯片，不仅可以为整体系统结构设计提供了灵活性，也可以有效适应计算芯片间流式数据处理的场景。
附图说明
图1为本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统基于算法数据流图映射的组合结构示意图；
图2为本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统单个计算芯片与多个存储器芯片组的组合结构示意图；
图3为本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统多个计算芯片与多个存储器芯片组的组合结构示意图；
图4为本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统中计算芯片直连与共享存储器芯片相结合的组合结构示意图；
图5为将图4存储器芯片取消后的计算芯片组合结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细说明。
实施例一
如图2所示，一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括1个计算芯片和x个存储器芯片组，x为自然数，每个存储器芯片组内包含若干个存储器芯片，计算芯片为主控芯片，计算芯片通过至少1个高速串行通道分别与每个存储器芯片组连接，也可以根据应用需求，使用多于1个的高速串行通道连接各个存储器芯片组，此时计算芯片运行时数据分布在所有存储器芯片中，所有的存储器芯片被1个计算芯片独占使用，本实施例中，存储器芯片组内的存储器芯片通过高速串行通道级联。
实施例二
如图3所示，一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括n个计算芯片和m个存储器芯片组，每个存储器芯片组内包含若干个存储器芯片，存储器芯片组内的存储器芯片通过高速串行通道级联，n、m均为自然数，将计算芯片划分为1组计算芯片组，每个计算芯片均通过若干条高速串行通道分别与每个存储器芯片组相连，也就是每个计算芯片都能够访问所有的存储器芯片组，这m个存储器芯片被n个计算芯片共享使用，这种系统结构不仅可以非常简单的在n个计算芯片之间实现数据共享，同时也降低了系统中存储器芯片的使用成本开销。
实施例三
如图1所示，一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括若干个计算芯片和若干个存储器芯片组，存储器芯片组内包含若干个存储器芯片，存储器芯片组内的存储器芯片通过高速串行通道级联，基于算法数据流图映射的系统结构，将计算芯片划分为h组计算芯片组，h为自然数，每个计算芯片组内包含若干个计算芯片，如第一组计算芯片组内包含a1个计算芯片，分别记为c1.1、c1.2、…、c1.a1，第二组计算芯片组内包含a2个计算芯片，分别记为c2.1、c2.2、…、c2.a2，依次类推，第h组计算芯片组内包含ah个计算芯片，分别记为ch.1、ch.2、…、ch.ah，在需要进行数据共享和交换的计算芯片组之间设有若干个存储器芯片组，如在第一组计算芯片组和第二组计算芯片组之间设有x1个存储器芯片组，分别记为m1.1、m1.2、…、m1.x1，在第二组计算芯片组和第三组计算芯片组之间设有x2个存储器芯片组，分别记为m2.1、m2.2、…、m2.x2，依次类推，在第h-1组计算芯片组和第h组计算芯片组之间设有x(h-1)个存储器芯片组，分别记为m(h-1).1、m(h-1).2、…、m(h-1).x(h-1)，计算芯片组内的计算芯片均通过若干条高速串行通道与相邻的所有存储器芯片组连接，即第一组计算芯片组的a1个计算芯片和第二组计算芯片组的a2个计算芯片均通过若干条高速串行通道与设在第一组计算芯片组和第二组计算芯片组之间的x1个存储器芯片组连接，这x1个存储器芯片组作为第一组计算芯片组和第二组计算芯片组之间的公共数据缓存，依次类推，第h-1组计算芯片组的a(h-1)个计算芯片和第h组计算芯片组的ah个计算芯片均通过若干条高速串行通道与设在第(h-1)组计算芯片组和第h组计算芯片组之间的x(h-1)个存储器芯片组连接，这x(h-1)个存储器芯片组作为第(h-1)组计算芯片组和第h组计算芯片组之间的公共数据缓存，这种系统结构所体现出的计算芯片与存储器芯片组之间的互连拓扑结构取决于算法数据流图，可根据实际需求进行灵活调整。
实施例四
如图4所示，一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括p个计算芯片和q个存储器芯片组，p、q均为大于1的自然数，每个存储器芯片组内包含若干个存储器芯片，存储器芯片组内的存储器芯片通过高速串行通道级联，将p个计算芯片划分为1组计算芯片组，相邻的两个计算芯片之间通过若干条高速串行通道连接，p个计算芯片之间依次通过若干条高速串行通道首尾相连，构成一个环形互连拓扑结构，本发明并不限定整体系统的实际互连拓扑结构，具体的互连拓扑结构需要根据算法数据流进行设置，p个计算芯片各自通过若干条高速串行通道与所有存储器芯片组连接，这q个存储器芯片被p个计算芯片共享使用，可以作为公共的数据缓存。
另外，如图5所示，本实施例可以取消存储器芯片组，这种计算芯片直连的系统结构适用于流式数据处理的应用场景，不需要大容量缓存，比如多芯片流水处理系统结构，相邻计算芯片能够实现无阻塞流水处理，不需要额外的存储器芯片缓存数据，可以有效减小数据传输延时，从而提高运算性能并降低能耗。
本发明基于高速串行通道互连的计算芯片与存储器芯片组合系统通过高速串行通道连接计算芯片与存储器芯片组，可以根据需要灵活提高高速串行通道数量来提高访存带宽；同时，多个计算芯片通过高速串行通道可以连接至若干个集中式共享的存储器芯片组，不仅灵活实现数据共享，也可以有效降低存储器在整体系统中的成本开销；另外，通过高速串行通道可以直接连接计算芯片，不仅可以为整体系统结构设计提供了灵活性，也可以有效适应计算芯片间流式数据处理的场景。

Claims (6)

1.一种基于高速串行通道互连的计算芯片与存储器芯片组合系统，包括若干个计算芯片和若干个存储器芯片组，所述存储器芯片组内包含若干个存储器芯片，其特征在于：基于算法数据流图映射的系统结构，将所述计算芯片划分为n组计算芯片组，每个所述计算芯片组内包含若干个所述计算芯片，在需要进行数据共享和交换的所述计算芯片组之间设有若干个存储器芯片组，所述计算芯片组内的计算芯片通过若干条高速串行通道与相邻的所有存储器芯片组连接。
2.根据权利要求1所述基于高速串行通道互连的计算芯片与存储器芯片组合系统，其特征在于：所述计算芯片数量为1时，所述计算芯片通过若干条高速串行通道分别与每个所述存储器芯片组相连。
3.根据权利要求1所述基于高速串行通道互连的计算芯片与存储器芯片组合系统，其特征在于：将所述计算芯片划分为1组计算芯片组，每个所述计算芯片均通过若干条高速串行通道分别与每个所述存储器芯片组相连。
4.根据权利要求1所述基于高速串行通道互连的计算芯片与存储器芯片组合系统，其特征在于：将所述计算芯片划分为1组计算芯片组，相邻的两个所述计算芯片之间通过若干条高速串行通道连接，所述计算芯片之间依次通过若干条高速串行通道首尾相连，所述计算芯片通过若干条高速串行通道与所有存储器芯片组均连接。
5.根据权利要求4所述基于高速串行通道互连的计算芯片与存储器芯片组合系统，其特征在于：所述存储器芯片组数量为0。
6.根据权利要求1所述基于高速串行通道互连的计算芯片与存储器芯片组合系统，其特征在于：所述存储器芯片组内的存储器芯片通过高速串行通道级联。
CN201810672821.8A 2018-06-26 2018-06-26 基于高速串行通道互连的计算芯片与存储器芯片组合系统 Pending CN109144943A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810672821.8A CN109144943A (zh) 2018-06-26 2018-06-26 基于高速串行通道互连的计算芯片与存储器芯片组合系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810672821.8A CN109144943A (zh) 2018-06-26 2018-06-26 基于高速串行通道互连的计算芯片与存储器芯片组合系统

Publications (1)

Publication Number Publication Date
CN109144943A true CN109144943A (zh) 2019-01-04

Family

ID=64802233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810672821.8A Pending CN109144943A (zh) 2018-06-26 2018-06-26 基于高速串行通道互连的计算芯片与存储器芯片组合系统

Country Status (1)

Country Link
CN (1) CN109144943A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112699077A (zh) * 2020-12-30 2021-04-23 上海安路信息科技股份有限公司 Fpga芯片及fpga子芯片的互联方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144331A1 (en) * 2003-12-24 2005-06-30 Kim Young W. On-chip serialized peripheral bus system and operating method thereof
CN103229155A (zh) * 2010-09-24 2013-07-31 德克萨斯存储系统股份有限公司 高速内存系统
CN103885034A (zh) * 2014-02-26 2014-06-25 西安电子科技大学 一种雷达用数字信号处理装置
CN104008084A (zh) * 2014-06-02 2014-08-27 复旦大学 一种可拓展的2.5d多核处理器架构
CN104335196A (zh) * 2012-10-22 2015-02-04 英特尔公司 高性能互连物理层
CN104699654A (zh) * 2015-03-02 2015-06-10 福州瑞芯微电子有限公司 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144331A1 (en) * 2003-12-24 2005-06-30 Kim Young W. On-chip serialized peripheral bus system and operating method thereof
CN103229155A (zh) * 2010-09-24 2013-07-31 德克萨斯存储系统股份有限公司 高速内存系统
CN104335196A (zh) * 2012-10-22 2015-02-04 英特尔公司 高性能互连物理层
CN103885034A (zh) * 2014-02-26 2014-06-25 西安电子科技大学 一种雷达用数字信号处理装置
CN104008084A (zh) * 2014-06-02 2014-08-27 复旦大学 一种可拓展的2.5d多核处理器架构
CN104699654A (zh) * 2015-03-02 2015-06-10 福州瑞芯微电子有限公司 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112699077A (zh) * 2020-12-30 2021-04-23 上海安路信息科技股份有限公司 Fpga芯片及fpga子芯片的互联方法
CN112699077B (zh) * 2020-12-30 2024-03-29 上海安路信息科技股份有限公司 Fpga芯片及fpga子芯片的互联方法

Similar Documents

Publication Publication Date Title
TWI719788B (zh) 可重組態資料處理器的虛擬化
Kim et al. Flattened butterfly topology for on-chip networks
CN102129418B (zh) 一种高端容错计算机系统及实现方法
CN107590085B (zh) 一种具有多级缓存的动态可重构阵列数据通路及其控制方法
CN103246625B (zh) 一种数据与地址共用引脚自适应调整访存粒度的方法
CN102122259A (zh) 一种高端容错计算机原型验证系统及验证方法
CN102866980B (zh) 用于多核微处理器片上互连网络的网络通信胞元
CN107506329B (zh) 一种自动支持循环迭代流水线的粗粒度可重构阵列及其配置方法
CN102497411A (zh) 面向密集运算的层次化异构多核片上网络架构
Xin et al. A low-latency NoC router with lookahead bypass
CN109086228A (zh) 具有多个独立访问通道的高速存储器芯片
CN109240980A (zh) 具有多个高速串行访存通道的访存密集型算法加速芯片
CN103744644A (zh) 采用四核结构搭建的四核处理器系统及数据交换方法
CN107463510A (zh) 一种面向高性能的异构多核共享cache缓冲管理方法
WO2024088263A1 (zh) 异构服务器系统及其使用方法
CN104008084B (zh) 一种可拓展的2.5d多核处理器架构
CN109144943A (zh) 基于高速串行通道互连的计算芯片与存储器芯片组合系统
CN104360982A (zh) 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
CN104820659A (zh) 一种面向粗粒度可重构系统的多模式动态可配高速访存接口
CN106201931B (zh) 一种超速矩阵运算协处理器系统
CN102662909B (zh) 一种三维众核片上系统
CN209784995U (zh) 大数据运算加速系统和芯片
CN103713954B (zh) 一种处理器模块及电子设备
Mamidala et al. Optimizing mpi collectives using efficient intra-node communication techniques over the blue gene/p supercomputer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Tong Yuanman

Inventor after: Liu Yao

Inventor after: Tong Qiaoling

Inventor before: Tong Yuanman

Inventor before: Lu Hongyi

Inventor before: Liu Yao

Inventor before: Tong Qiaoling