CN109119457A - 整流器设备 - Google Patents

整流器设备 Download PDF

Info

Publication number
CN109119457A
CN109119457A CN201810654820.0A CN201810654820A CN109119457A CN 109119457 A CN109119457 A CN 109119457A CN 201810654820 A CN201810654820 A CN 201810654820A CN 109119457 A CN109119457 A CN 109119457A
Authority
CN
China
Prior art keywords
voltage
mos transistor
well region
rectifier equipment
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810654820.0A
Other languages
English (en)
Other versions
CN109119457B (zh
Inventor
A·皮杜蒂
D·加德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109119457A publication Critical patent/CN109119457A/zh
Application granted granted Critical
Publication of CN109119457B publication Critical patent/CN109119457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Rectifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述了一种整流器设备。根据一个示例性实施例，整流器设备包括半导体衬底和至少一个阱区，半导体衬底掺杂有第一掺杂类型的掺杂物，至少一个阱区布置在半导体衬底中并且掺杂有第二掺杂类型的掺杂物。因此，至少一个阱区和周围的半导体衬底形成pn结。整流器设备进一步包括阳极端子和阴极端子，阳极端子和阴极端子通过第一MOS晶体管的负载电流路径和并联连接到负载电流路径的二极管而连接。交变输入电压可操作地施加在阳极端子与阴极端子之间。整流器设备进一步包括控制电路和偏置电路。控制电路被配置为在导通时间段内导通第一MOS晶体管，在导通时间段期间二极管被正向偏置。第一MOS晶体管和二极管集成在半导体衬底中，并且控制电路至少部分地布置在至少一个阱区中。偏置电路被配置为生成偏置电压，偏置电压施加到至少一个阱区以使得pn结被反向偏置。

Description

整流器设备
技术领域
本发明涉及功率供应领域，特别地涉及整流器电路和设备以及相关的方法和设备。
背景技术
在电力网中，电力通常由于各种原因以交变电流(AC)的形式分发给客户。此外，交流发电机(例如，在汽车中)被用于生成交变电流。在许多应用中，交变电流必须转换成直流(DC)，以便为需要DC供应的电子电路或其他设备提供DC供应。该转换过程被称为整流。用于构建整流器的标准组件是硅二极管。存在若干类型的整流器。一种常见的类型是单相全波整流器，其通常使用以桥式配置(所谓的Graetz桥)连接的四个二极管来构建。作为附注，应当提到的是，由电力网提供的交变电压(例如，120或230伏特)在被整流之前，通常使用变压器被变换为较低电压。在汽车行业中，交流发电机通常生成多相输出电压，并且合适的三相全波整流器例如可以包括六个二极管。此外，整流器二极管也可以被使用在例如(DC/DC或AC/DC)开关转换器中。
硅二极管具有大约0.6至0.7伏特的正向电压。肖特基二极管和锗二极管具有大约0.3伏特的略微较低的正向电压。pn结(即，二极管的pn结)的正向电压取决于半导体材料，并且因此实际上可以被认为对于特定半导体制造技术(其通常基于硅)是恒定参数(当忽略温度依赖性时)。也就是说，硅二极管将总是产生(在室温下)每安培负载电流大约600至700毫瓦的功率耗散。由四个二极管组成的二极管电桥(桥式整流器)因此产生每负载电流的安培(RMS)大约1.2至1.4瓦特的功率耗散，因为在二极管电桥中，两个二极管总是被正向偏置。特别是对于相比较为低的电压(例如，5至15伏特)，整流器中的功率耗散可能是总生成功率的显著部分。
为了减小整流器设备中的功率耗散，可以使用被称为有源整流的技术。由此，硅二极管由功率晶体管替代，诸如功率MOS场效应晶体管(MOSFET)或功率双极结型晶体管(BJT)，功率晶体管具有相比较为低的导通电阻并且因此可以产生与简单硅二极管相比显著较低的电压降。然而，通常需要相对复杂的控制电路来与交变电压同步地导通和关断晶体管。不同于普通高压侧半导体开关(其操作在DC供应电压)，具有功率MOS晶体管的整流器设备被操作在交变供应电压。整流器可以包括控制电路，其被配置为与交变供应电压同步地导通和关断功率MOS晶体管。取决于实际实施方式，另一挑战可能是防止闩锁效应，当在正电压电平和负电压电平之间交变时，闩锁效应可能由交变供应电压触发。
发明内容
本文描述了一种整流器设备。根据一个示例性实施例，整流器设备包括半导体衬底和至少一个阱区，半导体衬底掺杂有第一掺杂类型的掺杂物，至少一个阱区布置在半导体衬底中并且掺杂有第二掺杂类型的掺杂物。因此，至少一个阱区和周围的半导体衬底形成pn结。整流器设备进一步包括阳极端子和阴极端子，阳极端子和阴极端子通过第一MOS晶体管的负载电流路径和并联连接到负载电流路径的二极管而连接。交变输入电压可操作地施加在阳极端子与阴极端子之间。整流器设备进一步包括控制电路和偏置电路。控制电路被配置为在导通时间段内导通第一MOS晶体管，在导通时间段期间二极管被正向偏置。第一MOS晶体管和二极管集成在半导体衬底中，并且控制电路至少部分地布置在至少一个阱区中。偏置电路被配置为生成偏置电压，偏置电压施加到至少一个阱区以使得pn结被反向偏置。
此外，本文描述了一种用于操作整流器设备的方法。在一个示例中，整流器设备包括并联耦合在阳极端子与阴极端子之间的MOS晶体管和二极管。该方法包括：检测二极管是否被正向偏置，并且在检测到二极管被正向偏置时通过控制电路导通MOS晶体管。控制电路至少部分地集成在整流器设备的半导体衬底的至少一个阱区中。该方法进一步包括：在二极管被正向偏置时，检测在阴极端子与阳极端子之间的跨整流器设备的电压达到特定门限电压，并且在检测到跨整流器设备的电压已经达到特定门限值时关断MOS晶体管。此外，该方法包括：通过向至少一个阱区施加偏置电压以使得pn结被反向偏置来偏置至少一个阱区。
附图说明
参考以下描述和附图可以更好地理解本发明。附图中的组件不一定按比例绘制，而是将重点放在说明本发明的原理。此外，在附图中，相似的参考标号标示对应的部分。在附图中：
图1作为说明性示例图示了由四个二极管组成的单相全波整流器电路。
图2图示了可以用于替换整流器电路中的二极管的功率MOSFET，其中，在本文描述的实施例中，功率MOSFET在被导通时反向导电。
图3是图示了图2的功率MOSFET的示例性实施方式的半导体体部的横截视图。
图4是图示了图2的功率MOSFET和控制电路的电路图，控制器被配置为当体二极管变为正向偏置时主动地导通MOSFET。
图5是时序图，其图示了当MOSFET连接到负载并且在被供应交变电压时不主动导通时的跨图4的MOSFET的体二极管的电压。
图6是图示了示例性供应电路的电路图，该示例性供应电路可以被包括在控制电路中以供应用于导通和关断图4的MOSFET的控制逻辑。
图7是时序图，其图示了当被供应交变电压时图4的MOSFET的切换。
图8是框图，其图示了用于如图7的时序图中所示出地导通和关断图4的MOSFET的一个示例性控制逻辑。
图9包括四个时序图，它们更详细地图示了图8的控制逻辑的功能。
图10图示了定时器电路，其可以在图8的控制电路中用于掩蔽MOSFET的提早关断。
图11包括时序图，它们更详细地图示了图10的定时器电路的功能。
图12图示了图4的示例的替换物，其中使用两个或更多功率MOSFET来代替单个功率MOSFET。
图13包括图示了跨图12的整流器设备的电压降的时序图，其中当被激活时，当二极管被正向偏置时，两个功率MOSFET的MOS沟道将体二极管旁路，并且其中两个功率MOSFET一个接一个地关断。
图14图示了示例性控制逻辑，其类似于图8的示例，但是适合于如图12中示出的具有两个功率MOSFET的整流器设备。
图15包括时序图，它们图示了图14的控制逻辑的功能。
图16图示了流程图，该流程图图示了用于操作整流器设备的一个示例性方法。
图17是类似于图3的半导体体部的横截视图；在该图中图示了可能引起闩锁效应的寄生组件。
图18是阱偏置电路的一个示例，其可以用于防止整流器设备的闩锁。
图19图示了阱偏置电路的另外的示例，其可以用作图18的示例的替换物。
图20在时序图中图示了图18的偏置电路的操作。
具体实施方式
如上文提到的，存在若干类型的整流器。作为说明性示例，图1示出了单相全波整流器，其使用以桥式配置连接的四个二极管D1、D2、D3、D4构建(所谓的Graetz桥或桥式整流器)。图1还示出了AC电压源G，其可以表示例如电网、变压器的次级侧、AC发电机(诸如汽车中使用的交流发电机)、或任何其他常见的AC电压源。电压源G提供被供应给桥式整流器的交变电压VAC。电容器C1可以连接到桥式整流器的输出以减小DC输出电压VDC的纹波。在图1的示例中，汽车电池BAT耦合到桥式整流器，从而电池可以由发电机G充电。硅二极管通常具有大约0.6到0.7伏特的正向电压，并且因此可能引起显著的功率耗散。为了减少功率耗散，硅二极管可以被替换为包括可控半导体开关的整流器设备。在图2中图示的示例中，整流器设备10包括功率MOS晶体管MP，其具有与功率MOS晶体管MP的负载电流路径(漏极源极电流路径)并联耦合的本征二极管DR(体二极管)。整流器设备10的阳极和阴极对应于本征二极管的阳极和阴极，并且分别标记为A和K。在本文描述的示例中，功率MOS晶体管是以本征二极管作为MOSFET体二极管的MOSFET。然而，在这个上下文中，IGBT(其也通过MOS栅极被导通和关断)也可以视为MOS晶体管，其中IGBT可以具有与IGBT集成在相同的半导体管芯中的反向二极管。
不像在已知的有源整流器电路(也称为“同步整流器”)中那样，MOSFET MP被操作在反向导电模式中。实质上，标准整流器二极管(例如，使用在图1的桥式整流器中)被替换为功率MOSFET的体二极管，其在MOSFET被导通时可以被MOSFET的MOS沟道旁路。也就是说，当体二极管被正向偏置时，MOSFET导通(其使得MOS沟道是导电的)，因此将通过体二极管的电流路径旁路。当二极管DR被反向偏置时，MOSFET MP总是关断。在图2中描绘的示例中，整流器设备10仅具有两个端子：第一端子A(阳极端子，连接到体二极管DR的阳极)和第二端子K(阴极端子，连接到体二极管DR的阴极)。如稍后将解释的，用于导通和关断MOSFET MP的控制电路可以被集成在与MOSFET MP相同的半导体管芯中，并且集成控制电路的内部供电可以从施加在两个端子A和K处的AC电压而内部地生成。
图3图示了硅衬底中的图2的功率MOSFET MP的一个示例性实施方式。在本示例中，使用由多个晶体管单元组成的竖直晶体管结构来实施MOSFET。术语“竖直”通常使用在功率晶体管的上下文中，并且是指负载电流路径(MOS沟道)的方向，负载电流路径关于由半导体衬底的底平面限定的水平平面而竖直地延伸。术语“竖直”因此可以用于将竖直晶体管与平面晶体管区分开，在平面晶体管中，负载电流路径(MOS沟道)平行于水平平面延伸。在本示例中，竖直MOS晶体管被实施为所谓的沟槽晶体管，沟槽晶体管使它的栅电极布置在硅体部中形成的沟槽中。然而，可以使用其他类型的竖直功率晶体管或其他类型的晶体管。
在图3的示例中，半导体体部100本质上由半导体衬底101(晶片)形成，其上使用外延生长来沉积(例如，单晶)半导体层101’。半导体衬底101和半导体层101’可以掺杂有第一掺杂类型的掺杂物，例如n型掺杂物，其中与高度掺杂的衬底101(标记为n+)相比，半导体层101’中的掺杂物浓度可以低得多(因此标记为n-)。沟槽110通过各向异性蚀刻工艺形成在半导体层中。沟槽110从半导体体部100的顶面竖直延伸到半导体体部100中，并且被填充有导电材料(例如，高度掺杂的多晶硅)以在沟槽110内形成栅电极112。栅电极112在以所提到的导电材料填充它们之前通过氧化物层111与周围的半导体体部100隔离，氧化物层111设置在沟槽110的内表面上。
半导体层101’的上部掺杂有第二掺杂类型的掺杂物，例如，p型掺杂物，例如使用第一掺杂工艺(例如，掺杂物扩散工艺或离子注入)。所得到的p掺杂区域具有阱(晶体管阱区)的形式并且通常被称为体区103，而半导体层101’的剩余的n掺杂部分(直接邻接衬底101)形成MOS晶体管的所谓的漂移区102。随着沟槽110向下延伸到漂移区102，体区102被分割成与相应的多个晶体管单元相关联的多个体区。
第二掺杂工艺(例如，掺杂物扩散工艺或离子注入)用于形成源极区105。因此，MOSFET MP也被称为DMOS(双扩散金属氧化物半导体)晶体管。源极区掺杂有与衬底101相同类型的掺杂物(例如，n型掺杂物)。掺杂物浓度可以相比较为高(因此标记为n+)，但是不一定等于衬底101中的掺杂物浓度。源极区105从半导体体部的顶面开始并且邻接沟槽112而竖直地延伸到半导体体部中。体接触区104(其掺杂有与体区103相同类型的掺杂物)可以形成在相邻的沟槽110之间，以便允许在半导体体部100的顶面处电接触到体区103。源极区105和体接触区104通过导电层115(例如，金属层)在半导体体部100的顶面处电接触，导电层115形成功率MOSFET(DMOS晶体管)的源电极S。由此，个体的晶体管单元并联地电连接。沟槽110中的栅电极112必须与导电层115隔离并且也彼此连接，例如，在沟槽110的端部(在图3中不可见)。漏电极D由半导体体部100的底面处的另一导电层116形成。
MOSFET的体二极管DR(也参见图3)也在图3的横截视图中示出。它由体区103(在每个晶体管单元中)与漂移区102之间的过渡处的p-n结形成。源电极S(其电连接到源极区和体接触区)因此也是二极管DR的阳极，并且漏电极D也是二极管DR的阴极。根据图3的示例设计的晶体管或类似的晶体管设计如此是已知的(有时称为DMOS晶体管)，并且因此不再进一步详细解释。
此时应当提及的是，MOS晶体管MP不是集成在衬底中的仅有组件。控制MOS晶体管MP的开关操作所需要的所有其他电路系统也集成在相同的半导体体部100中。本文描述的实施例可以被设计为两端子整流器设备(阳极或参考端子A以及阴极或衬底端子K)，它们仅具有两个外部引脚并且行为本质上与二极管相似。与普通二极管不同，本文描述的整流器设备可以被设计为具有非常低的正向电压，因为当体二极管被正向偏置时，低电阻性的MOS沟道将通过体二极管DR的电流路径旁路。在下文中，第一端子A(阳极端子，对应于功率MOSFETMP的源点极)处的电位被标示为参考电压VREF，而第二端子K(阴极端子，对应于功率MOSFETMP的漏电极)处的电压被标示为衬底电压VSUBST(存在于衬底101中的电压，参见图3)。图4更详细地图示了图2的整流器设备10。因此，整流器设备包括MOSFET/DMOS晶体管MP(包括本征反向二极管DR，参见图2)和连接到MOSFET MP的栅极端子的控制电路11。如上文解释的，MOSFET MP和它的本征体二极管DR，并且还有控制电路11，分别连接在第一和第二端子A和K之间。第一端子(阳极)处的电位VREF可以被定义为零伏特(0V)，并且因此可以被认为是用于半导体体部100中集成的所有电路系统的参考或接地电位。关于参考电位VREF，衬底电压VSUBST可以从大约-0.7伏特最小值(即，体二极管DR的负的正向电压)的负值(在室温下)变化到两个端子A和K之间施加的交变输入电压VAC的正峰值VAC_MAX。在图4的示例中，整流器设备10由AC源Q经由电阻器RV被供电。向整流器设备10供电必须被视为仅假设性示例，其用于解释整流器设备的功能。
图5是时序图，其图示了针对假设情况的衬底电压VSUBST关于参考电位VREF的波形，其中整流器设备10中包括的MOSFET MP从未被导通，并且因此负载电流iL只能经由体二极管DR通过整流器设备10。在该示例中，进一步假定交变输入电压VAC被施加到整流器设备10和负载(参见图4，电阻器RV)的串联电路。不失一般性，参考电位VREF可以被定义为0V。当体二极管DR被反向偏置时(VSUBST>0V)，衬底电压VSUBST跟随交变输入电压VAC并且负载电流近似为零(二极管DR阻断)。当体二极管DR被正向偏置时(VSUBST<0V)，只要交变输入电压VAC高于体二极管DR的负的正向电压-VD(例如，VAC>-0.6V)，则衬底电压VSUBST跟随交变输入电压VAC。然而，当交变输入电压VAC变为低于体二极管DR的负的正向电压-VD(例如，VAC<-0.6V)时，衬底电压将近似地被限制到体二极管DR的负的正向电压-VD(例如，VSUBS≈-0.6V)，二极管DR是导电的，并且(负的)衬底电压与交变输入电压VAC之间的差是跨负载的电压降。实际上通过整流器设备10的负载电流iL(当VAC<-VD时)取决于负载。
如上文提到的，跨整流器设备10的大约600至700mV(在室温下)的电压降可能引起显著的功率耗散。为了在体二极管DR被正向偏置时减小衬底电压VSUBST，可以导通MOS晶体管MP以使得MOS晶体管MP的MOS沟道导电。在这种情况下，体二极管DR经由MOS沟道所提供的低欧姆电流路径被旁路。然而，在体二极管DR被反向偏置(即，阻断)的时间段中，MOS晶体管应当保持关断。控制MOS晶体管MP的开关操作的逻辑电路被包括在控制电路11中(参见图4)。
如图4中示出的，控制电路11耦合在施加交变输入电压的两个端子A和K之间(参见图5)。然而，控制电路11中的一些电路组件需要DC供应电压以便恰当地操作。因此，控制电路11包括至少一个供应电路，其提供内部供应电压VS用于对控制电路11的各种其他电路组件供电。在更详细地解释控制电路11及其功能的示例性实施方式之前，参考图6来解释供应电路的两个示例性实施方式。
图6中图示的示例性供应电路12耦合在分别连接到MOSFET MP的源极和漏极的第一(阳极)端子A(参考电位VREF)与第二(阴极)端子K(衬底电压VSUBST)之间。由二极管DS和齐纳二极管DZ组成的串联电路电连接在衬底(处于衬底电压VSUBST)与MOSFET MP的源电极(处于参考电位VREF)之间。如图6中示出的，缓冲电容器CS并联连接到齐纳二极管DZ。当衬底电压VSUBST的电平高于跨电容器CS的电压VIN与二极管DS的正向电压之和时，电容器CS经由二极管DS被充电。齐纳二极管DZ将跨电容器CS的电容器电压VIN限制为最大值，其由齐纳二极管DZ的齐纳电压确定。此外，当衬底电压VSUBST下降到低于电容器电压VIN的值时，二极管DS防止电容器CS经由衬底的放电。电容器电压VIN可以作为输入电压供应给电压调节器设备REG，并且当衬底电压VSUBST为低时，输入电压VIN由电容器CS缓冲。电压调节器REG的经调节的输出电压被标示为VS。经调节的输出电压VS可以被视为内部供应电压，其用于对整流器设备10中集成的任何电路系统(诸如逻辑电路)供电。
在图6中也被示出但不是供应电路12的一部分的是周期检测电路15，其本质上包括比较器CMPNC，比较器CMPNC被配置为在它的输出处以信号通知衬底电压VSUBST的新周期。比较器CMPNC可以由内部供应电压VS来供应。在本示例中，比较器将衬底电压VSUBST与门限电压VNC相比较，门限电压VNC可以等于参考电压VREF，或者可以是在几毫伏的范围内的小的正值。门限电压VNC被施加到比较器CMPNC的反相输入，并且衬底电压VSUBST被施加到比较器CMPNC的非反相输入。因此，当衬底电压VSUBST升高到门限电压VNC以上时，比较器CMPNC在它的输出处生成上升沿。该上升沿可以触发单稳态触发器(mono-flop)MF，其连接到比较器CMPNC的输出并且在交变衬底电压VSUBST的每个周期中生成所限定的脉冲长度的复位脉冲。
注意，图6的电路必须被视为说明性的示例，并且还可以按各种替换性方式来实施。例如，齐纳二极管DZ可以被替换为被配置成将电容器电压限制到期望的最大值的任何钳位电路。取决于应用，可以省略齐纳二极管。电容器CS可以被替换为提供足够电容的任何电路(例如，若干电容器的串联或并联电路)，以在衬底电压太低而无法对电容器CS充电时能够缓冲输入电压VIN。在一些实施方式中，电压调节器REG可以替换为提供类似功能的其他电路系统。如果电容器CS的电容足够高以确保可接受的低纹波，则调节器REG也可以被省略。如所提到的，可以考虑到图6的基本示例的各种修改和增强。例如，源极跟随器可以连接在二极管DS的阴极与电压调节器REG之间，其中源极跟随器的栅极连接到基本上恒定的电压(例如，使用齐纳二极管生成的)。这将把电容器电压限制到期望的最大值并且减小电流消耗。
图7A是时序图，其图示了根据图4的基本示例而实施的整流器设备的一个示例性实施例的功能。具体地，图示了MOS晶体管MP的导通和关断。图7A的示图本质上与图5的示图相同，但是除了以下之外：在当前示例中，当本征体二极管DR被正向偏置以便经由激活的MOS沟道来旁路体二极管时，功率MOS晶体管MP被导通。对体二极管DR的旁路导致跨整流器设备10的电压降，其显著低于正常二极管的正向电压。图7B的第一示图图示了图7A中示出的波形的放大细节。图7A示出了衬底电压VSUBST的完整周期，而图7B的第一示图仅示出了周期的大约第二半部，在其期间，衬底电压VSUBST为负。第二示图图示了施加到MOS晶体管MP以将它导通和关断的栅极电压的简化波形。图7B的第三示图图示了包括复位脉冲的复位信号RES，其可以由图6中示出的周期检测电路15生成。如在图7A和图7B中可以看到的，当控制电路11检测到衬底电压VSUBST为负(即，二极管DR被正向偏置)时，MOS晶体管MP被导通。为了确定用于导通和关断MOS晶体管MP的时刻(即，MOS晶体管MP的导通时间段TON的开始和结束)，可以如下面解释的那样使用负的门限电压VON和VOFF。因此，当衬底电压VSUBST达到或下降到低于第一门限VON时，MOS晶体管MP被导通。在本示例中，条件VSUBST＝VON在时间t1被满足，并且栅极电压VG(参见图7B的第二示图)被设置为高电平以导通MOS晶体管MP。当衬底电压VSUBST在周期结束时达到或超过第二门限VOFF时，MOS晶体管MP再次被关断。在本示例中，条件VSUBST＝VOFF在时间t2被满足，并且栅极电压VG(参见图7B的底部示图)被设置为低电平以关断MOS晶体管MP。当MOS晶体管MP在时间t2被关断时，衬底电压VSUBST可能在下一周期的开始处(在时刻tNC的复位脉冲)它再次上升到正值之前突然下降到-VD。
当MOS晶体管MP被导通时，衬底电压VSUBST等于RON·iL，其中RON是激活的MOS沟道的导通电阻。在本示例中，仅使用两个门限值分别导通和关断MOS晶体管MP。然而，可以使用两个或更多门限值用于导通和/或关断。在这种情况下，通过后续地导通/关断功率MOSFET的两个或更多晶体管单元组，功率MOSFET逐渐被导通/关断。稍后关于图12来解释整流器设备的更详细示例，其中功率MOSFET在两个步骤中被关断。
参考回图7A，第一门限VON和第二门限VOFF两者都是负的(注意到参考电压VREF被定义为零)，但高于MOS晶体管MP的体二极管DR的负的正向电压-VD。此外，第二门限VOFF高于第一门限VON。也就是说，条件-VD<VON<VOFF<0在本示例中被满足，例如，VON＝-250mV并且VOFF＝-50mV，而-VD≈600mV。如在图7B中可以看到的，MOS晶体管在每个周期中应当在条件VSUBST＝VON第一次被满足时仅导通一次。当该条件在相同周期中再次被满足时，应当防止MOS晶体管MP的第二导通(例如，在时刻t2，参见图7A的第一示图)。类似地，当条件VSUBST＝VOFF在周期的结束处被满足时，MOS晶体管MP应当被关断。如果该条件在周期期间提早被满足(例如，在时间t1之后不久，如果RON·iL(t1)>VOFF)，则应当防止MOS晶体管的提早关断。为了避免MOS晶体管的不期望的提早关断，控制电路可以包括定时器，该定时器防止关断达到特定时间跨度。下面参考图8来描述控制电路11可以包括的控制逻辑的一个示例性实施方式。
图8是框图，其图示了用于控制电路11(参见图4)的控制逻辑的一个示例性实施方式，它被设计为如图7的时序图中图示地导通和关断MOS晶体管MP。在图8的电路中使用的各种电路组件可以由例如图6中示出的供应电路12来供电(内部供应电压VS)。在本示例中，控制逻辑包括比较器CMP1，比较器CMP1接收第一输入(例如，反相输入)处的衬底电压VSUBST以及第二输入(例如，非反相输入)处的门限电压VR。衬底电压VSUBST和门限电压VR通过比较器CMP1相比较，比较器CMP1生成二进制比较器输出信号C(高/低逻辑信号)。反相器I1连接到比较器输出并且生成经反相的比较器输出信号当衬底电压VSUBST达到门限电压VR时，在比较器输出信号C中发生电平转变(取决于实施方式，从低电平到高电平，或反之亦然)。在本示例中，当衬底电压VSUBST低于门限电压VR时，比较器CMP1生成高电平。
为了实施图7B中示出的切换方案，可以使用例如电子开关SW将门限电压VR从第一值VON切换到第二值VOFF(并且反之亦然)。在本示例中，电子开关SW被配置为向第二比较器输入施加第一门限电压VON或第二电压VOFF(作为参考电压VR)。比较器输出经由掩蔽电路110耦合到SR触发器SR1的置位输入和复位输入。掩蔽电路110被设计为防止功率MOSFET MP的多次导通和不期望的提早关断。当比较器输出信号C指示(例如，通过特定电平或电平转变)衬底电压VSUBST已经达到门限电压VR＝VON时，SR触发器SR1被激活。当比较器输出信号C指示衬底电压VSUBST已经达到门限电压VR＝VOFF时，SR触发器SR1被复位，其中参考电压VR在SR触发器SR1已经被激活之后的某个时间从VON改变到VOFF，并且在SR触发器SR1被去激活时从VOFF改变回到VON。SR触发器SR1的输出信号ON以信号通知MOS晶体管MP的导通和关断(例如，经由栅极驱动器电路13)。在本示例中，当SR触发器SR1的输出信号ON被设置为高电平时，MOS晶体管MP被导通，并且当SR触发器SR1的输出信号ON被复位为低电平时，MOS晶体管MP被关断(也参见图7B)。
如所提到的，连接在比较器CMP1与SR触发器SR1之间的掩蔽电路110被提供，以避免在衬底电压VSUBST的周期期间的功率MOS晶体管MP的多次导通以及提早关断。为了确保SR触发器SR1在衬底电压VSUBST的每个周期中仅被设置一次，掩蔽电路110包括边缘触发的单稳态触发器MF1，其也被称为“单次发射(one-shot)”。单稳态触发器MF1被配置为响应于比较器输出信号C(其施加到单稳态触发器MF1的输入)中的上升沿而在它的输出处生成单个脉冲。一旦输出脉冲(“发射”)已经由单稳态触发器MF1生成以设置SR触发器SR1，在单稳态触发器MF1的复位(例如，通过复位信号RES)之前不能生成另外的输出脉冲。复位信号RES可以由图6中示出的供应电路来提供，或者由被配置为检测衬底电压VSUBST的新周期的开始的任何其他电路来提供。本质上，一旦置位脉冲已经被生成用于SR触发器SR1，单稳态触发器MF1的输出(因此以及SR触发器SR1的置位输入(S))在衬底电压VSUBST的周期的其余部分被掩蔽。
此外，掩蔽电路110包括定时器电路TMR，其可以耦合在SR触发器SR1的输出(Q)与SR锁存器FL2的复位输入(R)之间(例如，经由门电路G1)。定时器电路TMR由SR触发器SR1的输出信号ON触发并且生成输出信号(掩蔽信号X)，其除了在SR触发器SR1被设置之后紧接的所定义的时间跨度TMASK之外具有高电平。也就是说，掩蔽信号在时间跨度TMASK期间展现为低电平。在信号X为低时，用于复位SR触发器SR1(并且因此用于关断MOS晶体管MP)的任何复位信号(由反相器I1提供)被掩蔽。SR触发器SR1可以由经反相的比较器输出信号中的复位脉冲被复位，经反相的比较器输出信号经由“与”门G1供应给SR触发器SR1的复位输入(R)，“与”门G1在掩蔽信号X(供应给“与”门G1的第一输入)处于低电平时消隐(blank)信号换言之，施加到“与”门G1的第二输入的经反相的比较器输出信号在时间跨度TMASK期间不能从第二输入传递到“与”门G1的输出，因为掩蔽信号X迫使“与”门G1的输出为低电平。
定时器电路TMR还可以触发从参考电压VR＝VON到由比较器CMP1使用的VR＝VOFF的切换。基本上，一经SR触发器SR1的激活(其由信号ON指示)，切换就被触发。然而，切换以时间TMASK被延迟。因此，信号X可以使用“与”门G2与输出信号ON组合。因此，从VR＝VON到VR＝VOFF的切换由“与”门G2的输出触发。在本示例中，从VR＝VOFF回到VR＝VON的切换可以由复位信号触发。
下面参考图9中示出的时序图来进一步解释图8的示例性控制逻辑的功能。图1的第一时序图本质上与图7B的顶部示图相同，并且示出了周期的第二部分，在其期间，衬底电压VSUBST为负。当衬底电压VSUBST变为负时，它保持下降直到在时刻t1它达到比较器门限电压VR＝VON(参见图9的第一示图)。在这个时刻t1，比较器CMP1的比较器输出(参见图8)上升到高电平，因此触发单次发射单稳态触发器MF1，其生成用以设置SR触发器SR1的脉冲。SR触发器SR1的输出信号ON在图9的第三示图中被示出为虚线。一经SR触发器SR1的激活，晶体管MP的MOS沟道就经由栅极驱动器13被激活。一旦MOS沟道是导电的，衬底电压VSUBST升高到接近零伏，即，到RON·i(t1)，其中i(t1)是时间t1的负载电流，并且RON是MOS沟道的导通电阻。乘积RON·i(t1)可以在大约100mV的范围内。取决于MOS晶体管MP的实施方式、负载电流和温度，该值可能更低或更高。随着衬底电压VSUBST在t1之后上升，比较器输出信号C再次下降到低电平(参见图9中的第二示图)，从而在时间t1在比较器输出处仅出现短脉冲。
如上面关于图8所提到的，定时器电路TMR在时刻t1被触发并且输出掩蔽信号X，掩蔽信号X在时刻t1之后在时间跨度TMASK内处于低电平(直到tX＝t1+TMASK)。在时间tX，掩蔽信号X(参见图9的第三示图，实线)再次上升到高电平，并且门G2的输出信号(逻辑结合X与ON)用于触发从门限电压VR＝VON到由比较器CMP1使用的VR＝VOFF的切换。因此，比较器门限电压VR在MOS晶体管MP的激活之后的时间跨度TMASK被切换。门限电压VOFF将(为负的但是)接近零伏并且因此可以高于第一门限电压VON。在本示例中，比较器输出信号C将在比较器参考电压VR从VON被设置为VOFF的时间tX从低电平上升到高电平。在时刻t2，衬底电压VSUBST(＝时间t1和t2之间的RON·i(t))达到比较器门限VR＝VOFF引起比较器输出信号C下降至低电平，其触发SR触发器SR1的复位(参见图8，时间t2处的信号C中的下降沿被反相器I1转换成上升沿)并且关断MOS晶体管MP。作为结果，负载电流i(t2)被MOS晶体管的本征反向二极管DR接管，并且因此衬底电压VSUBST下降到电压-VD，电压-VD是体二极管DR的负的正向电压(在室温下-VD≈-600mV)。MOS晶体管MP的关断(在时间t2)与周期的结束(衬底电压VSUBST中的后续过零点)之间的时间跨度相比较为短，从而能量耗散被保持为低。
衬底电压VSUBST的周期时间可以取决于应用。当AC电压由电力网提供时(例如，经由变压器)，周期时间基本上恒定在大约20ms(对于50Hz的AC电压)或16.7ms(对于60Hz的AC电压)或60ms(对于16.7HZ的AC电压)。在这样的应用中，由定时器电路TMR指示的时间TMASK可以被设置为恒定值。然而，在其他应用中，诸如在汽车中，AC电压可以例如由交流发电机生成，并且AC电压的频率随着交流发电机(其可以连接到汽车的内燃机)的转速而变化。在这样的应用中，可能有必要取决于AC电压的频率或周期时间(其对应于衬底电压VSUBST的周期时间)来调节时间TMASK。图10图示了一个示例性模拟电路，其可以用于灵活地设置时间跨度TMASK并且因此设置门限值从VON改变为VOFF的时刻tX(参见图9)。所理解的是，利用计数器或积分器的数字实施方式可以是所描绘的模拟实施方式的替换物，并且本领域的技术人员将能够容易地构想出基本上提供与所描绘的示例相同功能的各种数字和模拟实施方式。
一般而言，掩蔽电路110是子系统，其被配置为在衬底电压VSUBST的先前周期期间测量MOS晶体管MP的导通时间TON(参见图7B)的长度。该测量可以按各种方式来实现；它可以数字地(例如，使用计数器)和模拟地(例如，使用积分器)来完成。掩蔽电路110的输出X在MOS晶体管MP的导通(例如，参见图9，时间t1)与先前周期期间MOS晶体管MP的导通时间TON的大约百分之50(TMASK≈0.5·TON)之间处于低电平(≈0V)。取决于实际实施方式，该百分比可以不同于百分之五十。然而，掩蔽时间TMASK应当足够长以防止MOS晶体管MP的提早关断。所理解的是，大约为0.5的比率TMASK/TON仅是说明性示例。在其他实施方式中，该比率可以低于或高于0.5。此外，比率TMASK/TON可能取决于衬底电压VSUBST的频率，并且因此取决于交流发电机的转速。对于较高的交流发电机速度，比率TMASK/TON可以选择为较高。
如上文提到的，掩蔽电路110在所定义的掩蔽(消隐)时间TMASK内防止功率MOS晶体管MP关断。然而，在实际应用中(例如，对汽车交流发电机所生成的电压进行整流)，可能出现不希望的异常情形，其中在掩蔽时间TMASK期间衬底电压可能变为正的。在这样的情形下，掩蔽电路可以由保护电路覆写(或去激活)，该保护电路被配置为关断MOS晶体管MP以避免短路。
图10的电路图示了在图8中示出的控制逻辑的掩蔽电路110中使用的定时器电路TMR的一个示例性实施方式。图10a包括两个基本相同的充电电路(标记为“级A”和“级B”)，其可以用于取决于交变衬底电压VSUBST的周期时间灵活地确定时间跨度TMASK。每个充电电路包括电容器CA、CB，电容器CA、CB在一个周期中在时间跨度TON内通过恒定电流iQ充电(参见图7B)，并且在后续周期中通过恒定电流2·iQ放电。因此，由于放电电流是充电电流的两倍，所以对电容器CA、CB放电所需要的时间确定时间跨度TMASK，其为TON/2。如上文提到的，不同于2·iQ的放电电流(导致所提及的比率0.5)是可能的。一般而言，r·iQ的放电电流将导致比率1/r。所理解的是，使用数字电路系统，诸如例如计数器或数字积分器、比较器等，可以容易地实施基本上相同的功能。
电容器CA、CB分别连接到电流源QA1、QA2和QB1、QB2。电流源QA1和QB1生成充电电流iQ，而电流源QA2和QB2生成放电电流2·iQ。电流源QA1、QA2、QB1和QB2中的每个可以通过相应的开关SWA1、SWA2、SWB1和SWB2被导通和关断。充电电流iQ由电流源QA1和QB1生成，而放电电流2·iQ由电流汇QA2和QB2生成。两个充电电路以交替方式操作。也就是说，电容器CA在衬底电压VSUBST的偶数周期期间被充电并且奇数周期期间被放电，而电容器CB在衬底电压VSUBST的奇数周期期间被充电并且在偶数周期期间被放电。在本示例中，信号P可以用于区分偶数周期与奇数周期，其中高电平(P＝1)可以指示奇数周期并且低电平可以指示偶数周期。此外，电容器仅在MOSFET MP被导通时，即当信号ON处于高电平(ON＝1，参见图8)时，才被充电和放电。因此，开关SWA1和SWB2在ON＝1并且P＝0(逻辑结合)时被导通，而SWA2和SWB1在ON＝1并且P＝1(逻辑结合ON&P)时被导通。当电容器CA、CB通过恒定电流2·iQ被放电时，相应的电容器电压VA或VB分别经由另外的开关SWA3或SWB3被施加到比较器CMP的输入。一旦电容器CA、CB被放电(在本示例中，其是在功率MOSFET MP的激活之后的时间TMASK＝TON/2)，比较器CMP在它的输出处以信号通知低电平。可以看出，放电所需要的时间总是充电所需要的时间(其为TON)的一半，而不论时间跨度TON的实际持续期如何。最后，比较器输出信号被反相以生成掩蔽信号X，其在时间跨度TMASK期间展现低电平(也参见图9)。
图10b图示了可以用于生成信号P的电路的一个示例。图10的示例基本包括被连接以形成分频器的钟控D锁存器。也就是说，锁存器在时钟输入CLK处接收复位信号RES作为输入信号，而经反相的锁存器输出被反馈到锁存器输入D。信号P在非反相锁存器输出Q处提供。两个“与”门可以用于获得如上文描述的对开关SWA1、SWA2、SWA3、SWB1、SWB2、SWB3进行控制所需要的逻辑结合和ON&P。
图10的示例性定时器电路的功能(比率TMASK/TON≈0.5)由图11中示出的时序图进一步说明。图11的第一时序图图示了交变衬底电压VSUBST的两个周期(周期时间TCYCLE)(参见图7A)。第二时序图图示了对应的复位信号，其在衬底电压超过门限电压VNC的每个时刻tNC展现短的复位脉冲。在本示例中，门限电压VNC具有小的正值(例如，80mV)。然而，门限电压VNC也可以是零(参见图6中的周期检测电路)。图11的第三和第四时序图图示了由图10b中示出的电路生成的信号P及其反相可以看出，信号P的周期是2·TCYCLE，并且P在衬底电压VSUBST的奇数周期期间展现高电平，并且在奇数周期期间展现低电平。图11的第五时序图图示了SR触发器SR1的输出信号ON(参见图8和图9)。图11的第六和第七时序图分别图示了跨电容器CA和CB的电容器电压VA和VB。如上文解释的，两个电容器CA和CB以交替方式被充电和放电。也就是说，表示电容器电压的两个信号波形关于彼此被时间位移一个周期TCYCLE。可以看出，电容器CA和CB在时间TON内(即，时刻t1和t2之间)被充电，并且在时间TON/2内(即，时刻t1和tX之间)被放电。比较器输出信号在图11的第八时序图中图示，并且掩蔽信号X在图11的第九时序图中图示。可以看出，当信号ON以信号通知功率MOS晶体管MP的导通时，掩蔽信号X下降到低电平，并且在掩蔽时间TMASK(其在本示例中等于TON/2)之后返回到高电平。如所提到的，在其他实施方式中，不同的比率可以适用。
如上面关于图3所提到的，功率MOS晶体管MP可以被实施为由多个晶体管单元组成的竖直MOSFET。也就是说，个体晶体管单元的源极-漏极电流路径(或IGBT情况下的发射极-集电极电流路径)并联连接以形成晶体管MP。为了导通和关断晶体管，所有晶体管单元的栅电极被连接，以使得栅电极被同时充电和放电。在下面描述的实施例中，整流器设备10包括两个或更多MOS晶体管MP1、MP2，它们并联连接但具有分离的栅极端子。MOS晶体管MP1、MP2可以由单个单元阵列的晶体管单元形成，其中第一组晶体管单元的栅电极连接到晶体管MP1的栅极端子，并且第二组晶体管单元的栅电极连接到晶体管MP2的栅极端子，而单元阵列的所有晶体管单元共享共同源电极和共同漏电极。在一个示例中，第一组晶体管单元可以包括单元阵列的大约百分之90的晶体管单元，而第二组包括剩余的百分之10。这样的具有两个功率MOS晶体管MP1和MP2的整流器设备10的示例由图12中的等效电路所图示。不同于图4的示例，控制电路11需要生成两个栅极信号VG1和VG2而不是一个栅极信号来导通和关断晶体管MP1和MP2。进一步的描述涉及两个MOS晶体管MP1和MP2如图12中所图示的那样并联电连接的示例。然而，要注意，也可以替代地使用三个或更多MOS晶体管的并联电路。
图13的时序图图示了一个示例性切换方案，其用于在二极管DR(其是晶体管MP1和MP2的本征体二极管)被正向偏置时，导通和关断图12的整流器设备10中包括的MOS晶体管MP1和MP2。类似于在图7B的示例中那样，当控制电路11检测到衬底电压VSUBST为负(即，二极管DR被正向偏置)时，MOS晶体管MP1和MP2两者都被导通。为了确定用于导通和关断MOS晶体管MP1和MP2的时刻，可以如下文解释的那样使用负门限电压VON、VOFF1和VOFF2。因此，当衬底电压VSUBST达到或下降到低于第一门限VON时，MOS晶体管MP1和MP2两者都被导通。在本示例中，条件VSUBST＝VON在时间t1被满足，并且栅极电压VG1和VG2(参见图13的第二示图和第三示图)被设置为高电平以导通MOS晶体管MP1和MP2。然而，不同于图7B的示例，当在周期的结束处衬底电压VSUBST达到或超过第二门限VOFF1时，仅第一MOS晶体管MP1再次被关断，而第二MOS晶体管MP2保持导通。在本示例中，条件VSUBST＝VOFF1在时间t2被满足，并且栅极电压VG1(参见图13的第二示图)被设置为低电平以关断MOS晶体管MP1。当MOS晶体管MP1在时刻t2被关断时，衬底电压VSUBST可以突然下降到较低电平，因为整体导通电阻RON由于形成MOS晶体管MP2的那些晶体管单元的关断而增加。然而，随着负载电流iL朝向周期的结束而减小，衬底电压保持升高，并且当衬底电压VSUBST达到第三门限电平VOFF2时，第二MOS晶体管MP2最终也被关断。一旦MOS晶体管MP1和MP2两者都关断，衬底电压VSUBST就可以在下一周期的开始处(在时刻tNC的复位脉冲)在它再次上升到正值之前突然下降到-VD。
图14是图示了用于控制电路11(参见图12)的控制逻辑的一个示例性实施方式的框图，其被设计为如图13的时序图中图示的那样导通和关断MOS晶体管MP1和MP2。图14的电路中使用的各种电路组件可以由例如如图6中示出的供应电路12(内部供应电压VS)来供电。实质上，图14的示例是图8的示例的增强版本。激活和去激活SR触发器SR1所需要的控制逻辑本质上与图8的先前示例中相同。然而，SR触发器SR1的输出信号标示为ON1，并且对应的门限标示为如上文提到的VOFF1。除了图8的示例之外，本控制逻辑还包括另外的SR触发器SR2、另外的比较器CMP2，并且掩蔽电路110包括附加的“与”门G3。两个SR触发器SR1和SR2的置位输入被连接，以使得触发器同时被置位。SR触发器SR2的输出信号标示为ON2，并且被提供给生成对应的栅极信号VG2的栅极驱动器13’。
比较器CMP2接收衬底电压VSUBST和第二门限电压VOFF2作为输入信号，其中衬底电压被供应给非反相输入并且第二门限电压VOFF2被供应给比较器CMP2的反相输入，从而当衬底电压VSUBST超过第二门限电压VOFF2时，比较器输出以信号通知高电平。如图13中示出的，当衬底电压VSUBST达到第二门限电压VOFF2时，第二MOS晶体管MP2将被关断。因此，当比较器CMP2指示衬底电压VSUBST已经达到第二门限电压VOFF2时，比较器CMP2的输出(经由掩蔽电路110)耦合到SR触发器SR2的复位输入，以便去激活SR触发器SR2。掩蔽电路110防止晶体管MP1和MP2两者的不希望的提早关断。为了防止在时间跨度TMASK期间的第二晶体管MP2的关断，掩蔽信号X消隐比较器CMP2的输出信号，以使得它不能复位SR触发器SR2。这个消隐由“与”门G3以“与”门G1消隐被供应给SR触发器SR1的复位信号(参见图8)相同的方式完成。
图14的控制逻辑的功能通过图15中描绘的时序图进一步说明。
图15的第一时序图图示了交变衬底电压VSUBST和所提及的五个门限电平VON、VOFF1、VOFF2、VPROT和VNC。图16的第二和第三时序图分别图示了SR触发器SR1和SR2的输出信号ON1和ON2。信号ON1和ON2两者在衬底电压VSUBST达到门限电压VON的时刻t1都被设置为高电平。当衬底电压VSUBST在时刻t2达到门限电压VOFF1时，信号ON1被设置回，并且当衬底电压VSUBST在时刻t3达到门限电压VOFF2时，信号ON2被设置回。图15的第四时序图图示了掩蔽信号X，并且图16的第五时序图图示了复位信号RES。图15的第六时序图示出了由比较器CMP1使用的门限电压VR如何在掩蔽时间段TMASK的开始时从VON被切换到VPROT，然后在掩蔽时间段TMASK的结束时被切换到VOFF1，然后在时刻t2被切换到VOFF2(当第一MOS晶体管MP1的关断被触发时)，并且最终在时刻t3被切换回到VON(当第二MOS晶体管MP2的关断被触发时)。再次注意，如果衬底电压VSUBST在掩蔽时间段TMASK期间上升(由于某种异常)到高于门限VPROT，则信号ON1和ON2两者将立即被复位为低电平。
如图15的第一时序图中示出的，图14的控制逻辑使用四个门限电压。在本文描述的示例中，三个门限电压可以是负的。例如，门限电压VON可以是-250mV，门限电压VOFF1可以是-50mV，门限电压VOFF2可以是-20mV，并且门限电压VNC可以是+600mV。所理解的是，这些数字必须被视为是说明性的示例，并且实际值可以不同。在功率MOS晶体管的晶体管单元在单个步骤中被关断的情况下(参见图4的具有一个功率MOS晶体管MP的示例)，不需要门限电压VOFF2。在功率MOS晶体管的晶体管单元在多于两个步骤中被关断的情况下，可能需要附加的门限电压。然而，门限电压VOFF1和VOFF2也可以相等。理论上，门限电压VOFF1和VOFF2可以被设置为零。然而，小的负值可以有助于确保比较器不会由于生产容差而太迟地关断功率MOS晶体管。例如，由于所提到的容差，零伏特的门限电压VOFF可能导致实际在+20mV的比较器切换。图14的最后示图图示了与图9的第四示图类似的门限值的切换。
关于图8和图14中图示的控制逻辑的示例，所理解的是，技术人员可以找到基本上提供相同或类似功能的各种其他电路实施方式。因此，所强调的是，本文说明的实施方式必须被视为仅是说明性示例。技术人员将容易地找到提供与所描绘的示例基本上相同的功能的各种其他实施方式。事实上，实际的实施方式可以在很大程度上取决于用于制造集成电路的半导体技术。此外，所理解的是，所描绘的实施方式通过简化的等效电路来表示，其中省略了描述示例所不需要的组件。然而，技术人员将能够容易地以任何合适的半导体技术来实施所描绘的示例。
图16图示了流程图，该流程图图示了用于操作可以根据本文描述的示例之一实施的整流器设备(例如，如图4中示出的整流器设备10)的一个示例性方法。因此，整流器设备包括并联耦合在整流器设备的第一和第二端子之间的半导体开关和二极管(参见，例如，图4的MOSFET MP、二极管DR)。根据图16的示例，该方法包括：检测二极管DR被正向偏置(参见图16，步骤M1)。这个检测可以例如通过检测跨整流器设备10的电压VSUBST下降至低于门限电压VON(如图7中图示的)来完成。一经检测到二极管DR被正向偏置，半导体开关MP被导通(参见图16，步骤M2)。该方法进一步包括：在二极管DR被正向偏置时，检测电压VSUBST达到门限电压VOFF(参见图16，步骤M3)。一经检测到电压VSUBST已经达到门限电压VOFF，半导体开关MP被关断(参见图16，步骤M3)。
在整流器设备被实施具有两个或更多半导体开关(例如，如图12中示出的具有MOSFET MP1和MP2)的情况下，关断可以在两个步骤中被实现，例如如图13中所图示的。再次注意，方法步骤可以按各种方式被实施。这些方式包括使用数字电路和模拟电路以及混合信号电路。数字电路可以包括硬连线电路组件以及由软件指令控制的可编程处理器(例如，微控制器等)。
图17是本文参考图1至图16描述的整流器设备的简化横截视图。包括功率MOS晶体管MP的整流器设备的部分的示例已经在图3中呈现。如所提到的，其他电路系统被集成在相同的半导体衬底中。如在图3的示例中，当功率MOS晶体管是n沟道晶体管时，半导体衬底101将被掺杂有第一类型(n型)的掺杂物。因此，类似于图3的示例，图17中示出的半导体体部100本质上由半导体衬底101(晶片)形成，其上使用外延生长来沉积(例如，单晶)半导体层101’。半导体层101’被掺杂有与用于掺杂衬底101的掺杂物的类型相同类型的掺杂物，其中与高度掺杂的衬底101(标记为n+)相比，掺杂物浓度在半导体层101’中可以低得多(因此标记为n-)。
阱区200和300可以形成在半导体层101’中，例如使用离子注入、掺杂物扩散、或其他已知的掺杂工艺。在制造期间，阱区200和300可以在与图3中示出的体区103相同或不同的步骤中被形成，并且用于掺杂阱区200和300的掺杂物的类型与用于掺杂半导体层101’的掺杂物的类型是互补的。也就是说，在衬底101和半导体层101’是n掺杂(因此称为n衬底)的情况下，阱区200和300是p掺杂的(因此称为p阱)。类似于体区103，p阱200和300从半导体体部100的顶面竖直地延伸到半导体层101’中，并且由围绕半导体层101’的材料横向地限制。各种电路组件可以集成在p阱200和300以及另外的p阱中。在图17的本示例中，阱区200包括n沟道MOSFET并且阱区300包括p沟道MOSFET。这两个MOSFET可以被组合以形成例如CMOS反相器或其他电路系统。然而，所强调的是，这两个MOSFET必须仅被认为是在阱区200和300以及半导体体部100中的其他阱区中集成的任意电路和电路元件(例如，控制电路11，参见图4)的代表。个体集成电路组件可以通过半导体体部100之上的一个或多个接线层中形成的导电线而被连接以形成特定电路。集成电路组件的接线如此是已知的，并且因此本文不进一步解释。
为了在p阱200中形成n沟道MOSFET，漏极区203和源极区204被形成在p阱200内并且被嵌入其中。漏极区203和源极区204两者均掺杂有n型掺杂物。栅电极206布置在半导体体部100的顶面上，但是与其电隔离。栅电极206在漏极区203与源极区304之间延伸。p阱200可以被视为晶体管体区，并且当栅电极206在操作期间被充分充电时，(n型)MOS沟道在p阱200的该部分中生成，其将漏极区203和源极区204彼此分开。阱接触区202也可以形成在p阱200内并且允许接触p阱200。通常，阱接触区202是p掺杂的，但是具有高于p阱200的掺杂物浓度。
为了在p阱300中形成p沟道MOSFET，附加的n掺杂阱301(n阱)被嵌入p阱300中。p阱300也可以使用离子注入、掺杂物扩散、或其他已知的掺杂工艺来形成。它从半导体体部的顶面竖直地延伸到p阱300中，并且因此被嵌入在p阱300的p掺杂半导体材料内。类似于p阱200中的n沟道MOSFET，漏极区303和源极区304形成在n阱301内。栅电极306布置在半导体体部100的顶面上，但是与其电隔离。栅电极306在漏极区303与源极区304之间延伸。n阱301可以被认为是晶体管体区，并且当栅电极306在操作期间被充分充电时，(p型)MOS沟道在n阱301的该部分中生成，其将漏极区303和源极区304彼此分开。体接触区305被形成在n阱301中以允许电接触n阱301。体接触区通常是n掺杂的(如n阱)，但是具有高于n阱301的掺杂物浓度。进一步地，阱接触区302也可以形成在p阱300内并且允许接触p阱300。通常，阱接触区302是p掺杂的，但是具有高于p阱300的掺杂物浓度(如阱接触区202)。
在图17的示例中，p阱200和300的电压(电位)被标示为VPISO。p阱200中的n沟道MOSFET的漏极电压、源极电压和栅极电压分别标示为VD1、VS1和VG1。n沟道MOSFET的体电压等于VPISO。n阱301中的p沟道MOSFET的漏极电压、源极电压、栅极电压和体电压分别标示为VD2、VS2、VG2和VB2。从图17可以看出，pn结形成在n掺杂的半导体层101’与p阱200、300之间的界面处。所期望的是，在正常操作期间，该pn结被反向偏置并且因此形成所谓的pn结隔离。在具有DC供应的应用中，n衬底101通常与最高可用DC供应电压电连接(即，衬底电压VSUBST对应于最高可用供应电压)，并且作为结果，所提到的pn结隔离总是反向偏置的并且因此处于阻断状态。然而，本文描述的示例涉及整流器设备，它们利用交变供应(输入)电压被操作，该交变供应(输入)电压施加在整流器设备中集成的功率MOS晶体管MP的漏极与源极之间(例如，参见图3和图4)。随着功率MOS晶体管MP的漏极电连接到n衬底(参见图3，漏电极116、衬底101)，衬底电压VSUBST不是DC电压而是交变电压，例如如图7A中示出的。
如在图7A中可以看到的，衬底电压VSUBST循环地呈现负值(如果参考电位VREF被定义为0V)，并且因此上文提到的pn结隔离可能变为正向偏置，这可能引起整流器设备的闩锁。闩锁可能由图17中示出的寄生晶体管的不期望的激活所引起，并且在下文中解释。p阱200与下方的n掺杂半导体层101’之间的pn结可以形成寄生npn型双极结型晶体管TP1的基极-发射极二极管。p阱200与n掺杂的漏极区203和源极区204之间的pn结形成寄生晶体管TP1的多个集电极-基极二极管。从图17可以看出，寄生晶体管TP1可以在衬底电压VSUBST变为负时被导通，并且因此晶体管TP1的基极-发射极二极管变为正向偏置。激活(导通)的寄生晶体管TP1实际上可以使衬底101与漏极区203和源极区204短路，这可能不可逆地损坏整流器设备。
类似于寄生晶体管TP1，p阱300与下方的n掺杂半导体层101’之间的pn结可以形成另外的寄生npn型双极结型晶体管TP2a的基极-发射极二极管。p阱300与n阱301之间的pn结形成寄生晶体管TP2a的集电极-基极二极管。同时，p阱300与n阱301之间的pn结形成寄生pnp型双极结型晶体管TP2b的集电极-基极二极管，它的多个发射极由嵌入在n阱301中的漏极区303和源极区304形成。两个寄生晶体管TP2a和TP2b以它们形成晶闸管(pnpn结构)的方式被连接，并且p阱300形成晶闸管的栅极。当衬底电压VSUBST变为负并且因此晶体管TP2a的基极-发射极二极管变为正向偏置(这进而导致晶体管TP2b的激活)时，该晶闸管可以被导通。激活(导通)的晶闸管实际上可以使衬底101与漏极区303和源极区204短路，这也可能不可逆地损坏整流器设备。
为了防止由于寄生双极结型晶体管或晶闸管的激活所致的整流器设备中的短路、闩锁和类似效应，衬底101与p阱200和300(以及另外的p阱)之间的pn结隔离必须在整流器设备的任何操作状态期间被维持，即使是在衬底电压VSUBST为负的操作状态期间。换言之，n掺杂半导体层101’与p阱200和300之间的pn结必须(并且维持)反向偏置，而不论衬底电压VSUBST的极性如何。
关于闩锁和类似效应的上文描述的问题的一种解决方案是在整流器设备中包括阱偏置电路，其被配置为向嵌入在n衬底中的p阱施加负偏置电压。图18中描绘的电路是被配置为生成负偏置电压VPISO的阱偏置电路的一个示例，负偏置电压VPISO可以例如经由相应的阱接触区被供应给p阱。图18的示例性电路包括振荡器OSC和电荷泵CP，电荷泵CP(除了别的事物以外)由相位生成器PG和开关电容器电路SC组成，开关电容器电路SC生成负的p阱偏置电压VPISO。振荡器OSC可以是生成矩形振荡器信号CLK(也称为电荷泵的时钟信号)的简单张弛振荡器。其他类型的振荡器也可以适用。相位生成器PG是可选的，并且在一些实施方式中可能不需要。如果存在，则相位生成器PG可以基于振荡器信号生成彼此具有特定相位关系的两个或更多开关信号。这些开关信号被供应给开关电容器电路SC。开关信号从低电平改变为高电平并且反之亦然的时刻表示由开关电容器电路SC使用的期望开关方案。开关信号使得电荷泵电路中包括的半导体开关根据期望的开关方案被导通和关断，以便生成期望的负输出电压VPISO。各种合适的电荷泵电路如此是已知的，并且因此本文不进一步讨论。
在图18的本示例中，振荡器OSC仅在电压VPISO超过预定义门限电压-VTH时是活动的，以便减少阱偏置电路的功率消耗。然而，振荡器OSC也可以在整流器设备的操作期间持久地活动。在图18的本例中，可以由比较器CMP3来评估条件VPISO>VTH，比较器CMP3接收门限电压VTH和阱偏置电压VPISO作为输入电压。当条件VPISO>-VTH被评估为“真”(例如，在比较器输出处指示为高电平)时，则振荡器OSC被激活。只要电压VPISO低于负门限-VTH，振荡器OSC就被去激活。在本示例中，振荡器OSC可以通过中断振荡器OSC的供电线而被激活和去激活。注意，振荡器OSC和电荷泵电路CP可以由内部供应电压VS供电，内部供应电压VS例如可以由图6中图示的供应电路12生成。注意，电荷泵电路CP的输出不由显著的电负载加载，而仅用于偏置p阱(参见例如图17，p阱200、300)。因此，图18的阱偏置电路的电流消耗相比较为低。负门限电压VTH定义从参考电压VREF(例如，定义为0V，参见图6)的偏移。为了确保pn结的反向偏置，该偏移应当大于衬底电压VSUBST的最低峰值电平的幅度。也就是说，如果衬底电压VSUBST具有-0.7伏的负峰值电平，则偏移电压至少为0.7伏，即VTH≤-0.7伏。
图19a图示了电荷泵CP的简单的示例性实施方式，其可以在图18中示出的阱偏压电路中用于偏置p阱200和300。在所描绘的示例中，不需要相位生成器PG；并且振荡器输出信号CLK被用来交替地连接具有(正)供电电压VS(例如，由图6的电路生成)的电容器C1和可以被定义为零伏的参考电位VREF。振荡器输出信号CLK用于驱动电子开关SWCP，其被配置为根据振荡器输出信号CLK将电容器C1与供应电压VS或参考电位VREF耦合。在供应电压VS被施加到电容器C1的时间段中，二极管D1被正向偏置，并且电容器C1经由二极管D1被充电，而二极管D2被反向偏置。在参考电位VREF被施加到电容器C1的时间段中，二极管D1变为不导电，二极管D2变为正向偏置，并且电容器C1中存储的电荷被传送到电容器C2。作为结果，跨电容器C2的电压降是电荷泵电路的(负)输出电压，并且可以作为VPISO施加到p阱。齐纳二极管DZ2确保输出电压VPISO的幅度不超过钳位电压，钳位电压在本示例中是二极管DZ2的齐纳电压。齐纳二极管DZ2可以替换为提供类似功能的任何其他已知的钳位电路。图19a的电路如此是已知的，并且因此本文不进一步解释。
在图18和图19a的示例中，需要单独的振荡器OSC来驱动电荷泵CP。然而，在图19b中图示的替换性示例中，可以利用衬底电压VSUBST的振荡以替代在供应电压VS与参考电位VREF之间切换。图19b的示例本质上与图19a的示例相同，除了以下之外：开关SWCP可以省略，并且振荡衬底电压信号VSUBST替代地被用来在衬底电压VSUBST的每个周期中对电容器C1再充点。当衬底电压VSUBST为高时，电容器C1经由二极管D1被充电，而二极管D2被反向偏置。当衬底电压VSUBST为低或变为负时，二极管D1变为不导电，二极管D2变为正向偏置，并且电容器C1中存储的电荷被传送到电容器C2，其中跨电容器C2的电压降是电荷泵电路的(负)输出电压，并且可以作为VPISO施加到p阱。除了由于衬底电压VSUBST的振荡所致的电容器C1的重复再充电，图19b的电路与图19a相同，并且参考上文的相应解释。
图20图示了时序图，该时序图示出了图18的示例中的电荷泵输出电压VPISO。每次电压VPISO高于或超过(负)门限电压VTH时，振荡器OSC(参见图18)被激活并且电荷泵被驱动以减小电压VPISO，直到它再次下降到低于门限电压VTH。比较器CMP2可以具有小的滞后，以避免比较器输出的持久切换。
下面概述了本文描述的实施例的若干方面。然而，要注意的是，以下概述不是特征的详尽列举，而是在一些应用中可能重要或有利的特征的示例性选择。
示例1：根据一个示例，整流器设备包括半导体衬底和至少一个阱区，半导体衬底掺杂有第一掺杂类型的掺杂物，至少一个阱区布置在半导体衬底中并且掺杂有第二掺杂类型的掺杂物。因此，至少一个阱区和周围的半导体衬底形成pn结。整流器设备进一步包括阳极端子和阴极端子，阳极端子和阴极端子通过第一MOS晶体管的负载电流路径和并联连接到负载电流路径的二极管而连接。交变输入电压可操作地施加在阳极端子与阴极端子之间。整流器设备进一步包括控制电路和偏置电路。控制电路被配置为在导通时间段内导通第一MOS晶体管，在导通时间段期间，二极管被正向偏置。第一MOS晶体管和二极管被集成在半导体衬底中，并且控制电路至少部分地布置在至少一个阱区中。偏置电路被配置为生成偏置电压，偏置电压被施加到至少一个阱区以使得pn结被反向偏置。
示例2：示例1的整流器设备，其中偏置电路包括被配置为生成偏置电压的电荷泵，偏置电压被施加在阱区与周围的半导体衬底之间。
示例3.示例2的整流器设备，其中偏置电路进一步包括比较器，比较器耦合到电荷泵并且被配置为取决于至少阱区中存在的电压电平而激活和去激活电荷泵。
示例4：示例1至3的任何组合的整流器设备，进一步包括晶体管阱区，晶体管阱区布置在衬底中并且掺杂有第二掺杂类型的掺杂物；晶体管阱区形成第一MOS晶体管的体区，并且晶体管阱区与周围的衬底之间的pn结形成二极管。
示例5：示例1至4的任何组合的整流器设备，其中半导体衬底包括外延层，外延层也掺杂有第一掺杂类型的掺杂物，至少一个阱区布置在外延层中。
示例6：示例1至5的任何组合的整流器设备，其中至少一个阱区包括阱接触区；偏置电压被施加到阱接触区。
示例7：示例1至6的任何组合的整流器设备，其中阳极端子处于参考电位，参考电位用作控制电路和偏置电路的接地电位。
示例8：示例1至7的任何组合的整流器设备，其中控制电路被配置为：通过检测二极管已经变为导电，来检测导通时间段的开始。
示例9：示例1至8的任何组合的整流器设备，其中控制电路被配置为：通过检测跨二极管的电压降已经达到所定义的第一门限电压，来检测导通时间段的开始。
示例10：示例9的整流器设备，其中控制电路被配置为：通过检测跨第一半导体开关的负载电流路径的电压降已经达到所定义的第二门限电压，来检测导通时间段的结束。
示例11：示例10的整流器设备，其中第二门限电平比第一门限电平更接近零。
示例12：示例1至11的任何组合的整流器设备，进一步包括至少第二MOS晶体管，至少第二MOS晶体管具有与第一MOS晶体管的负载电流路径并联连接的负载电流路径。
示例13：示例12的整流器设备，进一步包括晶体管阱区，晶体管阱区布置在衬底中并且掺杂有第二掺杂类型的掺杂物；晶体管阱区形成第一MOS晶体管和第二MOS晶体管的体区，并且晶体管阱区与周围的衬底之间的pn结形成二极管。
示例14：示例12或13的整流器设备，其中控制电路被配置为：基本上同时导通第一MOS晶体管和第二MOS晶体管。
示例15：示例12至14的任何组合的整流器设备，其中控制电路被配置为：比第一MOS晶体管较迟地关断第二MOS晶体管。
示例16：示例15的整流器设备，其中控制电路被配置为：通过检测跨第一MOS晶体管和第二MOS晶体管半导体开关的负载电流路径的电压降已经达到所定义的第二门限电压，来检测导通时间段的结束，并且其中在第一MOS晶体管已经被关断之后，一经检测到跨第一MOS晶体管和第二MOS晶体管的负载电流路径的电压降已经达到所定义的第三门限电压，第二MOS晶体管被关断。
示例17：示例16的整流器设备，其中第三门限电压比第二门限电压更接近零。
示例18：示例1至17的任何组合的整流器设备，其中阳极端子和阴极端子是整流器设备的仅有外部端子。
示例19：示例13的整流器设备，可选地与任何其他示例相组合，其中第一MOSFET和第二MOSFET两者由晶体管阱区中布置的多个晶体管单元组成。
示例20：示例19的整流器设备，其中第一和第二MOSFET是竖直DMOS晶体管。
示例21：示例1至20的任何组合的整流器设备，其中控制电路被配置为：通过检测跨二极管的电压降已经达到所定义的第一门限电压的第一时刻，来检测导通时间段的开始；通过检测跨第一MOS晶体管的负载电流路径的电压降已经达到所定义的第二门限电压的第二时刻，来检测导通时间段的结束；以及在所定义的掩蔽时间段内掩蔽对第二时刻的任何检测。
示例22：示例21的整流器设备，其中掩蔽时间段基于交变输入电压的先前周期中的导通时间段而被调节。
示例23：示例1至22的任何组合的整流器设备，其中控制电路包括供应电路，供应电路被配置为基于衬底电压来生成用于控制电路和偏置电路的内部供应电压，供应电路包括缓冲电容器。
示例24：另外的示例涉及一种用于操作整流器设备的方法，其中整流器设备包括在阳极端子与阴极端子之间并联耦合的MOS晶体管和二极管。该方法包括：检测二极管是否被正向偏置；以及在检测到二极管被正向偏置时，通过控制电路导通MOS晶体管。控制电路至少部分地集成在整流器设备的半导体衬底的至少一个阱区中。该方法进一步包括：当二极管被正向偏置时，检测阴极端子与阳极端子之间的跨整流器设备的电压达到特定门限电压；以及在检测到跨整流器设备的电压已经达到特定门限值时，关断MOS晶体管。此外，该方法包括：通过向至少一个阱区施加偏置电压以使得pn结被反向偏置，来偏置至少一个阱区。
示例25：示例24的方法，其中偏置至少一个阱区包括：使用电荷泵生成偏置电压，以及在阱区的阱接触区之间施加偏置电压。
示例26：示例25的方法，其中偏置至少一个阱区包括：取决于至少一个阱区中存在的电压电平来激活和去激活电荷泵。
示例27.示例26的方法，其中当至少一个阱区中存在的电压电平高于或超过门限电压时，电荷泵被激活。
尽管已经关于一个或多个实施方式说明和描述了本发明，但是不脱离所附权利要求的精神和范围，可以对所说明的示例作出改变和/或修改。如上文提到的，由上文描述的组件或结构(单元、组装件、设备、电路、系统等)执行的各种功能、用于描述这样的组件的术语(包括对“部件”的引用)意图为对应于(除非另有指示)执行所描述的组件的指定功能的任何组件或结构(例如，其在功能上等同)，即使在结构上不等同于执行本发明的本文所说明的示例性实施方式的功能的所公开的结构。
另外，虽然本发明的特定特征可能已经关于若干实施方式中的仅一个而被公开，但是这样的特征可以与其他实施方式的一个或多个其他特征相组合，这对于任何给定或特定应用可能是期望的且有利的。此外，就详细描述和权利要求中使用的术语“包括有”、“具有”、或它们的变体而言，这样的术语意图为以与术语“包括”相类似的方式是包括性的。

Claims (27)

1.一种整流器设备，包括：
半导体衬底，掺杂有第一掺杂类型的掺杂物；
至少一个阱区，布置在所述半导体衬底中并且掺杂有第二掺杂类型的掺杂物，所述至少一个阱区和周围的半导体衬底形成pn结；
阳极端子和阴极端子，通过第一MOS晶体管的负载电流路径和并联连接到所述负载电流路径的二极管而连接，交变输入电压可操作地施加在所述阳极端子与所述阴极端子之间；
控制电路，其被配置为在导通时间段内导通所述第一MOS晶体管，在所述导通时间段期间所述二极管被正向偏置，所述第一MOS晶体管、所述二极管集成在所述半导体衬底中，并且所述控制电路至少部分地布置在所述至少一个阱区中；以及
偏置电路，被配置为生成偏置电压，所述偏置电压被施加到所述至少一个阱区以使得所述pn结被反向偏置。
2.根据权利要求1所述的整流器设备，其中所述偏置电路包括：
电荷泵，其被配置为生成施加在所述阱区与周围的半导体衬底之间的所述偏置电压。
3.根据权利要求2所述的整流器设备，其中所述偏置电路进一步包括：
比较器，耦合到所述电荷泵并且被配置为取决于所述至少阱区中存在的电压电平而激活和去激活所述电荷泵。
4.根据权利要求1所述的整流器设备，进一步包括：
晶体管阱区，布置在所述衬底中并且掺杂有所述第二掺杂类型的掺杂物，所述晶体管阱区形成所述第一MOS晶体管的体区，并且所述晶体管阱区与周围的衬底之间的pn结形成所述二极管。
5.根据权利要求1所述的整流器设备，
其中所述半导体衬底包括外延层，所述外延层也掺杂有所述第一掺杂类型的掺杂物，所述至少一个阱区布置在所述外延层中。
6.根据权利要求1所述的整流器设备，
其中所述至少一个阱区包括阱接触区，所述偏置电压被施加到所述阱接触区。
7.根据权利要求1所述的整流器设备，
其中所述阳极端子处于参考电位，所述参考电位用作所述控制电路和所述偏置电路的接地电位。
8.根据权利要求1所述的整流器设备，
其中所述控制电路被配置为：通过检测所述二极管已经变为导电来检测所述导通时间段的开始。
9.根据权利要求1所述的整流器设备，
其中所述控制电路被配置为：通过检测跨所述二极管的电压降已经达到所定义的第一门限电压，来检测所述导通时间段的开始。
10.根据权利要求9所述的整流器设备，
其中所述控制电路被配置为：通过检测跨第一半导体开关的负载电流路径的电压降已经达到所定义的第二门限电压，来检测所述导通时间段的结束。
11.根据权利要求10所述的整流器设备，其中所述第二门限电平比所述第一门限电平更接近零。
12.根据权利要求1所述的整流器设备，进一步包括：
至少第二MOS晶体管，具有与所述第一MOS晶体管的负载电流路径并联连接的负载电流路径。
13.根据权利要求12所述的整流器设备，进一步包括：
晶体管阱区，布置在所述衬底中并且掺杂有所述第二掺杂类型的掺杂物，所述晶体管阱区形成所述第一MOS晶体管和所述第二MOS晶体管的体区，并且所述晶体管阱区与周围的衬底之间的pn结形成所述二极管。
14.根据权利要求12所述的整流器设备，
其中所述控制电路被配置为：基本上同时导通所述第一MOS晶体管和所述第二MOS晶体管。
15.根据权利要求12所述的整流器设备，
其中所述控制电路被配置为：比所述第一MOS晶体管较晚地关断所述第二MOS晶体管。
16.根据权利要求15所述的整流器设备，
其中所述控制电路被配置为：通过检测跨所述第一MOS晶体管半导体开关和所述第二MOS晶体管半导体开关的负载电流路径的电压降已经达到所定义的第二门限电压，来检测所述导通时间段的结束，并且
其中在所述第一MOS晶体管已经被关断之后，在检测到跨所述第一MOS晶体管和所述第二MOS晶体管的负载电流路径的电压降已经达到所定义的第三门限电压时，所述第二MOS晶体管被关断。
17.根据权利要求16所述的整流器设备，
其中所述第三门限电压比所述第二门限电压更接近零。
18.根据权利要求1所述的整流器设备，
其中所述阳极端子和所述阴极端子是所述整流器设备的仅有外部端子。
19.根据权利要求13所述的整流器设备，
其中所述第一MOSFET和所述第二MOSFET两者由所述晶体管阱区中布置的多个晶体管单元组成。
20.根据权利要求19所述的整流器设备，
其中所述第一MOSFET和所述第二MOSFET是竖直DMOS晶体管。
21.根据权利要求1所述的整流器设备，其中所述控制电路被配置为：
通过检测跨所述二极管的电压降已经达到所定义的第一门限电压的第一时刻，来检测所述导通时间段的开始，
通过检测跨所述第一MOS晶体管的负载电流路径的电压降已经达到所定义的第二门限电压的第二时刻，来检测所述导通时间段的结束，以及
在所定义的掩蔽时间段内掩蔽对所述第二时刻的任何检测。
22.根据权利要求21所述的整流器设备，
其中所述掩蔽时间段基于所述交变输入电压的先前周期中的导通时间段而被调节。
23.根据权利要求1所述的整流器设备，其中所述控制电路包括：
供应电路，其被配置为基于所述衬底电压来生成用于所述控制电路和所述偏置电路的内部供应电压，所述供应电路包括缓冲电容器。
24.一种用于操作整流器设备的方法，所述整流器设备包括并联耦合在阳极端子与阴极端子之间的MOS晶体管和二极管，所述方法包括：
检测所述二极管被正向偏置；以及
在检测到所述二极管被正向偏置时，通过控制电路导通所述MOS晶体管，所述控制电路至少部分地集成在所述整流器设备的半导体衬底的至少一个阱区中；
当所述二极管被正向偏置时，检测所述阴极端子与所述阳极端子之间的跨所述整流器设备的电压达到特定门限电压；
在检测到跨所述整流器设备的电压已经达到特定门限值时，关断所述MOS晶体管；以及
通过向所述至少一个阱区施加偏置电压以使得pn结被反向偏置，来偏置所述至少一个阱区。
25.根据权利要求24所述的方法，其中偏置所述至少一个阱区包括：
使用电荷泵生成所述偏置电压，以及
在所述阱区的阱接触区之间施加所述偏置电压。
26.根据权利要求25所述的方法，其中偏置所述至少一个阱区包括：
取决于所述至少一个阱区中存在的电压电平，来激活和去激活所述电荷泵。
27.根据权利要求26所述的方法，
其中当所述至少一个阱区中存在的电压电平高于或超过门限电压时，所述电荷泵被激活。
CN201810654820.0A 2017-06-23 2018-06-22 整流器设备 Active CN109119457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/631,767 2017-06-23
US15/631,767 US10128736B1 (en) 2017-06-23 2017-06-23 Rectifier device

Publications (2)

Publication Number Publication Date
CN109119457A true CN109119457A (zh) 2019-01-01
CN109119457B CN109119457B (zh) 2023-09-12

Family

ID=64050661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810654820.0A Active CN109119457B (zh) 2017-06-23 2018-06-22 整流器设备

Country Status (3)

Country Link
US (1) US10128736B1 (zh)
CN (1) CN109119457B (zh)
DE (1) DE102018115055B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291146B2 (en) * 2017-03-30 2019-05-14 Infineon Technologies Ag Gate driver circuit for a rectifier device including a cascade of transistor stages
DE102018113146B4 (de) * 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042196A1 (en) * 2006-06-28 2008-02-21 Great Wall Semiconductor Corporation Circuit and Method of Reducing Body Diode Reverse Recovery Time of Lateral Power Semiconductor Devices
US20080291699A1 (en) * 2007-05-22 2008-11-27 Harris Corporation Low-Loss Rectifier with Optically Coupled Gate Shunting
TW200941914A (en) * 2007-12-14 2009-10-01 Bosch Gmbh Robert Rectifier circuit
US20110057630A1 (en) * 2009-09-08 2011-03-10 Hitachi Automotive Systems, Ltd. Vehicular Alternator, and Rectifier of Vehicular Alternator
US20130069710A1 (en) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
JP2013069750A (ja) * 2011-09-21 2013-04-18 Sharp Corp 半導体装置及びその製造方法
US20130107583A1 (en) * 2011-10-29 2013-05-02 Ixys Corporation Low forward voltage rectifier
US20140321012A1 (en) * 2012-02-24 2014-10-30 Mitsubishi Electric Corporation Power switching circuit
US20150049529A1 (en) * 2013-08-14 2015-02-19 Dora S.P.A. Control method for rectifier of switching converters
CN105322935A (zh) * 2014-07-30 2016-02-10 英飞凌科技股份有限公司 智能半导体开关

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491797B2 (ja) 1995-12-05 2004-01-26 株式会社デンソー 車両用発電装置
DE19742930C1 (de) 1997-09-29 1998-11-19 Siemens Ag Leistungsschalter mit Überlastschutz
US6768623B1 (en) 2000-11-17 2004-07-27 Texas Instruments Incorporated IC excess current detection scheme
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
FR2861916A1 (fr) 2003-10-31 2005-05-06 St Microelectronics Sa Commande d'un transistor mos en element de redressement
US8125244B2 (en) * 2006-08-15 2012-02-28 Koninklijke Philips Electronics N.V. Low voltage electronic module interface
EP1936792B1 (en) 2006-12-22 2010-07-28 STMicroelectronics Design and Application S.R.O. Synchronous rectifier having precise on/off switching times
US9240728B2 (en) 2013-08-14 2016-01-19 Stmicroelectronics S.R.L. Control device for rectifiers of switching converters
JP6371053B2 (ja) 2013-12-13 2018-08-08 株式会社日立製作所 整流装置、オルタネータおよび電力変換装置
US9595947B2 (en) 2014-09-30 2017-03-14 Stmicroelectronics S.R.L. Driver device for transistors, and corresponding integrated circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042196A1 (en) * 2006-06-28 2008-02-21 Great Wall Semiconductor Corporation Circuit and Method of Reducing Body Diode Reverse Recovery Time of Lateral Power Semiconductor Devices
US20080291699A1 (en) * 2007-05-22 2008-11-27 Harris Corporation Low-Loss Rectifier with Optically Coupled Gate Shunting
TW200941914A (en) * 2007-12-14 2009-10-01 Bosch Gmbh Robert Rectifier circuit
US20100244559A1 (en) * 2007-12-14 2010-09-30 Alfred Goerlach Rectifier circuit
US20110057630A1 (en) * 2009-09-08 2011-03-10 Hitachi Automotive Systems, Ltd. Vehicular Alternator, and Rectifier of Vehicular Alternator
US20130069710A1 (en) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
JP2013069750A (ja) * 2011-09-21 2013-04-18 Sharp Corp 半導体装置及びその製造方法
US20130107583A1 (en) * 2011-10-29 2013-05-02 Ixys Corporation Low forward voltage rectifier
US20140321012A1 (en) * 2012-02-24 2014-10-30 Mitsubishi Electric Corporation Power switching circuit
US20150049529A1 (en) * 2013-08-14 2015-02-19 Dora S.P.A. Control method for rectifier of switching converters
CN105322935A (zh) * 2014-07-30 2016-02-10 英飞凌科技股份有限公司 智能半导体开关

Also Published As

Publication number Publication date
CN109119457B (zh) 2023-09-12
US10128736B1 (en) 2018-11-13
DE102018115055B4 (de) 2023-02-02
DE102018115055A1 (de) 2018-12-27

Similar Documents

Publication Publication Date Title
TWI580169B (zh) Rectifier, rectifier configuration and generator for motorized vehicle
CN108696152B (zh) 整流器装置和用于操作整流器装置的方法
US10033297B2 (en) Rectifier device
US9960705B1 (en) Rectifier device with stand-by detection capability
US8890496B2 (en) Drive controller
TWI339490B (en) Method of forming a self-gated transistor and structure therefor
US10084444B2 (en) Gate-driving apparatus for providing negative voltage to gate of switch
US10547250B2 (en) Rectifier device
CN104052249B (zh) 功率变换器电路
CN108233742B (zh) 整流器装置及其操作方法
US20180167000A1 (en) Rectifier device
US20220352145A1 (en) Semiconductor device
CN109119457A (zh) 整流器设备
US20220209766A1 (en) Semiconductor device, electronic appliance, and vehicle
TW202005242A (zh) 無橋式pfc轉換器、及用於控制其之方法及封裝ic裝置
US20090103333A1 (en) Circuit arrangement and method for converting an alternating voltage into a rectified voltage
US10622912B2 (en) Rectifier device with clamping circuit
US10666158B2 (en) Rectifier device
CN216056801U (zh) 电源转换器
US20200076320A1 (en) Electronic circuit and operating method for this
CN115706534A (zh) 使用平面开关元件的改进的同步桥式整流器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant