CN109103163A - 用以减少化合物半导体晶圆变形的改良结构 - Google Patents

用以减少化合物半导体晶圆变形的改良结构 Download PDF

Info

Publication number
CN109103163A
CN109103163A CN201710470292.9A CN201710470292A CN109103163A CN 109103163 A CN109103163 A CN 109103163A CN 201710470292 A CN201710470292 A CN 201710470292A CN 109103163 A CN109103163 A CN 109103163A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor wafer
layer
stress equilibrium
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710470292.9A
Other languages
English (en)
Inventor
花长煌
朱文慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WIN Semiconductors Corp
Original Assignee
WIN Semiconductors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WIN Semiconductors Corp filed Critical WIN Semiconductors Corp
Priority to CN201710470292.9A priority Critical patent/CN109103163A/zh
Publication of CN109103163A publication Critical patent/CN109103163A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种用以减少化合物半导体晶圆变形的改良结构,包括:接触金属层、至少一应力平衡层、复数个应力平衡层通孔以及晶粒粘着层。其中接触金属层形成于化合物半导体晶圆的一下表面;至少一应力平衡层形成于接触金属层的下表面,其中至少一应力平衡层为非导电材料;每一复数个应力平衡层通孔分别贯穿至少一应力平衡层;晶粒粘着层形成于至少一应力平衡层的下表面以及每一复数个应力平衡层通孔的内表面,晶粒粘着层为导电材料,通过复数个应力平衡层通孔使得晶粒粘着层以及接触金属层电性接触。本发明通过在接触金属层以及晶粒粘着层之间插入至少一应力平衡层,借此平衡化合物半导体晶圆所受的应力,以减少化合物半导体晶圆的变形。

Description

用以减少化合物半导体晶圆变形的改良结构
技术领域
本发明涉及一种用以减少化合物半导体晶圆变形的改良结构,尤其涉及一种用以平衡化合物半导体晶圆应力的改良结构。
背景技术
在一化合物半导体晶圆上形成集成电路的制程中,或多或少都会在累积应力,使得化合物半导体晶圆承受一应力。在一些状况下,会使得化合物半导体晶圆承受较大的应力,例如,于化合物半导体晶圆之上形成一应力薄膜,或是于化合物半导体晶圆上成长具应力的磊晶结构。而这应力若无法妥善平衡,则会造成化合物半导体晶圆的弓翘(Bowing)变形,甚至在化合物半导体晶圆的边缘处造成破碎。此外,在化合物半导体晶圆的薄化制程后,由于化合物半导体晶圆的厚度变薄,因而使得化合物半导体晶圆更无法平衡原先所承受的应力,进而造成化合物半导体晶圆的弓翘变形更为严重,或甚至在化合物半导体晶圆的边缘处造成破碎。
以化合物半导体晶圆的尺寸来说,当化合物半导体晶圆的直径小于3英寸时,应力造成化合物半导体晶圆的弓翘变形较不明显。而当化合物半导体晶圆的直径大于3英寸时,例如4英寸、5英寸、6英寸或更大的,应力造成化合物半导体晶圆的弓翘变形就非常显著。
一般而言,由于在化合物半导体晶圆上形成集成电路时,常需要有多层的磊晶结构,也因此,相对于在硅半导体晶圆上形成硅半导体集成电路的制程中,化合物半导体晶圆所承受的应力通常会比硅半导体晶圆所承受的应力相对大许多。在一现有技术中,公开一改善结构,以平衡硅半导体晶圆所受的应力。请参见图3,为一现有技术的硅半导体晶圆的改良结构的剖面示意图。一集成电路11形成于一硅半导体晶圆10的一上表面101。一应力平衡层12形成于硅半导体晶圆10的一下表面102,以平衡硅半导体晶圆10于形成集成电路11的制程过中所累积的应力。然则现有技术并未公开如何有效平衡化合物半导体晶圆所受应力的结构(化合物半导体晶圆所受的应力更大于硅半导体晶圆所受的应力)。
此外,若要应用现有技术的硅半导体晶圆的改良结构在化合物半导体晶圆时,当需要在一化合物半导体晶圆的一下表面形成一导电层以作为导电用途时,或是需要在化合物半导体晶圆的下表面形成一金属层,使得金属层与化合物半导体晶圆的下表面形成欧姆接触,而金属层得以形成一欧姆电极,则因现有技术应力平衡层12直接形成于晶圆的下表面,而无法达成需求。
有鉴于此,发明人开发出简便组装的设计,能够避免上述的缺点,安装方便,又具有成本低廉的优点,以兼顾使用弹性与经济性等考量,因此遂有本发明的产生。
发明内容
本发明所欲解决的技术问题在于如何于一化合物半导体晶圆的一下表面形成一改良结构,使得改良结构包含至少一应力平衡层以及一金属层,使得改良结构同时具有应力平衡以及导电的功能。
为解决前述问题,以达到所预期的功效,本发明提供一种用以减少化合物半导体晶圆变形的改良结构,包括:一接触金属层、至少一应力平衡层、复数个应力平衡层通孔以及一晶粒粘着层。其中接触金属层形成于一化合物半导体晶圆的一下表面。其中至少一应力平衡层形成于接触金属层的一下表面,其中至少一应力平衡层为非导电材料。其中每一复数个应力平衡层通孔分别贯穿至少一应力平衡层。其中晶粒粘着层形成于至少一应力平衡层的一下表面以及每一复数个应力平衡层通孔的一内表面,其中晶粒粘着层为一导电材料,其中通过复数个应力平衡层通孔使得晶粒粘着层以及接触金属层电性接触。通过在接触金属层以及晶粒粘着层的间插入至少一应力平衡层,借此平衡化合物半导体晶圆所受的应力,以减少化合物半导体晶圆的变形。由于接触金属层以及晶粒粘着层皆为导电材料,且接触金属层以及晶粒粘着层通过复数个应力平衡层通孔而电性接触,因此本发明的用以减少化合物半导体晶圆变形的改良结构同时具有应力平衡以及导电的功能。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中接触金属层与化合物半导体晶圆的下表面形成一欧姆接触,使得接触金属层形成一欧姆电极。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中欧姆电极用于至少一二极管,其中至少一二极管包括选自以下群组的至少一种:一PN二极管、一萧基二极管、一发光二极管、一激光二极管、一垂直共振腔发射型激光二极管、一光电二极管、一变容二极管、一变阻二极管、一恒流二极管以及一稳压二极管。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中每一至少一二极管包括复数个应力平衡层通孔的至少一者。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中晶粒粘着层填满复数个应力平衡层通孔的每一者。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中化合物半导体晶圆的一厚度大于或等于25μm且小于或等于350μm。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中化合物半导体晶圆的一直径大于或等于3英寸。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中化合物半导体晶圆的材料包括选自以下群组的一种:砷化镓、蓝宝石、磷化铟、磷化镓、碳化硅、氮化镓、氮化铝、硒化锌(ZnSe)、砷化铟(InAs)、锑化镓(GaSb)。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中接触金属层的材料包括选自以下群组的至少一种:钯、锗、镍、钛、铂、金以及银。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中至少一应力平衡层的材料包括选自以下群组的至少一种:介电材料、玻璃以及聚合物。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中至少一应力平衡层的材料包括选自以下群组的至少一种:氮化硅、碳化硅以及二氧化硅。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中至少一应力平衡层以化学气相沉积法或涂布方式形成于接触金属层的下表面。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中晶粒粘着层的材料包括选自以下群组的至少一种:金、金合金、银、银合金、锡、锡合金、银胶。
在一实施例中,前述的用以减少化合物半导体晶圆变形的改良结构,其中至少一应力平衡层的一厚度大于或等于50nm且小于或等于5μm。
为进一步了解本发明,以下举较佳的实施例,配合附图、标记,将本发明的具体构成内容及其所达成的功效详细说明如下。
附图说明
图1A为本发明一种用以减少化合物半导体晶圆变形的改良结构的一具体实施例的剖面示意图。
图1B为本发明一种用以减少化合物半导体晶圆变形的改良结构的另一具体实施例的剖面示意图。
图2A为应用本发明一种用以减少化合物半导体晶圆变形的改良结构于垂直共振腔发射型激光二极管的剖面示意图。
图2B为应用本发明一种用以减少化合物半导体晶圆变形的改良结构的一垂直共振腔发射型激光二极管的剖面示意图。
图3为一现有技术的硅半导体晶圆的改良结构的剖面示意图。
附图标记说明:
1 改良结构; 1’ 改良结构;
10 硅半导体晶圆; 101 硅半导体晶圆的上表面;
102 硅半导体晶圆的下表面; 11 集成电路;
12 应力平衡层; 2 垂直共振腔发射型激光二极管;
20 化合物半导体晶圆; 201 化合物半导体晶圆的上表面;
202 化合物半导体晶圆的下表面; 30 接触金属层;
302 接触金属层的下表面; 40 应力平衡层;
402 应力平衡层的下表面; 50 晶粒粘着层;
60 n型分布式布拉格反射器; 62 量子井结构;
64 氧化局限层; 66 p型分布式布拉格反射器;
67 平台结构; 68 p型欧姆电极;
69 凹槽; 70 虚线;
72 应力平衡层通孔; 74 应力平衡层通孔的内表面;
76 晶粒粘着层凹槽。
具体实施方式
请参阅图1A,其为本发明一种用以减少化合物半导体晶圆变形的改良结构的一具体实施例的剖面示意图。本发明一种用以减少化合物半导体晶圆变形的改良结构1包括:一接触金属层30、至少一应力平衡层40、复数个应力平衡层通孔72以及一晶粒粘着层50。其中接触金属层30形成于一化合物半导体晶圆20的一下表面202。其中化合物半导体晶圆20具有一上表面201以及下表面202。其中化合物半导体晶圆20的材料包括选自以下群组的一种:砷化镓、蓝宝石、磷化铟、磷化镓、碳化硅、氮化镓、氮化铝、硒化锌(ZnSe)、砷化铟(InAs)、锑化镓(GaSb)。其中化合物半导体晶圆20的一厚度大于或等于25μm且小于或等于350μm。在一些较佳的实施例中,化合物半导体晶圆20的一直径大于或等于3英寸。由于化合物半导体晶圆20的直径越大,化合物半导体晶圆20的变形会越明显,因此本发明一种用以减少化合物半导体晶圆变形的改良结构1应用于直径大于或等于3英寸的化合物半导体晶圆20时,改善化合物半导体晶圆20变形的效果更加显著。其中接触金属层30的材料包括选自以下群组的至少一种:钯、锗、镍、钛、铂、金以及银。其中至少一应力平衡层40形成于接触金属层30的一下表面302。其中至少一应力平衡层40为非导电材料。其中至少一应力平衡层40以化学气相沉积法、涂布、蒸镀、离子镀或溅镀等方式形成于接触金属层30的下表面302。在一些较佳的实施例中,至少一应力平衡层40以化学气相沉积法或涂布方式形成于接触金属层30的下表面302。其中至少一应力平衡层40的一厚度大于或等于50nm且小于或等于5μm。在一些实施例中,至少一应力平衡层40的材料包括选自以下群组的至少一种:介电材料、玻璃以及聚合物。在一些较佳的实施例中,至少一应力平衡层40的材料包括选自以下群组的至少一种:氮化硅、碳化硅以及二氧化硅。其中每一个应力平衡层通孔72贯穿至少一应力平衡层40。其中晶粒粘着层50形成于至少一应力平衡层40的一下表面402以及每一个应力平衡层通孔72的一内表面72。其中晶粒粘着层50为一导电材料,通过复数个应力平衡层通孔72使得晶粒粘着层50以及接触金属层30电性接触。其中晶粒粘着层50的材料包括选自以下群组的至少一种:金、金合金、银、银合金、锡、锡合金、银胶。通过在接触金属层30以及晶粒粘着层50之间插入至少一应力平衡层40,借此平衡化合物半导体晶圆20所受的应力,以减少化合物半导体晶圆20的变形。由于接触金属层30以及晶粒粘着层50皆为导电材料,且接触金属层30以及晶粒粘着层50通过复数个应力平衡层通孔72而电性接触,因此本发明的一种用以减少化合物半导体晶圆变形的改良结构1,不仅能平衡化合物半导体晶圆20所受的应力以减少化合物半导体晶圆20的变形,此改良结构1更具有导电的功能,以符合一些特定应用的所需。本发明一种用以减少化合物半导体晶圆变形的改良结构1可根据形成于化合物半导体晶圆20的上表面201的结构的应力大小,来选择适当的改良结构1(包含接触金属层30、至少一应力平衡层40以及晶粒粘着层50)的材料以及厚度,以平衡形成于化合物半导体晶圆20的上表面201的结构的应力。
在一些较佳的实施例中,化合物半导体晶圆20的材料包括选自以下群组的一种:砷化镓、蓝宝石、磷化铟、磷化镓、碳化硅、氮化镓以及氮化铝。在一些较佳的实施例中,接触金属层30的材料包括选自以下群组的至少一种:钯、锗、镍、钛、铂、金以及银。在一些较佳的实施例中,晶粒粘着层50的材料包括选自以下群组的至少一种:金以及金合金。
在一些较佳的实施例中,化合物半导体晶圆20的一厚度大于或等于25μm且小于或等于350μm、大于或等于35μm且小于或等于350μm、大于或等于50μm且小于或等于350μm、大于或等于75μm且小于或等于350μm、大于或等于100μm且小于或等于350μm、大于或等于25μm且小于或等于300μm、大于或等于25μm且小于或等于250μm、大于或等于25μm且小于或等于200μm、大于或等于25μm且小于或等于150μm、或大于或等于25μm且小于或等于100μm。在一些较佳的实施例中,至少一应力平衡层40的一厚度大于或等于50nm且小于或等于5μm、大于或等于75nm且小于或等于5μm、大于或等于100nm且小于或等于5μm、大于或等于150nm且小于或等于5μm、大于或等于200nm且小于或等于5μm、大于或等于250nm且小于或等于5μm、大于或等于50nm且小于或等于4.5μm、大于或等于50nm且小于或等于4μm、大于或等于50nm且小于或等于3.5μm、或大于或等于50nm且小于或等于3μm。
请参阅图1B,其为本发明一种用以减少化合物半导体晶圆变形的改良结构的另一具体实施例的剖面示意图。图1B的实施例的主要结构与图1A的实施例的主要结构大致相同,惟,其中晶粒粘着层50具有复数个晶粒粘着层凹槽76。在形成晶粒粘着层50时,晶粒粘着层凹槽76的一宽度以及一深度会随着应力平衡层通孔72的一宽度以及一深度、应力平衡层40的一厚度、以及晶粒粘着层50的一厚度所影响。在一些实施例中,晶粒粘着层凹槽76的深度小于或等于晶粒粘着层50的厚度,使得晶粒粘着层50填满每一个应力平衡层通孔72。在另一些实施例中,晶粒粘着层凹槽76的深度大于晶粒粘着层50的厚度,使得应力平衡层通孔72并未被晶粒粘着层50所填满。
请参阅图2A,其为应用本发明一种用以减少化合物半导体晶圆变形的改良结构于垂直共振腔发射型激光二极管的剖面示意图。其中应用本发明的用以减少化合物半导体晶圆变形的改良结构1’于形成复数个垂直共振腔发射型激光二极管2(Vcsel)。在图2A的实施例中,本发明一种用以减少化合物半导体晶圆变形的改良结构1’包括:一接触金属层30、至少一应力平衡层40、复数个应力平衡层通孔72以及一晶粒粘着层50。其中接触金属层30形成于一化合物半导体晶圆20的一下表面202。至少一应力平衡层40形成于接触金属层30的一下表面302。每一个应力平衡层通孔72贯穿至少一应力平衡层40。晶粒粘着层50形成于至少一应力平衡层40的一下表面402以及每一个应力平衡层通孔72的一内表面74,其中通过复数个应力平衡层通孔72使得晶粒粘着层50以及接触金属层30电性接触。图2A实施例中的本发明一种用以减少化合物半导体晶圆变形的改良结构1’与图1A的实施例的改良结构1大致相同,惟,其中接触金属层30与化合物半导体晶圆20的下表面202形成一欧姆接触,使得接触金属层30形成一n型欧姆电极。在图2A中,还包括以下结构:一n型分布式布拉格反射器60、一量子井结构62、一氧化局限层64、一p型分布式布拉格反射器66、一p型欧姆电极68、复数个平台结构67以及复数个凹槽69。其中n型分布式布拉格反射器60形成于化合物半导体晶圆20的一上表面201。量子井结构62形成于n型分布式布拉格反射器60之上。氧化局限层64形成于量子井结构62之上。p型分布式布拉格反射器66形成于氧化局限层64之上。p型欧姆电极68形成于p型分布式布拉格反射器66之上。其中每一个凹槽69,经由蚀刻移除在该凹槽69的区域内的p型欧姆电极68、p型分布式布拉格反射器66以及氧化局限层64,以形成复数个平台结构67。其中每一个平台结构67包括:p型欧姆电极68、p型分布式布拉格反射器66以及氧化局限层64。请同时参阅图2B,其为应用本发明一种用以减少化合物半导体晶圆变形的改良结构1’的一垂直共振腔发射型激光二极管2的剖面示意图。在图2A中,可沿着虚线70可切割出复数个垂直共振腔发射型激光二极管2,使得切割后的每一个垂直共振腔发射型激光二极管2具有如图2B所示的结构。其中每一个垂直共振腔发射型激光二极管2包括:晶粒粘着层50、至少一应力平衡层40、至少一应力平衡层通孔72、接触金属层30(n型欧姆电极)、化合物半导体晶圆20、n型分布式布拉格反射器60、量子井结构62、氧化局限层64、p型分布式布拉格反射器66、p型欧姆电极68以及一个平台结构67。
在一些实施例中,前述如图2A的本发明的一种用以减少化合物半导体晶圆变形的改良结构1’(其中接触金属层30与化合物半导体晶圆20的下表面202形成一欧姆接触,使得接触金属层30形成一欧姆电极),其中接触金属层30所形成的欧姆电极除了可以如图2A应用于垂直共振腔发射型激光二极管2之外,也可应用于选自以下群组的至少一二极管中:一PN二极管、一萧基二极管、一发光二极管、一激光二极管、一光电二极管、一变容二极管、一变阻二极管、一恒流二极管以及一稳压二极管。
以上所述乃是本发明的具体实施例及所运用的技术手段,根据本文的揭示或教导可衍生推导出许多的变更与修正,仍可视为本发明的构想所作的等效改变,其所产生的作用仍未超出说明书及图式所涵盖的实质精神,均应视为在本发明的技术范畴之内,合先陈明。
综上所述,依上文所揭示的内容,本发明确可达到发明的预期目的,提供一种用以减少化合物半导体晶圆变形的改良结构,极具产业上利用的价植,因此,依法提出发明专利申请。

Claims (14)

1.一种用以减少化合物半导体晶圆变形的改良结构,包括:
一接触金属层,形成于一化合物半导体晶圆的一下表面;
至少一应力平衡层,形成于所述接触金属层的一下表面,其中所述至少一应力平衡层为非导电材料;
复数个应力平衡层通孔,其中每一所述复数个应力平衡层通孔分别贯穿所述至少一应力平衡层;以及
一晶粒粘着层,形成于所述至少一应力平衡层的一下表面以及每一所述复数个应力平衡层通孔的一内表面,其中所述晶粒粘着层为一导电材料,其中通过所述复数个应力平衡层通孔使得所述晶粒粘着层以及所述接触金属层电性接触;
通过在所述接触金属层以及所述晶粒粘着层之间插入所述至少一应力平衡层,借此平衡所述化合物半导体晶圆所受的应力,以减少所述化合物半导体晶圆的变形。
2.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述接触金属层与所述化合物半导体晶圆的所述下表面形成一欧姆接触,使得所述接触金属层形成一欧姆电极。
3.根据权利要求2所述的用以减少化合物半导体晶圆变形的改良结构,其中所述欧姆电极用于至少一二极管,其中所述至少一二极管包括选自以下群组的至少一种:一PN二极管、一萧基二极管、一发光二极管、一激光二极管、一垂直共振腔发射型激光二极管、一光电二极管、一变容二极管、一变阻二极管、一恒流二极管以及一稳压二极管。
4.根据权利要求3所述的用以减少化合物半导体晶圆变形的改良结构,其中每一所述至少一二极管包括所述复数个应力平衡层通孔的至少一者。
5.根据权利要求1-4中任一项所述的用以减少化合物半导体晶圆变形的改良结构,其中所述晶粒粘着层填满所述复数个应力平衡层通孔的每一者。
6.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述化合物半导体晶圆的一厚度大于或等于25μm且小于或等于350μm。
7.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述化合物半导体晶圆的一直径大于或等于3英寸。
8.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述化合物半导体晶圆的材料包括选自以下群组的一种:砷化镓、蓝宝石、磷化铟、磷化镓、碳化硅、氮化镓、氮化铝、硒化锌、砷化铟、锑化镓。
9.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述接触金属层的材料包括选自以下群组的至少一种:钯、锗、镍、钛、铂、金以及银。
10.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述至少一应力平衡层的材料包括选自以下群组的至少一种:介电材料、玻璃以及聚合物。
11.根据权利要求10所述的用以减少化合物半导体晶圆变形的改良结构,其中所述至少一应力平衡层的材料包括选自以下群组的至少一种:氮化硅、碳化硅以及二氧化硅。
12.根据权利要求10所述的用以减少化合物半导体晶圆变形的改良结构,其中所述至少一应力平衡层以化学气相沉积法或涂布方式形成于所述接触金属层的所述下表面。
13.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述晶粒粘着层的材料包括选自以下群组的至少一种:金、金合金、银、银合金、锡、锡合金、银胶。
14.根据权利要求1所述的用以减少化合物半导体晶圆变形的改良结构,其中所述至少一应力平衡层的一厚度大于或等于50nm且小于或等于5μm。
CN201710470292.9A 2017-06-20 2017-06-20 用以减少化合物半导体晶圆变形的改良结构 Pending CN109103163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710470292.9A CN109103163A (zh) 2017-06-20 2017-06-20 用以减少化合物半导体晶圆变形的改良结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710470292.9A CN109103163A (zh) 2017-06-20 2017-06-20 用以减少化合物半导体晶圆变形的改良结构

Publications (1)

Publication Number Publication Date
CN109103163A true CN109103163A (zh) 2018-12-28

Family

ID=64795734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710470292.9A Pending CN109103163A (zh) 2017-06-20 2017-06-20 用以减少化合物半导体晶圆变形的改良结构

Country Status (1)

Country Link
CN (1) CN109103163A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312229A (zh) * 2007-05-24 2008-11-26 日立电线株式会社 化合物半导体晶片、发光二极管及其制备方法
CN103560193A (zh) * 2013-08-29 2014-02-05 南昌黄绿照明有限公司 低成本的垂直结构发光二极管芯片及其制备方法
US20150349220A1 (en) * 2014-05-30 2015-12-03 Lg Innotek Co., Ltd. Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312229A (zh) * 2007-05-24 2008-11-26 日立电线株式会社 化合物半导体晶片、发光二极管及其制备方法
CN103560193A (zh) * 2013-08-29 2014-02-05 南昌黄绿照明有限公司 低成本的垂直结构发光二极管芯片及其制备方法
US20150349220A1 (en) * 2014-05-30 2015-12-03 Lg Innotek Co., Ltd. Light emitting device

Similar Documents

Publication Publication Date Title
US10916579B2 (en) Optoelectronic device with light-emitting diodes
CN107112394B (zh) 发光二极管和包括发光二极管的发光二极管阵列
US10964871B2 (en) Micro LED structure and method of manufacturing same
JPH06314822A (ja) 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
US20130228791A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
US9842968B2 (en) LED package
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
CN106415857B (zh) 具有发光二极管与改进的辐射图的光电装置
CN110828625B (zh) 一种倒装芯片及其制作方法
US10714607B1 (en) High electron mobility transistor
US10263093B2 (en) Optoelectronic semiconductor device and fabrication method thereof
CN109103163A (zh) 用以减少化合物半导体晶圆变形的改良结构
US20210104645A1 (en) Optoelectronic semiconductor component having a contact structure, and method for producing a contact structure for an optoelectronic semiconductor component
CN109103747A (zh) 用以减少化合物半导体晶圆变形的改良结构
US20220336701A1 (en) Semiconductor Chip and Method for Producing a Semiconductor Chip
US20170054057A1 (en) Light-emitting device
TWI721340B (zh) 發光二極體及其製作方法
TWI648854B (zh) 用以減少化合物半導體晶圓變形之改良結構
US20200176642A1 (en) Light emitting diode and method of making same
TWI611578B (zh) 用以減少化合物半導體晶圓變形之改良結構
US20130049051A1 (en) Light-emitting device
US11705370B2 (en) Semiconductor component having a compressive strain layer and method for producing the semiconductor component having a compressive strain layer
US20200020837A1 (en) Light Emitting Chip and Fabrication Method Thereof
US20130146837A1 (en) Light emitting diode with multiple transparent conductive layers and method for manufacturing the same
US9397256B2 (en) Light-emitting diode structure having progressive work function layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181228

WD01 Invention patent application deemed withdrawn after publication