CN109076036A - 使用复制通道的信道训练 - Google Patents
使用复制通道的信道训练 Download PDFInfo
- Publication number
- CN109076036A CN109076036A CN201680085663.5A CN201680085663A CN109076036A CN 109076036 A CN109076036 A CN 109076036A CN 201680085663 A CN201680085663 A CN 201680085663A CN 109076036 A CN109076036 A CN 109076036A
- Authority
- CN
- China
- Prior art keywords
- channel
- sampled point
- data
- passage
- duplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
- H04L41/147—Network analysis or design for predicting network behaviour
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
描述了用于在复制通道上利用训练序列的系统、设备和方法。发射器经由具有多个通道的通信信道耦合到接收器。所述通道中的一个是复制通道,所述复制通道用于跟踪因温度变化、电源变化或其它因素而导致的最佳采样点的漂移。在数据通道上发送数据时,在所述复制通道上发送测试模式以确定所述复制通道的所述最佳采样点自上次测试以来是否已经漂移。如果对于所述复制通道而言,所述最佳采样点已经漂移,那么对所述复制通道的采样点和所述数据通道的采样点进行调整。
Description
背景技术
技术领域
本文所述的实施方案涉及数据通信,并且更具体地涉及执行位串行数据链路的训练。
相关领域的描述随着应用需求和数据消耗的增加,集成电路的数据吞吐量不断增加。例如,微处理器速度的提高速率不断超过存储器速度的提高速率。增加数据发射的速率会增加用于发射和接收数据的电路的时序要求。在计算装置和计算系统中利用的许多电路中,使用全局时钟在这些电路内传输数据。例如,时钟的上升沿可以加载进入触发器中的数据,并且然后数据可以从触发器传递或处理。在一些情景中,在多个数据通道的数据总线中使用单个时钟,其中每个数据通道传送单独的串行位流。然而,这限制了数据总线的速度,因为时钟的转变必须用于整个数据总线,但是一些数据位相对于其它数据位来说可能需要更长的时间来使总线下变频。如果在数据通道之间的变化太大,那么可能不存在用于放置时钟边沿以在整个数据总线中正确地计时的位置。另外,温度或电压变化可能导致通道的相位对准随时间而漂移。校正这种变化可能导致数据流的中断,以中断重要操作并延迟数据传输。
发明内容
设想了用于执行位串行数据链路的训练的系统、设备和方法。
在一个实施方案中,实现训练序列以测试发射器与接收器之间的延迟设定。发射器经由具有多个数据通道的通信信道耦合到接收器。在一个实施方案中,通信信道包括额外的复制通道。该额外的复制通道也可以被称为周期性跟踪(PT)通道。在各种实施方案中,复制通道不传送系统数据。相反,复制通道仅被配置用于传输测试数据。在数据通道传送正常系统数据的同时,发射器周期性地在复制通道上执行一系列训练序列。执行训练序列,以便检测因温度变化、电源变化和/或其它因素导致的复制通道上的小的配时变化。当在复制通道的相位配时中检测到变化时,控制逻辑更新复制通道和常规数据通道中的相位配时。
在一个实施方案中,发射器在复制通道上发送测试模式的同时,在信道的至少第二通道上发送第一数据。如果接收器在复制通道上的接收到的测试模式中检测到一个或多个错误,发射器和/或接收器确定采样点在复制通道上未对准。响应于确定采样点在复制通道上未对准,发射器和/或接收器对第一通道的采样点执行第一调整,并且对第二通道的采样点执行第一调整。对第二通道的采样点的第一调整与对复制通道的采样点的第一调整相当。在进行对第二通道的采样点的第一调整之后,发射器被配置为在第二通道上发送第二数据。
鉴于以下对本文提出的方法的详细描述,这些和其它特征和优点将对本领域的普通技术人员变得显而易见。
附图说明
通过结合附图参考以下描述,可以更好地理解方法和机构的以上和另外优点,其中:
图1是计算系统的发射器和接收器的一个实施方案的框图。
图2是在复制通道上执行训练序列的一个实施方案的时序图。
图3是具有发射器和通信信道的系统的一个实施方案的框图。
图4是具有接收器和通信信道的系统的一个实施方案的框图。
图5是数据眼的一个实施方案的图。
图6是说明用于调整多通道信道的相位配时的方法的一个实施方案的概括流程图。
图7是说明用于利用复制通道来调整信道的其它通道上的采样点的方法的另一个实施方案的概括流程图。
具体实施方式
在以下描述中,阐述了许多具体细节以提供对本文提出的方法和机制的透彻理解。然而,本领域的普通技术人员应认识到,可以在没有这些具体细节的情况下实践各种实施方案。在一些情况下,未详细地示出所熟知的结构、部件、信号、计算机程序指令和技术以避免模糊本文所述的方法。将了解,为了简洁且清楚地说明,附图中所示的要素不一定按比例绘制。例如,一些要素的尺寸可以相对于其它要素被夸大。
现在参考图1,示出了说明计算系统100的发射器105和接收器110的一个实施方案的框图。发射器105经由信道155耦合到接收器110。根据实施方案,信道155包括任何数量的数据通道。信道155还包括复制通道、时钟通道和/或一个或多个其它通道。计算系统100还包括时钟145、时钟150、以及一个或多个其它部件(未示出以避免模糊该图)。例如,计算系统100包括一个或多个处理单元(例如,处理器、处理器核心、可编程逻辑器件、专用集成电路)、一个或多个存储器装置和/或其它部件。一个或多个处理单元被配置为根据实施方案执行指令和/或执行一种或多种类型的计算(例如,浮点、整数、存储器、I/O)。在各种实施方案中,计算系统100的部件通过一个或多个通信总线互连。在一个实施方案中,发射器105和接收器110在处理器的存储器路径中。在各种实施方案中,耦合到处理器的存储器是双倍数据速率同步动态随机存取存储器(DDR SDRAM)。在其它实施方案中,使用其它类型的存储器装置来实现存储器。
发射器105包括耦合到信道155的缓冲器115。在一个实施方案中,缓冲器115是三态缓冲器,以用于在发射器105等待接收来自接收器110的关于异步反馈训练序列的状态的反馈时在信道155上驱动输出或形成高阻抗状态。发射器105还包括控制逻辑135,以用于产生训练序列、控制信道155的通道的延迟设定和/或执行其它功能。发射器105还包括用于对超周期进行计数的计数器125。在各种实施方案中,超周期是'N'个时钟周期长,其中'N'是正整数。例如,在一个实施方案中,超周期是八个时钟周期长,而在其它实施方案中,超周期是其它数量的时钟周期。在一个实施方案中,时钟145为计时计数器125提供时钟信号。
接收器110包括缓冲器120,以用于连接到信道155。在一个实施方案中,缓冲器120是三态缓冲器,以用于在接收器110从发射器105接收数据时在信道155上驱动反馈结果或形成高阻抗状态。接收器110还包括控制逻辑140,以用于检测信道155上的训练序列指示、将接收到的测试模式与预期值进行比较、控制信道155的通道的延迟设定和/或执行其它功能。接收器110还包括用于对超周期进行计数的计数器130。在一个实施方案中,时钟150为计时计数器130提供时钟信号。在另一个实施方案中,接收器110使用在信道155上接收到的时钟信号作为用于计时计数器130的时钟信号。
发射器105被配置为通过信道155的复制通道和一个或多个数据通道发送测试模式。测试模式用于确定信道155的复制通道和数据通道的最佳采样点。复制通道和数据通道的延迟基于测试模式的结果而调整,并且然后正常数据操作可以开始。在周期性基础上,发射器105被配置为在数据通道传送系统数据的同时,通过复制通道发送附加的测试模式。如果系统100确定复制通道的最佳采样点自上次测试以来已经漂移,那么系统100调整复制通道的采样点,使得其与最佳采样点对准。系统100还对数据通道的采样点进行相当的调整。以此方式,在不中断系统数据流的情况下,校正因温度变化、电源变化和/或其它因素导致的数据通道的采样点的漂移。
接收器110被配置为捕获由发射器105在复制通道和数据通道上发送的测试模式。然后,接收器110检查捕获到的测试模式的错误。在一个实施方案中,在发送训练模式之后,发射器105禁用缓冲器115并等待接收器110发送关于捕获到的测试模式的反馈。在确定在捕获到的测试模式中是否检测到错误之后,接收器110启用缓冲器120,并且将反馈发送到发射器105。发射器105捕获反馈,并且然后使用反馈(以及来自具有其它延迟设定的其它测试的反馈)来确定给定数据通道的数据有效时段(或“数据眼”)。在捕获反馈之后,发射器105确定是执行另一个测试还是返回正常数据操作。在另一个实施方案中,接收器110基于捕获到的测试模式中的检测到的错误的数量而进行对复制通道和数据通道的延迟设定的调整。
系统100代表包括发射器105和接收器110的任何类型的计算系统或计算装置。例如,在各种实施方案中,系统100是计算机、服务器、计算节点、处理器、处理装置、可编程逻辑器件、存储器装置、存储器中的处理(PIM)节点、移动装置、电视机、娱乐系统或装置和/或其它类型的系统或装置。除了发射器105和接收器110之外,系统100还包括任何数量的其它发射器和接收器。
现在转向图2,示出了在复制通道上执行训练序列的一个实施方案的时序图200。训练序列通过多通道信道(例如,信道155)在发射器(例如,图1的发射器105)与接收器(例如,图1的接收器110)之间实现。多通道信道包括复制通道和用于传送系统数据的多个数据通道。
系统时钟202的周期示出在时序图200的顶行中。在一个实施方案中,时序图200的时钟202行中所示的周期代表超周期。超周期是'N'个系统时钟,其中'N'是大于1的正整数,其中'N'存储在可编程寄存器中。在一个实施方案中,发射器和接收器都包括用于对超周期进行计数的计数器。在一个实施方案中,超周期的长度为八个时钟周期,并且计数器是模8计数器。在其它实施方案中,超周期是其它数量的时钟周期。复制通道状态204示出了在时序图200中示出的时钟周期期间的信道的复制通道的状态。复制通道206示出在复制通道上发送数据。类似地,数据通道状态208示出了数据通道的状态,并且数据通道210示出了在时序图200中示出的时钟周期期间在数据通道上发送数据。
在初始测试阶段期间,发射器在复制通道和数据通道上将测试模式发送到接收器。这示出为复制通道206上的测试数据215和数据通道210上的测试数据220。在一个实施方案中,测试模式是伪随机二进制序列。在复制通道和数据通道上发送测试模式之前,发射器发送训练序列指示以让接收器知道将发送测试模式。当接收器接收到给定通道上的训练序列指示时,接收器准备好接收给定通道上的测试模式。测试数据215和测试数据220对应于以不同的延迟设定执行的任何数量的测试。
接收器接收复制通道和数据通道上的测试模式并检查在接收到的测试模式中是否存在任何错误。在一个实施方案中,接收器将关于在接收到的测试模式中存在或不存在错误的反馈发送到发射器。这发生在复制通道和数据通道的“等待”状态期间。系统使用测试模式的结果来识别复制通道和数据通道中的每一个的数据眼。然后,基于测试数据的结果,系统更新复制通道以及数据通道中的每一个上的相位配时。基于通道上的接收到的测试模式的结果,独立于其它通道而更新每个通道。注意,如果结果指示已经针对最佳采样点配置了给定通道,那么在更新阶段配时时段期间不调整对给定通道的延迟设定。
在第一次更新复制通道和数据通道的相位配时之后,复制通道处于空闲,而数据通道传送系统数据230。在某个时段之后,系统测试复制通道以查看复制通道的相位配时是否已经漂移。系统继续在数据通道上发送系统数据230,于此同时在复制通道上发送测试数据225。然后,在发送测试数据225之后,系统确定是否应进行对复制通道的相位配时的调整。如果基于复制通道上的接收到的测试模式的结果,最佳采样点自上次测试以来已经漂移,那么系统更新复制通道上的相位配时,其在复制通道状态204行中被示出为更新235。系统还基于假定复制通道上的任何漂移也将发生在数据通道上而对数据通道的相位配时执行相同更新240。在各种实施方案中,在数据传输在数据通道上是活动的时(例如,在发射系统数据230时)执行对数据通道的配时的更新。在其它实施方案中,在更新阶段(例如,240)期间调整配时参数时,数据通道暂时地暂停数据传输。两种方法都是所构想的。在分别对复制通道和数据通道的相位配时的更新235和240之后,系统返回到在数据通道上发送系统数据,同时复制通道返回到空闲状态。接下来,系统继续定期地测试复制通道,并且如果复制通道的相位配时已经漂移,那么应用对复制通道和数据通道的任何改变。
现在参考图3,示出了具有发射器305和通信信道320的系统300的一个实施方案的框图。通信信道320代表连接发射器305和接收器(未示出)的任何类型的通信信道。根据实施方案,通信信道320包括复制通道325A和任何数量的数据通道325B至325N。复制通道325A被配置为传送测试数据以确定最佳采样点自先前测试以来是否已经漂移。在正常数据操作中,复制通道325A不用于传送系统数据,而是空闲的。每个数据通道325B至325N被配置为传送系统数据的串行位流。通信信道320还包括时钟通道(未示出)和/或一个或多个其它通道。
在一个实施方案中,发射器305包括控制逻辑310和延迟元件315A至315N。每组单独的延迟元件315A至315N包括一个或多个延迟元件以选择通道325A至325N的对应的通道的延迟设定。在一个实施方案中,一个或多个延迟元件包括粗略延迟调整和精细延迟调整,以应用于单个通道325A至325N。
发射器305被配置为在所有通道325A至325N上发送测试模式,以在初始测试时段期间在通道325A至325N上测试延迟设定。例如,该初始测试时段发生在启动时或在复位后。在发射测试模式之后,发射器禁用其输出缓冲器(例如,图1的缓冲器115)。输出缓冲器是三态缓冲器,其在发射器305已经将测试模式发送到接收器之后由发射器305切换到高阻抗状态。在准备反馈的时段之后,接收器激活其输出缓冲器并将反馈发送到发射器。在一个实施方案中,反馈指示在接收到的测试模式中是否存在任何错误。在一个实施方案中,反馈是单个位。在其它实施方案中,反馈利用多个位来指示多个错误。发射器接收反馈并利用反馈来确定当前延迟设定是在数据眼内部还是外部。在发射器接收到反馈之后,执行另一个测试,或发射器进入正常数据操作。
在一个实施方案中,发射机305在每个通道上发送测试模式,然后接收器(未示出)利用每个测试模式中的多个检测到的错误将反馈发送到发射机305。然后发射器305的控制逻辑310利用该反馈来确定每个通道325A至325N的数据眼。例如,发射器针对信道320的每个通道325A至325N发送具有不同延迟设定的多个测试模式。控制逻辑310使用来自接收器的对这些测试模式的反馈来确定每个通道的数据眼的位置。控制逻辑310基于数据眼的位置而调整延迟元件315A至315N中的每一个以使对应的通道的在接收器上的采样点对应于最佳采样点。对延迟元件315A至315N的调整中的每一个独立于对其它延迟元件315A至315N的调整而进行。
然后,在所有通道325A至325N上执行相位测试序列之后,系统300进入正常数据操作。在正常数据操作期间,数据通道325B至325N用于传送系统数据,而复制通道325A是空闲的。换句话说,复制通道325A不用于传送系统数据。然后,在正常数据操作期间,系统300周期性地利用复制通道325A来执行相位测试,以看看相位配时自上次测试以来是否已经漂移。根据实施方案,复制通道325A上的相位配时基于温度变化、电源变化和/或各个因素而漂移。在数据通道325B至325N传送系统数据时,系统300在复制通道325A上执行相位测试。以此方式,系统300能够在不中断数据通道325B至325N上的系统数据流的情况下测试复制通道325A的相位配时。
如果系统300检测到复制通道325A上的相位配时的漂移,那么系统300通过对延迟元件315A进行调整来校正复制通道325A的配时。而且,系统300对将影响数据通道325B至325N的其它延迟元件315B至315N进行相同的调整。在许多情况下,在复制通道325A上的相位配时中发生的漂移也将发生在数据通道325B至325N上。因此,系统300能够通过仅在单个复制通道325A上执行测试来校正所有通道325A至325N上的相位配时的漂移。在一个实施方案中,系统300被配置为以规则的间隔在单个复制通道325A上执行这些测试。在另一个实施方案中,系统300被配置为响应于检测到一个或多个状况(例如,增加的错误率、温度变化、电源变化)而在复制通道325A上执行测试。
现在转向图4,示出了具有通信信道405和接收器415的系统400的一个实施方案的框图。类似于图3的系统300,系统400被配置为基于检测到复制通道410A的相位配时的漂移而校正数据通道410B至410N的相位配时。然而,与系统300相反,系统400使用延迟元件420A至420N在接收器415中对相位配时进行校正。在该实施方案中,比起将反馈发送到发射器(未示出),接收器415的控制逻辑425利用关于接收到的测试模式的反馈来对延迟元件420A至420N进行调整。
现在参考图5,示出了数据眼500的一个实施方案的图。数据眼500是通过捕获在信道(例如,图3的通信信道320)的通道上的位转变来监视的数据有效时段的一个示例。在一个实施方案中,系统(例如,系统300)被配置为在不同的延迟设定下执行多个训练序列以检测数据眼500的边界。系统被配置为利用由接收器(例如,图1的接收器110)产生的关于每个测试的结果的反馈。
系统在多个延迟设定下运行多个测试,并且当反馈从坏(即,一个或多个错误)变好(即,没有错误)时,系统将该特定延迟设定识别为与数据眼500的打开一致510。系统以较小的增量增加延迟并执行附加测试,并且当反馈从好变坏时,系统将其识别为数据眼500的关闭520。系统然后取打开510和关闭520的平均值来计算数据眼500的中心530。对应于数据眼500的中心530的延迟设定被认为是信道的给定通道的最佳延迟设定。在一个实施方案中,系统在信道的复制通道上执行这些测试,并且然后利用这些测试的结果来更新对信道的数据通道的延迟设定。
现在转向图6,示出了用于调整多通道信道的相位配时的方法600的一个实施方案。为了讨论的目的,按顺序示出了本实施方案中的步骤。应注意,在以下描述的方法的各种实施方案中,所描述的要素中的一个或多个以与所示的顺序不同的顺序同时地执行,或完全地省略。还根据需要来执行其它附加要素。本文所述的各种系统或设备中的任一个被配置为实现方法600。
具有经由多通道通信信道耦合到接收器的发射器的系统同时地在信道的多个通道上实现训练序列(框605)。在一个实施方案中,通信信道包括复制通道和一个或多个数据通道。作为在信道的多个通道上实现训练序列的一部分,系统更新对信道的延迟设定,以使每个通道在最佳采样点处对输入数据进行采样。
接着,系统可以利用数据通道进行正常数据操作(框610)。在正常数据操作期间,信道的复制通道是空闲的。然后,系统确定自实现最后一个训练序列以来是否已经经过给定量的时间(条件框615)。例如,系统具有计时器,计时器跟踪给定量的时间,其中给定量的时间是可编程的,并且在实施方案间有所不同。
如果已经经过给定量的时间(条件框615,“是”分支),那么系统在复制通道上实现一个或多个训练序列,于此同时在数据通道上发送系统数据(框620)。如果尚未经过给定量的时间(条件框615,“否”分支),那么方法600保持在条件框615处。在框620之后,系统确定在复制通道上实现的训练序列是否指示复制通道的最佳采样点已经从先前测试漂移(条件框625)。
如果复制通道的最佳采样点已经从先前测试漂移(条件框625,“是”分支),那么系统对复制通道的延迟设定应用第一调整以重新对准复制通道的采样点(框630)。系统还将第一调整应用于信道的数据通道的延迟设定以重新对准数据通道的采样点(框635)。系统在以下假定下操作:复制通道上的最佳采样点的任何漂移也将发射在数据通道上。因此,系统对数据通道的延迟设定应用与系统应用于复制通道的延迟设定的相同的调整。例如,如果将第一量的延迟添加到复制通道的延迟设定,那么将第一量的延迟添加到数据通道的延迟设定。如果复制通道的最佳采样点没有从先前测试漂移(条件框625,“否”支路),那么系统保持复制通道和数据通道的当前延迟设定(框640)。在框635和640之后,方法600返回到框610,其中系统继续利用数据通道进行正常数据操作。
现在参考图7,示出了用于利用复制通道来调整信道的其它通道上的采样点的方法700的一个实施方案。出于讨论目的,以连续顺序示出了该实施方案中的步骤。应注意,在以下描述的方法的各种实施方案中,所描述的要素中的一个或多个以与所示的顺序不同的顺序同时地执行,或完全地省略。还根据需要来执行其它附加要素。本文所述的各种系统或设备中的任一种被配置为实现方法700。
发射器在多通道信道的第一通道上将一个或多个测试模式发送到接收器的同时,在信道的第二通道上发送第一数据(框705)。发射器和接收器是主机系统内的部件。第一通道也可以被称为“复制通道”。一个或多个测试模式作为训练序列的一部分在第一通道上被发送到接收器,以测试发射器与接收器之间的第一通道上的延迟设定。这些训练序列用于确定第一通道的数据眼的位置并确定数据眼(以及对应的最佳采样点)是否已经从先前测试偏移。
接着,系统基于由接收器接收到的测试模式的结果而确定第一通道的当前采样点是否未对准(条件框710)。例如,系统在多个延迟设定下在第一通道上运行多个测试,并且当接收到的测试模式从一个或多个错误变为没有错误时,系统识别出特定延迟设定与数据眼的打开一致。系统以小增量添加延迟并执行附加测试,并且当接收到的测试模式从没有错误变为具有一个或多个错误时,系统识别数据眼的关闭。系统取数据眼的打开和关闭的平均值来计算数据眼的中心(或最佳采样点)。然后系统确定这个新的最佳采样点是否匹配第一通道的实际采样点。在其它实施方案中,系统利用其它合适的技术来确定最佳采样点对于第一通道来说是否已经漂移。
如果系统基于由接收器接收到的测试模式的结果而确定第一通道的当前采样点未对准(条件框710,“是”),那么系统对第一通道的采样点进行第一调整以使采样点返回到与最佳采样点对准(框715)。而且,系统对信道的第二通道的采样点进行第一调整(框720)。该系统还对信道的一个或多个其它通道的采样点进行第一调整。例如,在一个实施方案中,系统进行对信道的所有数据通道的采样点的第一调整。如果系统基于由接收器接收的测试模式的结果而确定第一通道的采样点正确地对准(条件框710,“否”分支),那么发射器在第二通道上发送第二数据(框725)。
信号延迟的变化因温度变化、电源变化和/或其它因素而以类似的方式发生在第一通道和其它通道中。因此,检测第一通道的最佳采样点的变化典型地表示其它通道在数据眼中经历了类似的漂移并表示校正第一通道的变化也是校正信道的其它通道所需的相同变化。因此,对信道的第二通道(以及任何其它通道)进行的第一调整与对第一通道进行的第一调整相同。例如,如果第一调整是将添加到第一通道的延迟增加一个时钟周期的四分之一,那么其它通道的延迟增加一个时钟周期的四分之一。或者,如果第一调整是减少添加到第一通道的延迟,其中减小等于一个时钟周期的八分之一,然后其它通道的延迟减少一个时钟周期的八分之一。在其它实施方案中,以与对第一通道进行的调整等效的方式,从通道添加或移除其它延迟增量。在一个实施方案中,对采样点的调整由发射器进行。在另一个实施方案中,对采样点的调整由接收器进行。
在框720之后,发射器在第二通道上发送第二数据(框725)。在进行对用于其它通道的采样点的调整之后,发射器还在信道的一个或多个其它通道上发送附加数据。在框725之后,方法700结束。
在各种实施方案中,软件应用程序的程序指令用于实现先前所述的方法和/或机制。程序指令以高级编程语言(诸如C)描述了硬件行为。或者,使用硬件设计语言(HDL),诸如Verilog。程序指令存储在非暂时性计算机可读存储介质上。许多类型的存储介质是可用的。存储介质在使用期间可由计算系统访问以将程序指令和伴随数据提供到计算系统以用于程序执行。计算系统包括至少一个或多个存储器以及被配置为执行程序指令的一个或多个处理器。
应强调,上述实施方案仅是实现方式的非限制性示例。一旦完全地理解以上公开内容,许多变化和修改将对本领域的技术人员变得显而易见。旨在将以下权利要求解释为涵盖所有这些变化和修改。
Claims (20)
1.一种系统,所述系统包括:
接收器;以及
发射器,所述发射器经由具有多个通道的通信信道耦合到所述接收器;
其中所述系统被配置为:
在所述信道的第一通道上发送测试模式;
在所述第一通道上发送所述测试模式的同时,在所述信道的第二通道上发送第一数据;
响应于确定所述第一通道的采样点未对准:
对所述第一通道的所述采样点执行第一调整;以及
对所述信道的所述第二通道的采样点执行所述第一调整。
2.如权利要求1所述的系统,其中所述系统被进一步配置为响应于同时训练所述第一通道和所述第二通道而设定所述第一通道的所述采样点和所述第二通道的所述采样点。
3.如权利要求1所述的系统,其中所述第一通道不用于传送系统数据。
4.如权利要求1所述的系统,其中所述接收器被配置为:
在接收所述第二通道上的所述第一数据的同时,接收所述第一通道上的所述测试模式;以及
经由所述第一通道向所述发射器传达指示在所述测试模式中是否检测到任何错误的错误指示。
5.如权利要求4所述的系统,其中响应于接收到所述第一通道上的所述错误指示,所述发射器被配置为在所述错误指示指示检测到错误的情况下改变对所述第一通道的延迟设定以产生对所述第一通道的所述采样点的所述第一调整。
6.如权利要求4所述的系统,其中响应于接收到所述第一通道上的所述错误指示,所述发射器被配置为在所述错误指示指示检测到错误的情况下改变对所述第二通道的延迟设定以产生对所述第二通道的所述采样点的所述第一调整,其中对所述第二通道的所述采样点的所述第一调整与对所述第一通道的所述采样点的所述第一调整相当。
7.如权利要求6所述的系统,其中对所述第二通道的所述采样点的所述第一调整在没有在所述第二通道上发送测试模式的情况下进行。
8.一种设备,所述设备包括:
接收器;
发射器;以及
通信信道,所述通信信道包括复制通道和至少一个数据通道;
其中所述发射器被配置为:
在所述复制通道上发送测试模式;
在所述复制通道上发送所述测试模式的同时,在所述信道的数据通道上发送第一数据;
响应于确定所述复制通道的采样点未对准:
对所述复制通道的所述采样点执行第一调整;以及
对所述信道的数据通道的采样点执行所述第一调整。
9.如权利要求8所述的设备,其中所述设备被配置为响应于同时训练所述复制通道和所述数据通道而设定所述复制通道的所述采样点和所述数据通道的所述采样点。
10.如权利要求8所述的设备,其中所述复制通道不用于传送系统数据。
11.如权利要求8所述的设备,其中所述接收器被配置为:
在接收所述数据通道上的所述第一数据的同时,接收所述复制通道上的所述测试模式;以及
经由所述复制通道向所述发射器传达指示在所述测试模式中是否检测到任何错误的错误指示。
12.如权利要求11所述的设备,其中响应于接收到所述复制通道上的所述错误指示,所述发射器被进一步配置为在所述错误指示指示检测到错误的情况下改变对所述复制通道的延迟设定以产生对所述复制通道的所述采样点的所述第一调整。
13.如权利要求11所述的设备,其中响应于接收到所述复制通道上的所述错误指示,所述发射器被进一步配置为在所述错误指示指示检测到错误的情况下改变对所述数据通道的延迟设定以产生对所述数据通道的所述采样点的所述第一调整,其中对所述数据通道的所述采样点的所述第一调整与对所述复制通道的所述采样点的所述第一调整相当。
14.如权利要求13所述的设备,其中对所述数据通道的所述采样点的所述第一调整在没有在所述数据通道上发送测试模式的情况下进行。
15.一种方法,所述方法包括:
在通信信道的第一通道上发送测试模式;
在所述第一通道上发送所述测试模式的同时,在所述信道的第二通道上发送第一数据;
响应于确定所述第一通道的采样点未对准,基于由接收器接收到的所述测试模式中检测到的错误数量:
对所述第一通道的所述采样点执行第一调整;以及
对由所述信道的第二通道利用的采样点执行所述第一调整。
16.如权利要求15所述的方法,所述方法还包括响应于同时训练所述第一通道和所述第二通道而设定所述第一通道的所述采样点和所述第二通道的所述采样点。
17.如权利要求15所述的方法,其中所述第一通道不用于传送系统数据。
18.如权利要求15所述的方法,所述方法还包括:
在接收所述第二通道上的所述第一数据的同时,接收所述第一通道上的所述测试模式;以及
经由所述第一通道向发射器传达指示在所述测试模式中是否检测到任何错误的错误指示。
19.如权利要求18所述的方法,其中响应于接收到所述第一通道上的所述错误指示,所述方法还包括在所述错误指示指示检测到错误的情况下由所述发射器改变对所述第一通道的延迟设定以产生对所述第一通道的所述采样点的所述第一调整。
20.如权利要求18所述的方法,其中响应于接收到所述第一通道上的所述错误指示,所述方法还包括在所述错误指示指示检测到错误的情况下由所述发射器改变对所述第二通道的延迟设定以产生对所述第二通道的所述采样点的所述第一调整,其中对所述第二通道的所述采样点的所述第一调整与对所述第一通道的所述采样点的所述第一调整相当。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/192,287 | 2016-06-24 | ||
US15/192,287 US10749756B2 (en) | 2016-06-24 | 2016-06-24 | Channel training using a replica lane |
PCT/US2016/052725 WO2017222578A1 (en) | 2016-06-24 | 2016-09-21 | Channel training using a replica lane |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109076036A true CN109076036A (zh) | 2018-12-21 |
CN109076036B CN109076036B (zh) | 2022-01-28 |
Family
ID=60675203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680085663.5A Active CN109076036B (zh) | 2016-06-24 | 2016-09-21 | 一种用于传输数据的方法及系统 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10749756B2 (zh) |
JP (1) | JP6703134B2 (zh) |
KR (1) | KR102572281B1 (zh) |
CN (1) | CN109076036B (zh) |
WO (1) | WO2017222578A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749756B2 (en) | 2016-06-24 | 2020-08-18 | Advanced Micro Devices, Inc. | Channel training using a replica lane |
US11558120B1 (en) * | 2021-09-30 | 2023-01-17 | United States Of America As Represented By The Administrator Of Nasa | Method for deskewing FPGA transmitter channels directly driving an optical QPSK modulator |
US11906585B2 (en) * | 2021-12-16 | 2024-02-20 | Samsung Electronics Co., Ltd. | Methods and systems for performing built-in-self-test operations without a dedicated clock source |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159224A (zh) * | 1994-07-20 | 1997-09-10 | 微动公司 | 用于科里奥利氏流量计的降低噪音滤波系统 |
US20050041683A1 (en) * | 2003-08-21 | 2005-02-24 | Rambus, Inc. | Periodic interface calibration for high speed communication |
CN101099297A (zh) * | 2004-01-28 | 2008-01-02 | 拉姆伯斯公司 | 通过漂移跟踪对通信通道的定期校准 |
US20080130815A1 (en) * | 2006-12-05 | 2008-06-05 | Kumar S Reji | Selective tracking of serial communication link data |
US7467056B2 (en) * | 2007-03-09 | 2008-12-16 | Nortel Networks Limited | Method and apparatus for aligning multiple outputs of an FPGA |
CN101692634A (zh) * | 2004-01-28 | 2010-04-07 | 拉姆伯斯公司 | 针对漂移条件的通信信道校准 |
US20120106687A1 (en) * | 2010-10-27 | 2012-05-03 | International Business Machines Corporation | Calibration of Multiple Parallel Data Communications Lines for High Skew Conditions |
US20120151247A1 (en) * | 2010-10-27 | 2012-06-14 | International Business Machines Corporation | Dynamic Fault Detection and Repair in a Data Communications Mechanism |
US20130103927A1 (en) * | 2011-10-25 | 2013-04-25 | International Business Machines Corporation | Characterization and validation of processor links |
CN103560785A (zh) * | 2013-10-28 | 2014-02-05 | 中国电子科技集团公司第四十一研究所 | 一种产生相位相干信号的方法与装置 |
JP2014206971A (ja) * | 2013-03-15 | 2014-10-30 | インテル・コーポレーション | ハイブリッドレーン低速化又は非固定バスアーキテクチャのための方法、装置、システム |
CN104335197A (zh) * | 2012-05-22 | 2015-02-04 | 超威半导体公司 | 用于存储器访问延迟训练的方法和装置 |
US9036757B1 (en) * | 2014-09-23 | 2015-05-19 | Oracle International Corporation | Post-cursor locking point adjustment for clock data recovery |
US20160087733A1 (en) * | 2004-06-09 | 2016-03-24 | Rambus Inc. | Communication channel calibration using feedback |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
US20020093986A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Forward data de-skew method and system |
US6907552B2 (en) * | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
US7500131B2 (en) | 2004-09-07 | 2009-03-03 | Intel Corporation | Training pattern based de-skew mechanism and frame alignment |
US7590789B2 (en) * | 2007-12-07 | 2009-09-15 | Intel Corporation | Optimizing clock crossing and data path latency |
US8307265B2 (en) | 2009-03-09 | 2012-11-06 | Intel Corporation | Interconnection techniques |
US20110040902A1 (en) | 2009-08-13 | 2011-02-17 | Housty Oswin E | Compensation engine for training double data rate delays |
US8582706B2 (en) * | 2009-10-29 | 2013-11-12 | National Instruments Corporation | Training a data path for parallel data transfer |
KR101110820B1 (ko) * | 2010-05-28 | 2012-02-27 | 주식회사 하이닉스반도체 | 슬레이브 장치, 마스터 장치와 슬레이브 장치를 포함하는 시스템 및 동작방법, 칩 패키지 |
US8774228B2 (en) * | 2011-06-10 | 2014-07-08 | International Business Machines Corporation | Timing recovery method and apparatus for an input/output bus with link redundancy |
US9577816B2 (en) * | 2012-03-13 | 2017-02-21 | Rambus Inc. | Clock and data recovery having shared clock generator |
US9071407B2 (en) * | 2012-05-02 | 2015-06-30 | Ramnus Inc. | Receiver clock test circuitry and related methods and apparatuses |
US9030341B2 (en) | 2012-06-27 | 2015-05-12 | Broadcom Corporation | Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC) |
DE112015006953T5 (de) * | 2015-09-26 | 2018-06-14 | Intel Corporation | Training einer gültigen lane |
US10749756B2 (en) | 2016-06-24 | 2020-08-18 | Advanced Micro Devices, Inc. | Channel training using a replica lane |
-
2016
- 2016-06-24 US US15/192,287 patent/US10749756B2/en active Active
- 2016-09-21 JP JP2018556345A patent/JP6703134B2/ja active Active
- 2016-09-21 WO PCT/US2016/052725 patent/WO2017222578A1/en active Application Filing
- 2016-09-21 CN CN201680085663.5A patent/CN109076036B/zh active Active
- 2016-09-21 KR KR1020187033047A patent/KR102572281B1/ko active IP Right Grant
-
2020
- 2020-08-14 US US16/993,678 patent/US11805026B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159224A (zh) * | 1994-07-20 | 1997-09-10 | 微动公司 | 用于科里奥利氏流量计的降低噪音滤波系统 |
US20050041683A1 (en) * | 2003-08-21 | 2005-02-24 | Rambus, Inc. | Periodic interface calibration for high speed communication |
CN101099297A (zh) * | 2004-01-28 | 2008-01-02 | 拉姆伯斯公司 | 通过漂移跟踪对通信通道的定期校准 |
CN101692634A (zh) * | 2004-01-28 | 2010-04-07 | 拉姆伯斯公司 | 针对漂移条件的通信信道校准 |
US20160087733A1 (en) * | 2004-06-09 | 2016-03-24 | Rambus Inc. | Communication channel calibration using feedback |
US20080130815A1 (en) * | 2006-12-05 | 2008-06-05 | Kumar S Reji | Selective tracking of serial communication link data |
US7467056B2 (en) * | 2007-03-09 | 2008-12-16 | Nortel Networks Limited | Method and apparatus for aligning multiple outputs of an FPGA |
US20120106687A1 (en) * | 2010-10-27 | 2012-05-03 | International Business Machines Corporation | Calibration of Multiple Parallel Data Communications Lines for High Skew Conditions |
US20120151247A1 (en) * | 2010-10-27 | 2012-06-14 | International Business Machines Corporation | Dynamic Fault Detection and Repair in a Data Communications Mechanism |
US20130103927A1 (en) * | 2011-10-25 | 2013-04-25 | International Business Machines Corporation | Characterization and validation of processor links |
CN104335197A (zh) * | 2012-05-22 | 2015-02-04 | 超威半导体公司 | 用于存储器访问延迟训练的方法和装置 |
JP2014206971A (ja) * | 2013-03-15 | 2014-10-30 | インテル・コーポレーション | ハイブリッドレーン低速化又は非固定バスアーキテクチャのための方法、装置、システム |
CN103560785A (zh) * | 2013-10-28 | 2014-02-05 | 中国电子科技集团公司第四十一研究所 | 一种产生相位相干信号的方法与装置 |
US9036757B1 (en) * | 2014-09-23 | 2015-05-19 | Oracle International Corporation | Post-cursor locking point adjustment for clock data recovery |
Non-Patent Citations (2)
Title |
---|
A. ALMAIMAN: "Experimental demonstration of robustness and accuracy of an MZI-based OSNR monitor under transmitter drift and reconfigurable networking conditions for pol-muxed 25-Gbaud QPSK and 16-QAM channels", 《OFC 2014》 * |
陈思思: "非相干OCDMA系统编/解码器设计及多用户干扰抑制技术研究", 《哈尔滨工业大学硕士论文集》 * |
Also Published As
Publication number | Publication date |
---|---|
US20210028995A1 (en) | 2021-01-28 |
US10749756B2 (en) | 2020-08-18 |
WO2017222578A1 (en) | 2017-12-28 |
JP2019525507A (ja) | 2019-09-05 |
JP6703134B2 (ja) | 2020-06-03 |
US20170373944A1 (en) | 2017-12-28 |
KR102572281B1 (ko) | 2023-08-29 |
CN109076036B (zh) | 2022-01-28 |
US11805026B2 (en) | 2023-10-31 |
KR20190011727A (ko) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744285B2 (en) | Method and apparatus for synchronously transferring data across multiple clock domains | |
CN101877633B (zh) | 信号同步的方法和系统、及信号接收装置和信号发送装置 | |
EP2976866B1 (en) | Timestamp correction in a multi-lane communication link with skew | |
US9577818B2 (en) | High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol | |
US11805026B2 (en) | Channel training using a replica lane | |
JP2007212453A (ja) | トリガ分配装置 | |
CN100591001C (zh) | 具有缓冲器控制的数据传输的系统和方法 | |
US7995695B2 (en) | Data alignment method for arbitrary input with programmable content deskewing info | |
WO2005106887A1 (en) | Data mask as write-training feedback flag | |
CN101068195B (zh) | 源同步选通脉冲接收器的锁定方法与装置 | |
KR101859264B1 (ko) | 입력 및 출력 경로의 스캔 속도 최적화 | |
US9032274B2 (en) | Method and apparatus for clock and data recovery | |
US9762224B2 (en) | Timing prediction circuit and method | |
EP3791197B1 (en) | Bus synchronization system | |
CN105589828B (zh) | 一种高速接口数据发送与接收的方法和装置 | |
US7694176B2 (en) | Fault-tolerant computer and method of controlling same | |
US10103837B2 (en) | Asynchronous feedback training | |
EP3260983A1 (en) | Channel training using a replica lane | |
EP3260984B1 (en) | Asynchronous feedback training | |
US20040015330A1 (en) | System and method for testing electronic devices and modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |