CN109074307A - 具有直接读取存取的存储器装置 - Google Patents

具有直接读取存取的存储器装置 Download PDF

Info

Publication number
CN109074307A
CN109074307A CN201780023871.7A CN201780023871A CN109074307A CN 109074307 A CN109074307 A CN 109074307A CN 201780023871 A CN201780023871 A CN 201780023871A CN 109074307 A CN109074307 A CN 109074307A
Authority
CN
China
Prior art keywords
mapping table
memory
host apparatus
memory device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780023871.7A
Other languages
English (en)
Inventor
Z·舒伯欧科斯弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109074307A publication Critical patent/CN109074307A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

本文中描述具有直接读取存取的存储器装置的若干实施例。在一个实施例中，一种存储器装置包含控制器，所述控制器可操作地耦合到形成存储器的多个存储器区。所述控制器经配置以将第一映射表存储在所述存储器装置处，且也将所述第一映射表提供到主机装置以存储在所述主机装置处作为第二映射表。所述控制器进一步经配置以接收从所述主机装置发送的直接读取请求。所述读取请求包含所述主机装置已从存储在所述主机装置处的所述第二映射表选择的存储器地址。响应于所述直接读取请求，所述控制器基于所述读取请求中的所述选定存储器地址且在不使用存储在所述存储器装置处的所述第一映射表的情况下识别所述存储器的存储器区。

Description

具有直接读取存取的存储器装置
技术领域
所揭示的实施例涉及存储器装置，且特定来说，涉及使主机装置能够在本地存储并直接存取地址映射表的存储器装置。
背景技术
存储器装置可采用快闪存储器媒体来永久地存储用于主机装置(例如移动装置、个人计算机或服务器)的大量数据。快闪存储器媒体包含“NOR快闪存储器”及“NAND快闪存储器”媒体。基于NAND的媒体通常有利于大量数据存储，这是因为与NOR媒体相比，其具有较高存储容量、较低成本及较快写入速度。但是，基于NAND的媒体需要串行接口，这显著增加存储器控制器将存储器的内容读出到主机装置所花费的时间量。
固态驱动器(SSD)是可包含基于NAND的存储媒体和随机存取存储器(RAM)媒体(例如动态随机存取存储器(DRAM))两者的存储器装置。基于NAND的媒体存储大量数据。RAM媒体存储在操作期间由控制器频繁存取的信息。
通常存储于RAM中的一种类型的信息为地址映射表。在读取操作期间，SSD将存取映射表以找出将从NAND存储器读出内容的适当存储器位置。映射表使存储器区的原生地址与由主机装置实施的对应逻辑地址相关联。一般来说，主机装置制造商将使用其自身的独有逻辑块寻址(LBA)惯例。主机装置将依赖于SSD控制器以在从NAND存储器读取(及写入到NAND存储器)时将逻辑地址转译成原生地址(且反之亦然)。
传统SSD的一些较低成本替代物(例如通用快闪存储(UFS)装置及嵌入式多媒体卡(eMMC))省略RAM。在这些装置中，映射表存储于NAND媒体而非RAM中。因此，存储器装置控制器必须经由NAND接口(即，串行地)从映射表检索寻址信息。这又降低读取速度，这是因为控制器在读取操作期间频繁地存取映射。
附图说明
图1是根据本发明技术的实施例配置的具有存储器装置的系统的框图。
图2A和2B是说明根据本发明技术的实施例的与存储器装置的各种数据交换的消息流程图。
图3A和3B展示根据本发明技术的实施例的存储于主机装置中的地址映射表。
图4A和4B是说明根据本发明技术的实施例的用于操作存储器装置的例程的流程图。
图5是根据本发明技术的实施例的包含存储器装置的系统的示意图。
具体实施方式
如下文更详细描述，本文中揭示的技术涉及存储器装置、具有存储器装置的系统及用于使主机装置能够从存储器装置的存储器直接读取的相关方法。但是，所属领域的技术人员将了解，本发明技术可具有额外实施例且可在没有下文关于图1到5描述的实施例的若干细节的情况下实践本发明技术。在下文说明的实施例中，在并入基于NAND的存储媒体(例如，NAND快闪存储器)的装置的内容背景中描述存储器装置。但是，除基于NAND的存储媒体外或代替基于NAND的存储媒体，根据本发明技术的其它实施例配置的存储器装置也可包含其它类型的适合存储媒体，例如磁性存储媒体。
图1为根据本发明技术的实施例配置的具有存储器装置100的系统101的框图。如所展示，存储器装置100包含主存储器102(例如，NAND快闪存储器)和控制器106，所述控制器106将主存储器102可操作地耦合到主机装置108(例如，上游中央处理器(CPU))。在下文更详细描述的一些实施例中，存储器装置100可包含基于NAND的主存储器102，但省略其它类型的存储器媒体，例如RAM媒体。例如，在一些实施例中，此装置可省略基于NOR的存储器(例如，NOR快闪存储器)及DRAM以降低功率需求及/或制造成本。在至少一些这些实施例中，存储器装置100可配置为UFS装置或eMMC。
在其它实施例中，存储器装置100可包含额外存储器，例如NOR存储器。在一个此实施例中，存储器装置100可配置为SSD。在又进一步实施例中，存储器装置100可采用布置成迭瓦式磁性记录(SMR)拓扑的磁性媒体。
主存储器102包含多个存储器区或存储器单元120，其各自包含多个存储器单元122。存储器单元122可包含例如经配置以永久地或半永久地存储数据的浮动栅极存储元件、铁电存储元件、磁阻存储组件及/或其它适合存储元件。主存储器102及/或个别存储器单元120也可包含用于存取及/或编程(例如，写入)存储器单元122及其它功能性(例如用于处理信息及/或与控制器106通信)的其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等。在一个实施例中，存储器单元120的每一者可由半导体裸片形成且与其它存储器单元裸片一起配置于单个装置封装(未展示)中。在其它实施例中，存储器单元120中的一或多者可共置于单裸个片上及/或跨多个装置封装分布。
存储器单元122可布置成群组或“存储器页”124。存储器页124又可分组成更大群组或“存储器块”126。在其它实施例中，存储器单元122可布置成不同于所说明实施例中所展示的类型的群组及/或层级。此外，虽然出于说明的目的在所说明实施例中展示具有特定数目个存储器单元、页、块和单元，但在其它实施例中，单元、页、块及存储器单元的数目可变化且在规模上可大于所说明的实例。例如，在一些实施例中，存储器装置100可包含八个、十个或更多个(例如，16个、32个、64个或更多个)存储器单元120。在此类实施例中，每一存储器单元120可包含例如211个存储器块126，其中每一块126包含例如215个存储器页124，且块内的每一存储器页124包含例如215个存储器单元122。
控制器106可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它适合处理器。控制器106可包含处理器130，所述处理器130经配置以执行存储于存储器中的指令。在所说明的实例中，控制器106的存储器包含嵌入式存储器132，其经配置以执行各种过程、逻辑流程及例程以控制存储器装置100的操作，包含管理主存储器102及处置存储器装置100与主机装置108之间的通信。在一些实施例中，嵌入式存储器132可包含存储例如存储器指针、经提取数据等的存储器寄存器。嵌入式存储器132也可包含用于存储微代码的只读存储器(ROM)。
在操作中，控制器106可以常规方式(例如通过写入到页124的群组及/或存储器块126)直接写入或以其它方式编程(例如，擦除)主存储器102的每个存储器区。控制器106使用原生寻址方案存取存储器区，其中存储器区基于其的原生或所谓的“物理”存储器地址而被辨识。在所说明的实例中，物理存储器地址由参考字母“P”(例如，Pe、Pm、Pq等)表示。每一物理存储器地址可包含可对应于例如选定存储器单元120、选定单元120内的存储器块126及选定块126中的特定存储器页124的若干位(未展示)。在基于NAND的存储器中，写入操作通常包含以特定数据值(例如，具有逻辑“0”或逻辑“1”的值的一串数据位)编程选定存储器页124中的存储器单元122。擦除操作类似于写入操作，只是擦除操作将整个存储器块126或多个存储器块126重新编程到相同数据状态(例如，逻辑“0”)。
控制器106经由主机装置接口(未展示)与主机装置108通信。在一些实施例中，主机装置108与控制器106可经由串行接口(例如串行附接SCSI(SAS)、串行AT附接(ATA)接口、快速外围组件互连(PCIe))或其它适合接口(例如，并行接口)通信。主机装置108可将各种请求(具有例如封包或封包流的形式)发送到控制器106。常规请求140可包含用以写入、擦除、返回信息及/或执行特定操作(例如，TRIM操作)的命令。当请求140是写入请求时，所述请求将进一步包含由主机装置108根据逻辑存储器寻址方案实施的逻辑地址。在所说明的实例中，逻辑地址由参考字母“L”(例如，Lx、Lg、Lr等)表示。逻辑地址具有可为主机装置类型及/或制造商所独有的寻址惯例。例如，逻辑地址可具有不同于与主存储器102相关联的物理存储器地址的地址位计数及布置。
控制器106使用存储在主存储器102中的第一映射表134a或类似数据结构而将请求140中的逻辑地址转译成适当物理存储器地址。在一些实施例中，转译经由快闪存储器转译层发生。一旦逻辑地址已经转译成适当物理存储器地址，控制器106就存取(例如，写入)定位于经转译地址处的存储器区。
在本发明技术的一个方面中，主机装置108也可使用存储在本地存储器105(例如，高速缓存)中的第二映射表134b或类似数据结构而将逻辑地址转译成物理存储器地址。在一些实施例中，第二映射表134b可与第一映射表134a相同或实质上相同。在使用中，第二映射表134b使主机装置108能够执行直接读取请求160(在本文中称为“直接读取请求160”)，其与从主机装置发送到存储器装置的常规读取请求相反。如下文描述，直接读取请求160包含物理存储器地址来代替逻辑地址。
在本发明技术的一个方面中，控制器106在直接读取请求160期间并未参考第一映射表134a。因此，直接读取请求160可最小化处理额外耗用，这是因为控制器106不需要检索存储在主存储器102中的第一映射表134a。在本发明技术的另一方面中，主机装置108的本地存储器105可为与基于NAND的存储器102(其受限于其串行接口)相比具有较快存取时间的DRAM或其它存储器，如上文论述。在相关方面中，主机装置108可利用本地存储器105的相对较快存取时间以提高存储器装置100的读取速度。
图2A和2B是说明根据本发明技术的实施例的主机装置108、存储器装置100(图1)的控制器106及主存储器102之间的各种数据交换的消息流程图。图2A展示用于执行直接读取的消息流程。在发送直接读取请求160前，主机装置108可发送对存储在主存储器102中的第一映射表134a的请求261。响应于请求261，控制器106将含有第一映射表134a的响应251(例如，封包流)发送到主机装置108。
在一些实施例中，控制器106可以一系列交换(由双侧箭头271表示)从主存储器102检索第一映射表134a。在交换期间，将物理到逻辑地址映射的部分或区带从存储在主存储器102中的第一映射表134a读出到嵌入式存储器132(图1)中。每一区带可对应于与一或多个存储器区(例如，若干存储器块126；图1)相关联的物理存储器地址范围。一旦区带经读出到嵌入式存储器132中，随后便将所述区带传送到主机装置108而作为响应251的部分。接着，以类似方式读出第一映射表134a中的下区带并将其传送到主机装置108。因此，可以一系列对应封包传送区带而作为响应251的部分。在此实施例的一个方面中，以区带的形式划分且发送第一映射表134a可减小占用带宽。
主机装置108基于其在响应251中从控制器106接收的区带而构造第二映射表134b。在一些实施例中，控制器106可限制或保留某些区带用于存储器维护，例如OP空间维护。在此类实施例中，受限制及/或所保留的区带未被发送到主机装置108，且其未形成由主机装置108存储的第二映射表134b的部分。
主机装置108将第二映射表134b存储在本地存储器105(图1)中。主机装置108也使第二映射表134b生效。当需要更新时(例如，在写入操作后)，主机装置108可周期性地使第二映射表134b无效。当第二映射表134b无效时，主机装置108将不使用第二映射表134b从存储器读取。
一旦主机装置108已使第二映射表134b生效，主机装置108便可使用第二映射表134b将直接读取请求160发送到主存储器102。直接读取请求160可包含有效负载字段275，其含有读取命令及从第二映射表134b选择的物理存储器地址。物理存储器地址对应于待从主存储器102读取的存储器区且其已由主机装置108自第二映射表134b选择。响应于直接读取请求160，可经由中间控制器106以一或多个读出响应252(例如，读出封包)读出存储器102的选定区的内容。
图2B展示用于使用常规写入请求241写入或以其它方式编程(例如，擦除)主存储器102的区(例如，存储器页)的消息流程。写入请求241可包含有效负载字段276，其含有逻辑地址、写入命令及待写入的数据(未展示)。可在主机装置108已存储第二映射表134b后发送写入请求241，如上文关于图2A描述。即使当写入到主存储器102时，主机装置108并未使用第二映射表134b来识别地址，主机装置在其发送写入请求时仍将使此表134b无效。这是因为在写入操作期间，控制器106通常将重新映射第一映射表134a的至少一部分，且使第二映射表134b无效将防止主机装置108使用存储在其本地存储器105(图1)中的过时的映射表。
当控制器106接收到写入请求241时，其首先将逻辑地址转译成适当物理存储器地址。接着，控制器106经由数次交换(由双侧箭头272表示)而以常规方式将请求241的数据写入到主存储器102。当主存储器102已经写入(或重写)时，控制器106更新第一映射表134a。在更新期间，归因于数据写入到基于NAND的存储器的串行性质，控制器106通常将重新映射第一映射表134a的至少子集。
为了使第二映射表134b重新生效，控制器将具有经更新地址映射的更新253发送到主机装置108，且主机装置108使第二映射表134b重新生效。在所说明的实施例中，控制器106仅将第一映射表134a中已受重新映射影响的区带发送到主机装置108。这可节省带宽且降低处理额外耗用，这是因为无需将整个第一映射表134a重新发送到主机装置108。
图3A和3B展示图2B中的由主机装置108使用的第二映射表134b的部分。图3A分别展示在图2B中已更新前(即，在控制器106发送更新253前)的第二映射表134b的第一区带Z1和第二区带Z2。图3B展示正更新(即，在控制器106发送更新253后)的第二区带Z2。第一区带Z1无需更新，这是因为其未受图2B中的重新映射影响。尽管图3A和3B中出于说明的目的仅展示两个区带，但第一映射表134a及第二映射表134a可包含更大数目个区带。在一些实施例中，区带的数目可取决于映射表的大小、主存储器102(图1)的容量，及/或页124、块126及/或单元120的数目。
图4A和4B是说明根据本发明技术的实施例的分别用于操作存储器装置的例程410和420的流程图。例程410、420可由例如控制器106(图1)、主机装置108(图1)或存储器装置100(图1)的控制器106及主机装置108的组合执行。参考图4A，例程410可用来执行直接读取操作。例程410以将第一映射表134a存储在存储器装置100处(框411)而开始，例如存储在图1中展示的存储器块126及/或存储器单元120中的一或多者中。当存储器装置100首次启动时(例如，当存储器装置100及/或主机装置108从断电到通电时)，例程410可建立第一映射表134a。在一些实施例中，例程410可在存储器装置100断电时检索存储在存储器装置100中的先前映射表，且在框411处将其存储为第一映射表134a前使此表生效。
在框412处，例程410接收对映射表的请求。请求可包含例如具有有效负载字段的消息，所述有效负载字段含有控制器106将其辨识为对映射表的请求的独有命令。响应于请求，例程410将第一映射表134a发送到主机装置(框413到415)。在所说明的实例中，例程410以响应流(例如，响应封包流)将映射表的部分(例如，区带)发送到主机装置108。例如，例程410可从第一映射表134a读出第一区带(框413)，将此区带传送到主机装置108(框414)，且随后读出并传送下区带(框415)，直到整个映射表134a已经传送到主机装置108。接着，构造第二映射表134b并将其存储在主机装置108处(框416)。在一些实施例中，例程410可一次将整个映射表发送到主机装置108而非以单独区带发送所述映射表。
在框417处，例程410接收来自主机装置108的直接读取请求，且继续进行以从主存储器102直接读取。例程410使用直接读取请求中所含的物理存储器地址来定位主存储器102的适当存储器区以读出到主机装置108，如上文描述。在一些实施例中，例程410可将直接读取请求部分处理(例如，解封包化或格式化)成主存储器102的较低层级装置协议。
在框418处，在读取操作期间，例程410在未存取第一映射表134a的情况下读出主存储器102。在一些实施例中，例程410可将内容从存储器102的选定区读出到控制器106处的存储器寄存器中。在各个实施例中，例程410可部分处理(例如，封包化或格式化)内容以经由传输层协议将所述内容发送到主机装置108。
参考图4B，可执行例程420以执行编程操作，例如写入操作。在框421处，例程420接收来自主机装置108的写入请求。例程420也响应于主机装置108发送写入请求而使第二映射表134b无效(框422)。
在框423处，所述例程使用自主机装置108发送的写入请求中所含的逻辑地址来查找第一映射表134a中的物理存储器地址。接着，例程424将写入请求中的数据写入到经转译物理地址处的存储器装置102(框424)。
在框425处，例程420响应于写入主存储器102而重新映射第一映射表134a的至少一部分。接着，例程420继续进行以使存储在主机装置108处的第二映射表134b重新生效(框426)。在所说明的实例中，例程420将第一映射表134a中受重新映射影响的部分(例如，区带)发送到主机装置108，而非发送整个映射表134b。但是，在其它实施例中，例如在其中广泛地重新映射第一映射表134a的情况中，例程420可发送整个第一映射表134a。
在各个实施例中，例程420可响应于自主机装置发送的其它请求(例如响应于用以执行TRIM操作的请求)而重新映射第一映射表134a(例如，以提高操作速度)。在这些及其它实施例中，例程420可在未由从主机装置108发送的请求提示的情况下重新映射第一映射表134a的部分。例如，作为损耗均衡(wear-levelling)过程的部分，例程420可重新映射第一映射表134a的部分。在此类情况中，例程420可以在第一映射表134a中受影响且需要更新的某些区带周期性地将更新发送到主机装置108。
替代地，例程420可指示主机装置108使第二映射表134b无效，而非将(若干)经更新区带自动发送到主机装置108(例如，在损耗均衡操作后)。作为响应，主机装置108可在当时或在稍后时间请求经更新映射表以使第二映射表134b重新生效。在一些实施例中，通知使主机装置108能够调度更新而非由存储器装置100指定更新时序。
图5是根据本发明技术的实施例的包含存储器装置的系统的示意图。上文关于图1到4B描述的前述存储器装置的任一者可并入到无数更大及/或更复杂系统的任一者中，所述系统的代表性实例是图5中示意地展示的系统580。系统580可包含存储器装置500、电源582、驱动器584、处理器586，及/或其它子系统或组件588。存储器装置500可包含大体上类似于上文关于图1到4描述的存储器装置的特征的特征，且因此可包含用于执行来自主机装置的直接读取请求的各种特征。所得系统580可执行各种各样的功能的任一者，例如存储器存储、数据处理及/或其它适合功能。因此，代表性系统580可包含但不限于手持型装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、车辆、电器及其它产品。系统580的组件可容置在单个单元中或跨多个互连单元分布(例如，通过通信网络)。系统580的组件也可包含远程装置及各种各样的计算机可读媒体的任一者。
从前文将明白，本文中已为说明的目的而描述本发明技术的特定实施例，但可在不背离本发明的情况下进行各种修改。另外，也可在其它实施例中组合或消除在特定实施例的内容背景中描述的本新颖技术的某些方面。此外，尽管已在所述实施例的内容背景中描述与本新颖技术的特定实施例相关联的优点，但其它实施例也可展现此类优点且并不是全部实施例都需展现此类优点以落于本发明技术的范围内。因此，本发明及相关联技术可涵盖本文中未明确展示或描述的其它实施例。

Claims (24)

1.一种存储器装置，其包括：
存储器，其具有指派给对应第一存储器地址的多个存储器区；及
控制器，其可操作地耦合到所述存储器，其中所述控制器经配置以
将第一映射表存储在所述存储器装置处，其中所述第一映射表将所述第一存储器地址映射到由主机装置实施以写入到所述存储器区的第二存储器地址，
将所述第一映射表提供到所述主机装置以存储在所述主机装置处作为第二映射表，其中所述第二映射表将所述第一存储器地址映射到所述第二存储器地址，
接收从所述主机装置发送的读取请求，其中所述读取请求包含由所述主机装置从存储在所述主机装置处的所述第二映射表选择的第一存储器地址，及
响应于所述读取请求，(1)使用所述读取请求中的所述第一存储器地址且在不查找所述第一映射表中的所述第一存储器地址的情况下识别所述存储器区中的一者，及(2)将所述经识别存储器区的内容读出到所述主机装置。
2.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：
接收来自所述主机装置的写入请求，所述写入请求包含由所述主机装置从所述第二映射表选择的第二存储器地址；及
响应于所述写入请求，使用所述第一映射表来转译所述写入请求中的所述第二存储器地址以识别并写入到存储器区。
3.根据权利要求2所述的存储器装置，其中所述控制器进一步经配置以：
响应于所述写入请求而重新映射所述第一映射表；及
将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的至少一部分。
4.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以重新映射所述第一映射表且向所述主机装置通知所述第一映射表已经重新映射。
5.根据权利要求4所述的存储器装置，其中所述控制器进一步经配置以将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的到少部分。
6.根据权利要求1的存储器装置，其中所述控制器进一步经配置以重新映射所述第一映射表且将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的部分而非所述整个映射表。
7.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以将所述第一映射表存储在所述存储器的所述存储器区中的一或多者中。
8.根据权利要求7所述的存储器装置，其中所述存储器区包括NAND快闪存储器媒体。
9.根据权利要求1所述的存储器装置，其中所述控制器包含嵌入式存储器，且其中所述控制器进一步经配置以：
将所述映射表的第一部分从所述一或多个存储器区读出到所述嵌入式存储器中；
将所述映射表的所述第一部分自所述嵌入式存储器传送到所述主机装置；
一旦所述第一映射表的所述第一部分已经传送到所述主机装置，就将所述第一映射表的第二部分从所述一或多个区读出到所述嵌入式存储器中；及
将所述映射表的所述第二部分从所述嵌入式存储器传送到所述主机装置。
10.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：
接收来自所述主机装置的对所述第一映射表的请求；及
响应于对所述第一映射表的所述请求而将所述第一映射表发送到所述主机装置。
11.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：
接收来自所述主机装置的对所述第一映射表的请求；及
响应于对所述映射表的所述请求，(1)在第一响应中发送所述第一映射表的第一部分，及(2)在第二响应中发送所述第二映射表的第二部分，使得所述主机装置可使用所述映射表的所述第一部分及所述第二部分构造所述第二映射表。
12.一种操作具有控制器及多个存储器区的存储器装置的方法，其中所述存储器区具有由所述控制器实施以读取并写入到所述存储器区的对应原生存储器地址，且其中所述方法包括：
当写入到所述存储器装置时，将所述原生存储器地址映射到由主机装置实施的逻辑地址；
将所述映射存储在所述存储器装置处的第一映射表中；
将所述第一映射表提供到所述主机装置以将所述第一映射表作为第二映射表存储在所述主机装置处；
接收来自所述主机装置的读取请求，其中所述读取请求包含由所述主机装置自存储在所述主机装置处的所述第二映射表选择的原生存储器地址；及
将内容从所述存储器区中对应于由所述主机装置选择的所述原生存储器地址的存储器区读出到所述主机装置。
13.根据权利要求12所述的方法，其进一步包括：
将原生存储器地址重新映射到不同逻辑地址；
更新所述第一映射表的部分以反映所述重新映射；及
将所述第一映射表的所述经更新部分提供到所述主机装置。
14.根据权利要求12所述的方法，其进一步包括在所述重新映射前使所述第二映射表无效。
15.根据权利要求12所述的方法，其中所述重新映射是由所述存储器装置进行的损耗均衡过程的部分。
16.根据权利要求12所述的方法，其进一步包括：
接收写入请求；
响应于所述写入请求而更新所述第一映射表的单独部分；及
将所述第一映射表的所述经更新部分而非所述整个第一映射表提供到所述主机装置。
17.一种系统，其包括：
存储器装置，其具有含对应第一存储器地址的多个存储器区，且其中所述存储器装置经配置以存储第一映射表，所述第一映射表包含所述第一存储器地址到第二存储器地址的映射；及
主机装置，其可操作地耦合到所述存储器装置且具有存储器，其中所述主机装置经配置以
经由存储在所述存储器装置处的所述第一映射表写入到所述存储器装置，
将包含所述第一映射表的所述映射的第二映射表存储在所述主机装置的所述存储器中，及
替代所述第一映射表，经由所述第二映射表而从所述存储器装置读取。
18.根据权利要求17所述的系统，其中所述存储器装置进一步经配置以更新所述第一映射表的部分，且其中所述主机装置进一步经配置以接收所述第一映射表的所述经更新部分，且基于所述第一映射表的所述经更新部分更新所述第二映射表。
19.根据权利要求18所述的系统，其中所述存储器装置进一步经配置以响应于所述更新而指示所述主机装置使所述第二映射表生效。
20.根据权利要求18所述的系统，其中所述主机装置进一步经配置以在写入到所述存储器装置时使所述第二映射表无效。
21.根据权利要求17所述的系统，其中所述主机装置进一步经配置以向所述存储器装置请求所述第一映射表。
22.根据权利要求17所述的系统，其中所述存储器装置进一步经配置以将所述第一映射表的个别部分传送到所述主机装置，且其中所述主机装置进一步经配置以从传送到所述主机装置的所述个别部分构造所述第二映射表。
23.根据权利要求17所述的系统，其中所述存储器装置的所述存储器区是基于NAND的存储器区，且其中所述主机装置的所述存储器是随机存取存储器。
24.根据权利要求23所述的系统，其中所述存储器装置进一步经配置以将所述第一映射表存储在所述存储器区中的一或多者中。
CN201780023871.7A 2016-04-14 2017-03-29 具有直接读取存取的存储器装置 Pending CN109074307A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/099,389 2016-04-14
US15/099,389 US20170300422A1 (en) 2016-04-14 2016-04-14 Memory device with direct read access
PCT/US2017/024790 WO2017180327A1 (en) 2016-04-14 2017-03-29 Memory device with direct read access

Publications (1)

Publication Number Publication Date
CN109074307A true CN109074307A (zh) 2018-12-21

Family

ID=60038197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023871.7A Pending CN109074307A (zh) 2016-04-14 2017-03-29 具有直接读取存取的存储器装置

Country Status (6)

Country Link
US (1) US20170300422A1 (zh)
EP (1) EP3443461A4 (zh)
KR (1) KR20180123192A (zh)
CN (1) CN109074307A (zh)
TW (1) TWI664529B (zh)
WO (1) WO2017180327A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109800179A (zh) * 2019-01-31 2019-05-24 维沃移动通信有限公司 获取数据的方法、发送数据的方法、主机和内嵌式存储器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10542089B2 (en) * 2017-03-10 2020-01-21 Toshiba Memory Corporation Large scale implementation of a plurality of open channel solid state drives
US10445195B2 (en) * 2017-08-07 2019-10-15 Micron Technology, Inc. Performing data restore operations in memory
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
US11010233B1 (en) 2018-01-18 2021-05-18 Pure Storage, Inc Hardware-based system monitoring
US10809942B2 (en) 2018-03-21 2020-10-20 Micron Technology, Inc. Latency-based storage in a hybrid memory system
US11048597B2 (en) 2018-05-14 2021-06-29 Micron Technology, Inc. Memory die remapping
CN112513822A (zh) * 2018-08-01 2021-03-16 华为技术有限公司 信息处理方法及装置、设备、系统
KR20200050169A (ko) 2018-11-01 2020-05-11 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
TWI709854B (zh) * 2019-01-21 2020-11-11 慧榮科技股份有限公司 資料儲存裝置及用於存取邏輯至物理位址映射表之方法
KR20200099897A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200122086A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
US11294825B2 (en) 2019-04-17 2022-04-05 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20210001546A (ko) 2019-06-28 2021-01-06 에스케이하이닉스 주식회사 슬립모드에서 메모리 시스템의 내부데이터를 전송하는 장치 및 방법
KR20200139913A (ko) 2019-06-05 2020-12-15 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
KR20200142393A (ko) * 2019-06-12 2020-12-22 에스케이하이닉스 주식회사 저장 장치, 호스트 장치 및 그들의 동작 방법
US11615185B2 (en) 2019-11-22 2023-03-28 Pure Storage, Inc. Multi-layer security threat detection for a storage system
US11687418B2 (en) 2019-11-22 2023-06-27 Pure Storage, Inc. Automatic generation of recovery plans specific to individual storage elements
US20210382992A1 (en) * 2019-11-22 2021-12-09 Pure Storage, Inc. Remote Analysis of Potentially Corrupt Data Written to a Storage System
US11651075B2 (en) 2019-11-22 2023-05-16 Pure Storage, Inc. Extensible attack monitoring by a storage system
US11675898B2 (en) 2019-11-22 2023-06-13 Pure Storage, Inc. Recovery dataset management for security threat monitoring
US11625481B2 (en) 2019-11-22 2023-04-11 Pure Storage, Inc. Selective throttling of operations potentially related to a security threat to a storage system
US11720714B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Inter-I/O relationship based detection of a security threat to a storage system
US11520907B1 (en) 2019-11-22 2022-12-06 Pure Storage, Inc. Storage system snapshot retention based on encrypted data
US11645162B2 (en) 2019-11-22 2023-05-09 Pure Storage, Inc. Recovery point determination for data restoration in a storage system
US11755751B2 (en) 2019-11-22 2023-09-12 Pure Storage, Inc. Modify access restrictions in response to a possible attack against data stored by a storage system
US11657155B2 (en) 2019-11-22 2023-05-23 Pure Storage, Inc Snapshot delta metric based determination of a possible ransomware attack against data maintained by a storage system
US11720692B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Hardware token based management of recovery datasets for a storage system
US11341236B2 (en) 2019-11-22 2022-05-24 Pure Storage, Inc. Traffic-based detection of a security threat to a storage system
US11941116B2 (en) 2019-11-22 2024-03-26 Pure Storage, Inc. Ransomware-based data protection parameter modification
US11500788B2 (en) * 2019-11-22 2022-11-15 Pure Storage, Inc. Logical address based authorization of operations with respect to a storage system
US11249896B2 (en) 2019-12-20 2022-02-15 Micron Technology, Inc. Logical-to-physical mapping of data groups with data locality
US11615022B2 (en) * 2020-07-30 2023-03-28 Arm Limited Apparatus and method for handling accesses targeting a memory
US11449244B2 (en) * 2020-08-11 2022-09-20 Silicon Motion, Inc. Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information
JP2023135390A (ja) * 2022-03-15 2023-09-28 キオクシア株式会社 情報処理装置
US20240012579A1 (en) * 2022-07-06 2024-01-11 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for data placement in a storage device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779195A (zh) * 2007-06-08 2010-07-14 桑迪士克公司 用于存储器装置的存储地址重新映射的方法和系统
US20130262747A1 (en) * 2012-03-29 2013-10-03 Phison Electronics Corp. Data writing method, and memory controller and memory storage device using the same
US20140129761A1 (en) * 2012-11-02 2014-05-08 Samsung Electronics Co., Ltd. Non-volatile memory device and host device configured to communication with the same
US20140215129A1 (en) * 2013-01-28 2014-07-31 Radian Memory Systems, LLC Cooperative flash memory control
US20150039814A1 (en) * 2013-08-01 2015-02-05 Samsung Electronics Co., Ltd. Storage device and storage system including the same
CN104885062A (zh) * 2012-12-10 2015-09-02 谷歌公司 使用逻辑到物理映射以与数据存储装置进行直接用户空间通信
US20150356020A1 (en) * 2014-06-05 2015-12-10 Sandisk Technologies Inc. Methods, systems, and computer readable media for solid state drive caching across a host bus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8977805B2 (en) * 2009-03-25 2015-03-10 Apple Inc. Host-assisted compaction of memory blocks
US8601202B1 (en) * 2009-08-26 2013-12-03 Micron Technology, Inc. Full chip wear leveling in memory device
JP2012128815A (ja) * 2010-12-17 2012-07-05 Toshiba Corp メモリシステム
KR20150002297A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 스토리지 시스템 및 그의 동작 방법
US9626331B2 (en) * 2013-11-01 2017-04-18 International Business Machines Corporation Storage device control
KR20160027805A (ko) * 2014-09-02 2016-03-10 삼성전자주식회사 비휘발성 메모리 장치를 위한 가비지 컬렉션 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779195A (zh) * 2007-06-08 2010-07-14 桑迪士克公司 用于存储器装置的存储地址重新映射的方法和系统
US20130262747A1 (en) * 2012-03-29 2013-10-03 Phison Electronics Corp. Data writing method, and memory controller and memory storage device using the same
US20140129761A1 (en) * 2012-11-02 2014-05-08 Samsung Electronics Co., Ltd. Non-volatile memory device and host device configured to communication with the same
CN104885062A (zh) * 2012-12-10 2015-09-02 谷歌公司 使用逻辑到物理映射以与数据存储装置进行直接用户空间通信
US20140215129A1 (en) * 2013-01-28 2014-07-31 Radian Memory Systems, LLC Cooperative flash memory control
US20150039814A1 (en) * 2013-08-01 2015-02-05 Samsung Electronics Co., Ltd. Storage device and storage system including the same
US20150356020A1 (en) * 2014-06-05 2015-12-10 Sandisk Technologies Inc. Methods, systems, and computer readable media for solid state drive caching across a host bus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
晏敏等: "开放式大容量NAND Flash数据存储系统设计与实现", 《微电子学与计算机》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109800179A (zh) * 2019-01-31 2019-05-24 维沃移动通信有限公司 获取数据的方法、发送数据的方法、主机和内嵌式存储器

Also Published As

Publication number Publication date
WO2017180327A1 (en) 2017-10-19
EP3443461A1 (en) 2019-02-20
US20170300422A1 (en) 2017-10-19
TWI664529B (zh) 2019-07-01
TW201802687A (zh) 2018-01-16
EP3443461A4 (en) 2019-12-04
KR20180123192A (ko) 2018-11-14

Similar Documents

Publication Publication Date Title
CN109074307A (zh) 具有直接读取存取的存储器装置
US10956082B1 (en) Techniques for directed data migration
CN104461393B (zh) 一种闪存存储器的混合映射方法
CN111475427A (zh) 使用低延迟非易失性存储器进行逻辑至物理映射管理
US8166258B2 (en) Skip operations for solid state disks
EP3436953B1 (en) Method and apparatus for processing sequential writes to a block group of physical blocks in a memory device
JP6765322B2 (ja) メモリシステムおよび制御方法
CN105930282B (zh) 一种用于nand flash的数据缓存方法
US20110022778A1 (en) Garbage Collection for Solid State Disks
CN109725848A (zh) 计算机系统及储存装置的控制方法
CN109725847A (zh) 存储器系统及控制方法
JP2009503729A5 (zh)
US20120236643A1 (en) Interleaved flash storage system and method
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
US20150120988A1 (en) Method of Accessing Data in Multi-Layer Cell Memory and Multi-Layer Cell Storage Device Using the Same
CN106201335B (zh) 存储系统
CN102292711A (zh) 固态存储器格式化
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN108874303A (zh) 非易失性存储器命令冲突避免的储存系统和方法
CN109521944A (zh) 数据储存装置以及数据储存方法
CN117043753A (zh) Zns设备中的不同写入优先级
CN114741330A (zh) 储存装置、快闪存储器控制器及其控制方法
CN111737160A (zh) 存储管理中多个副本的优化处理
CN110554833B (zh) 存储设备中并行处理io命令
CN110537172B (zh) 混合存储器模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181221