CN109073381B - 具有力反馈能力的副感测回路 - Google Patents
具有力反馈能力的副感测回路 Download PDFInfo
- Publication number
- CN109073381B CN109073381B CN201780028589.8A CN201780028589A CN109073381B CN 109073381 B CN109073381 B CN 109073381B CN 201780028589 A CN201780028589 A CN 201780028589A CN 109073381 B CN109073381 B CN 109073381B
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- analog
- circuit
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000033001 locomotion Effects 0.000 claims abstract description 65
- 238000005316 response function Methods 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 49
- 230000004044 response Effects 0.000 claims description 47
- 238000013139 quantization Methods 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 24
- 230000001427 coherent effect Effects 0.000 claims description 23
- 238000005070 sampling Methods 0.000 claims description 21
- 238000006880 cross-coupling reaction Methods 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000013016 damping Methods 0.000 claims description 9
- 230000001419 dependent effect Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims 1
- 230000010363 phase shift Effects 0.000 description 56
- 230000006870 function Effects 0.000 description 38
- 230000010355 oscillation Effects 0.000 description 32
- 238000012545 processing Methods 0.000 description 24
- 238000001914 filtration Methods 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 230000008901 benefit Effects 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 13
- 239000013598 vector Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000000670 limiting effect Effects 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 101000931660 Malus baccata var. xiaojinensis Ferritin, chloroplastic Proteins 0.000 description 6
- 101150092692 apf2 gene Proteins 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 229920005549 butyl rubber Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000003534 oscillatory effect Effects 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000010360 secondary oscillation Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010358 mechanical oscillation Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
- G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
- G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
Abstract
用于MEMS陀螺仪的副感测回路包括包含至少一个机械谐振器的副元件、模拟前端电路、数字副回路电路和模拟后端电路。数字副回路电路包括信号路径,在其输入端处接收表示机械谐振器的检测运动的模拟副输入信号,并且在其输出端处提供指示所述MEMS陀螺仪所经受的角速度的输出信号,所述信号路径包括:模数转换器,其被配置成将模拟副输入信号数字化成数字化副信号;以及数字力反馈电路,其控制被配置成调整副感测回路的响应函数的闭合力反馈回路的操作。
Description
技术领域
本发明涉及微机电(MEMS)陀螺仪并且尤其涉及用于微机电陀螺仪的数字控制器,该数字控制器实现具有力反馈功能的副感测回路。
背景技术
运动可以被认为具有六个自由度:三个正交方向的平移和围绕三个正交轴的旋转。后三个可以通过也称为陀螺仪的角速率传感器来测量。MEMS陀螺仪使用科里奥利效应(Coriolis Effect)来测量角速率。当质量块(mass)在一个方向上被驱动并且旋转角速度关于与驱动轴正交的轴被施加时,作为科里奥利力(Coriolis force)的结果,质量块相对于驱动轴和旋转轴两者在正交方向上经受力。然后可以从例如电容式感测结构、压电式感测结构或压阻式感测结构中读取由科里奥利力引起的所得到的物理位移。
在MEMS陀螺仪中,与在基于角动量的保留的常规陀螺仪中一样,由于缺乏足够的轴承,主运动通常不是连续的旋转。替代地,机械振荡可以用作主运动。当振荡陀螺仪经受角运动时,产生波动的科里奥利力。这产生与主运动和角运动的轴正交并且在主振荡的频率处的副振荡。该耦合的振荡的幅度可以用作角运动的量度。
微机电陀螺仪可以包括主体,以及在惯性参考系内具有至少两个自由度的至少一个惯性元件。惯性元件可以包括例如:也称为主元件的驱动元件,所述驱动元件悬挂至主体用于第一方向上的振动主运动;以及也称为副元件或科里奥利元件的感测元件,其被耦接至驱动元件以在第二方向上接收正交科里奥利力分量,从而使感测元件在振动副运动中移动。另一方面,可以使用单个惯性元件,该单个惯性元件被配置成在第一方向上具有主运动而在另一方向上具有副运动,该惯性元件还被配置成用于第三方向上的旋转运动。
质量块-弹簧结构通常通过在具有比其他频率更大的振幅的一些频率(被称为其振荡频率)处自然地振荡来呈现谐振或谐振行为。在这些谐振频率下,位移因此远大于在同一激励幅度处的其他频率下的位移,并且在MEMS结构的小型化尺寸下导致干扰检测的非线性和/或超范围状况。
通常通过抑止用于检测的副元件的检测到的运动来消除这些干扰。在反馈阻尼或主动阻尼中,检测到的位移被监测并且生成相对力以对抗运动。在一些已知系统中,已经用闭合反馈回路实现了主动阻尼。在所谓的力反馈阻尼方法中,滤波和/或其他信号处理被包括在反馈回路中以用于调整反馈回路的响应函数。
陀螺仪设计中的另一挑战是正交误差运动。在理想的陀螺仪结构中,主振荡和副检测是精确正交的。然而,在实际装置中,存在缺陷,引起震动质量块的主运动位移与陀螺仪的副运动的直接耦合。这种直接耦合称为正交误差。角运动信号与正交信号之间的相位差为90度,这意味着基本上可以用相敏解调来消除正交误差。然而,与角运动信号相比,正交信号可能非常大,并且因此可能引起对读出电子设备的动态范围或相位解调的相位精度的不合理的要求。
处理该误差源的一种已知方法是在生成正交信号之前移除导致传感器结构移动的误差信号的静电正交消除。为此,可以将与主振荡精确同相并且平行于副振荡的静电力施加到震动质量块。
相关技术描述
美国专利7509830公开了用于监测具有数字频率合成器以及具有数字部件和模拟部件两者的主控制回路和副控制回路的旋转速率传感器的方法。该解决方案没有用于调整副回路的频率和增益行为的任何力反馈。没有公开对运动中的非理想性的补偿。
美国专利申请2007/0180908公开了用于补偿正交误差消除信号的模拟方法。正交误差消除电路生成用于补偿模拟副信号中的正交误差的正交误差消除信号。
美国专利申请2015/0143905公开了具有力反馈的谐振器,用于抑止具有闭合反馈回路的机械谐振器。力反馈通过改变谐振器回路的响应函数来实现谐振器的稳定。
EP专利申请2360448公开了不使用用于同步的锁相回路(PLL)电路的混合型主回路。主运动的检测用离散时间电荷放大器来实现。
PCT公开2015/112780公开了用于MEMS谐振器的模拟驱动回路电路。
在MEMS陀螺仪的控制回路中使用模拟信号处理会导致几个挑战和问题。模拟部件对部件参数的变化高度敏感,这可能导致检测不准确。例如,制造过程的变化、材料的变化和温度的变化引起显著的部件参数变化。此外,难以有效地创建可调谐模拟部件的成本和面积。将可调谐性添加到模拟部件通常增加部件所需的面积,这又导致泄漏电流和寄生元件的风险增加。具有模拟信号处理的MEMS陀螺仪的校准是艰巨的任务,并且甚至与最佳校准的微小偏差也会导致角速率的检测的不准确。尽管出于噪声限制目的可能需要这样,但是使用模拟部件来实现能够处理大时间常数的电路是困难的。例如,合适的模拟电路所需的面积可能不切实际地大。
已经提出了用于MEMS陀螺仪主回路的数字解决方案来克服用模拟信号处理的不准确问题。具有AC信号检测的常规数字解决方案需要高分辨率模数转换,这意味着用于数字电路的时钟频率非常高。高频率增加功率消耗并且还增加由数字电路需要的所需电路面积。因此,需要使得能够减少用于数字控制电路所需的时钟频率的解决方案。
2009年在IEEE设计与测试研讨会上由Shaban等人发表的公开“Analysis andDesign of Gyro-Drive Mode Loop with Amplitude Control”公开了一种使用具有直接数字合成器DDS的全数字PLL的主模振荡回路。虽然数字PLL基本上是用于为主信号引入必要的90度相位延迟以生成驱使力的有用的解决方案,但是实现DDS是非常复杂和耗费面积的任务。需要以下解决方案:使得能够在电路中生成必需的相移信号而在数字主回路中没有功率消耗和高度复杂的PLL。
发明内容
本发明的目的是提供克服现有技术的缺点的方法和设备。本发明的目的是用根据本申请的方面所述的副感测回路来实现。
在一个方面中,本发明是基于引入用于MEMS陀螺仪的全数字控制电路的思想,该全数字控制电路被配置成:控制惯性质量块的移动,补偿MEMS陀螺仪的非理想移动并且检测角速度。
根据第一方面,提供了一种用于MEMS陀螺仪的副感测回路。副感测回路包括包含至少一个机械谐振器的副元件、模拟前端电路、数字副回路电路和模拟后端电路。数字副回路电路包括信号路径,在其输入端处接收表示机械谐振器的检测运动的模拟副输入信号,并且在其输出端处提供指示所述MEMS陀螺仪所经受的角速度的输出信号,所述信号路径包括模数转换器,其被配置成将模拟副输入信号数字化成数字化副信号。数字副回路电路还包括数字力反馈电路,数字力反馈电路控制被配置成调整副感测回路的响应函数的闭合力反馈回路的操作,所述数字力反馈电路包括模数转换器、数字低通无限脉冲响应滤波器以及数模转换器,所述数字低通无限脉冲响应滤波器被配置成使数字化副信号在MEMS陀螺仪的机械谐振器的谐振频率处发生-90度的相移,并且在其输出端中提供经相移的数字化副信号,所述数模转换器被配置成将经相移的数字化副信号转换成要朝向MEMS陀螺仪的副元件馈送回的模拟力反馈信号。
根据第二方面,数字副回路电路被配置成从模拟前端电路接收模拟副输入信号,该模拟前端电路被配置成放大从MEMS陀螺仪的副元件接收到的信号。
根据第三方面,数字副回路电路被配置成从MEMS陀螺仪的副元件接收模拟副输入信号而无需任何中间模拟放大电路。
根据第四方面,数字低通无限脉冲响应滤波器的滤波器系数被配置成被调整以使数字低通无限脉冲响应滤波器的标称频率与MEMS陀螺仪的机械谐振器的谐振频率匹配。
根据第五方面,数字力反馈电路还包括以下中的至少一个:副延迟补偿电路,其被配置成进一步调整经相移的数字化副信号的相位延迟;以及力反馈增益控制电路,其被配置成控制经相移的数字化副信号的幅度。
根据第六方面,模数转换器是噪声整形的过采样模数转换器,并且数模转换器是噪声整形的过采样数模转换器。
根据第七方面,模数转换器是离散时间Σ-Δ模数转换器和连续时间Σ-Δ模数转换器中的任何一个。
根据第八方面,模数转换器是被配置成在MEMS陀螺仪的机械谐振器的谐振频率上在其量化噪声传递函数中具有陷波的三阶模数转换器。
根据第九方面,力反馈电路还包括交叉耦合补偿反馈回路,其被配置成控制副感测回路的动态响应,并且补偿副后端电路与副前端电路之间发生的交叉耦合。
根据第十方面,数字副回路电路还包括相干检测器电路,其被配置成使用从经滤波的数字化主信号生成的至少一个数字解调信号对经相移的数字化副信号进行下转换。
根据第十一方面,数字副回路电路还包括:正交补偿控制电路,其被配置成对由相干检测器电路提供的副信号的正交分量进行积分,并且在其输出端处提供积分的正交分量信号;以及第二数模转换器电路,其被配置成将积分的正交分量信号转换成适合于提供给模拟后端电路的模拟正交补偿信号,模拟后端电路用于朝向副元件馈送模拟正交补偿信号。
根据第十二方面,数字副回路电路被配置成接收与MEMS陀螺仪的驱动AC信号对应的主偏移补偿信号。数字副回路电路还包括偏移消除电路,其被配置成消除数字化副信号中的主驱动回路感应偏移,所述偏移消除电路包括:数字延迟电路,其被配置成使得对主偏移补偿信号进行可调整的时间延迟;乘法器电路,用于对由所述可编程延迟电路延迟的所述主偏移补偿信号应用温度相关校准系数,所述乘法器电路被配置成在其输出端中提供偏移消除信号;以及求和电路,其被布置在数字副回路电路的数字信号路径中,所述求和电路被配置成从所述数字化副信号中减去所述偏移消除信号。
根据第十三方面,副感测回路的全部数字电路被配置成使用相同的采样频率。
根据另一方面,数模转换器的采样频率等于或高于模数转换器的采样频率。
根据另一方面,数字低通无限脉冲响应滤波器被配置成具有在1至3的范围内的Q值。
根据另一方面,提供了一种用于微机电陀螺仪的数字控制器,该数字控制器包括根据上述方面中的任一方面的副感测回路。
根据又一方面,提供了一种微机电陀螺仪,该陀螺仪包括根据上述方面中的任一方面的副感测回路。
本发明的实施方式提供以下优点:使得能够精确检测角速度、对非理想性良好的检测和补偿能力、对部件参数变化的低敏感度和良好的噪声耐受。可以省略使用PLL以生成精确的参考时钟的需求,因为数字主回路电路提供可靠的振荡信号的源,该振荡信号的源处于与主振荡的信号相关的设定频率和相位。省略PLL减少电路所需的硅面积。数字化主信号及其导数可以用于副回路电路中的信号处理。使用数字滤波器使得能够生成信号的精确相移同时还执行所需的滤波。
一些实施方式还公开了数字控制电路中的特征的组合,即使数字电路的益处被提供用于精确性和灵活性,数字控制电路中的特征的组合还使得能够节省功率。当与具有相应功能的模拟电路或甚至与现有数字解决方案相比较时,数字电路的面积小,这不仅有助于省电,而且降低了电路的成本。公开的实施方式使得能够在数字部件中使用低时钟频率而不会损害MEMS装置的精确度。数字电路中的低时钟频率有助于低能耗。
主回路中的单个数字滤波器提供以下若干功能:用相对少量的处理和电路区域以非常经济高效的方式提高整个电路的性能。一个单个数字滤波器可以提供:对ADC量化噪声的滤波、用于驱动主谐振器所必需的相移、向主谐振器生成启动激励以及向副回路提供经滤波的解调信号。更进一步,主回路中的同一数字滤波器可以向PLL提供经滤波的振荡信号以在PLL中生成稳定的系统时钟。甚至可以使用同一数字滤波器来补偿由于温度而引起的谐振频率的变化。
同样地,单个数字低通无限脉冲响应(IIR)滤波器在副回路中提供以下若干功能:用相对少量的处理和电路面积以非常经济高效的方式改进电路的性能。副回路中的单个数字低通IIR滤波器被配置成使数字化副信号在MEMS陀螺仪的机械谐振器的谐振频率处发生-90度的相移。出于检测角速率和正交补偿目的,所提供的经相移的数字化副信号用作朝向相干检测的输入信号。此外,同一经相移的副信号准备用作力反馈功能的输入。
应当理解的是,除非任何上述修改被明确地规定为排除替选方面,否则任何上述修改可以单独地或组合地应用于它们所涉及的各个方面。
附图说明
在下文中,将参照附图结合优选实施方式更详细地描述本发明,其中:
图1示出了数字陀螺仪的高级示意图。
图2示出了用于MEMS陀螺仪的数字主回路电路的示例性示意图。
图3示出了用于MEMS陀螺仪的数字控制器电路的第一示例性示意图。
图4示出了用于MEMS陀螺仪的数字控制器电路的第二示例性示意图。
图5示出了用于MEMS陀螺仪的数字控制器电路的第三示例性示意图。
图6示出了用于MEMS陀螺仪的数字控制器电路的第四示例性示意图。
图7示出了PLL电路。
图8示出了峰值IIR滤波器幅度响应。
图9a示出了副感测回路的所选择的元件。
图9b示出了副感测回路电路元件传递函数中的一些函数。
图10示出了在闭环中操作的机械谐振器和LPF滤波器的传递函数。
图11a示出了一些副感测回路电路元件的各自的传递函数的伯德图(bodediagram)。
图11b示出了一些副感测回路电路元件的闭环传递函数的伯德图。
图12示出了LPF滤波器的实施方式。
图13示出了副回路电路的一部分的替选实施方式的示意图。
图14是示例性相干检测器电路的示意图。
图15是示例性主偏移补偿电路的示意图。
图16示出了主偏移的补偿结果。
具体实施方式
在下文中,参照附图详细描述本发明的某些实施方式,其中,除非另有描述,否则实施方式的特征可以彼此自由组合。某些实施方式的描述仅以示例的方式给出,并且绝不旨在被理解为将本发明限制于所公开的细节。
此外,应当理解的是,尽管在一些情况下仅描述了设备或仅描述了相应的方法,但是设备被配置成执行该方法。
如本申请中所使用的,术语“电路”是指以下全部项:(a)仅硬件电路实现;(b)电路和软件(和/或固件)的组合,如(i)(一个或多个)处理器的组合或者(ii)(一个或多个)处理器/软件的部分(包括一起工作以使设备执行各种功能的(一个或多个)数字信号处理器、软件和(一个或多个)存储器);以及(c)电路,如即使物理上不存在软件或固件仍然需要软件或固件用于操作的(一个或多个)微处理器或者(一个或多个)微处理器的部分。电路实现的硬件可以包括(一个或多个)专用电路(ASIC)或者一般的可配置电路如(一个或多个)现场可编程门阵列(FPGA)等中的任何电路和全部电路。
术语“主质量块”是指用电驱动信号(也可以称为主驱动信号)被驱动至主振荡运动的MEMS陀螺仪的驱动质量块。在文献中有时可以将主质量块称为驱动质量块。主质量块可以包括较多部件中的一个部件。术语“主元件”是指整个主机械元件,所述整个主机械元件包括充当移动转子的主质量块以及至少用于驱动主质量块的电极。在电容式陀螺仪中,电极包括充当固定电极的一个或更多个定子,而主质量块为移动电极。
术语“副质量块”是指MEMS陀螺仪的感测或检测质量块,所述感测或检测质量块耦接至驱动元件(主质量块)以接收正交科里奥利力分量,从而使副质量块在振荡副运动中移动。有时可以将副质量块称为感测质量块、感知质量块、检测质量块或科里奥利质量块。副质量块可以包括一个或更多个部件。术语“副元件”是指包括副质量块以及至少用于检测副质量块的运动的电极的整个副机械元件或感测机械元件。在电容式陀螺仪中,电极包括充当固定电极的一个或更多个定子,而副质量块为移动电极。
在一些实施方式中,主质量块和副质量块可以包括单个组合的质量块,所述单个组合的质量块能够在主运动和副运动中移动。
术语“主信号”是指由陀螺仪的主元件的电极检测到的、由主质量块的运动引起的电信号。主信号可以用可应用的电极例如电容地、压电地或压阻地获得。
术语“数字化主信号”是指通过对主信号进行数字化而生成的数字主回路中的数字信号。数字化主信号可以处于其初始相位或者其可以是相移的。
术语“经滤波的数字化主信号”具体指的是进行相移并且由主回路数字滤波器对其进行滤波之后的数字回路中的数字化主信号。
术语“副信号”是指由陀螺仪的副元件的电极检测到的、由副质量块的运动引起的电信号。副信号可以用可应用的电极例如电容地、压电地或压阻地获得。
术语“数字化副信号”是指通过对副信号进行数字化而生成的副回路中的数字信号。数字化副信号可以处于其初始相位或者其可以是相移的。
术语“主回路”、“驱动回路”和“主驱动回路”是指被配置成用于对从主质量块的运动的电检测获得的主信号进行处理和/或将主质量块驱动到振荡主运动中的电路。术语“副回路”和“副感知回路”是指被配置成用于处理副信号的电路。
术语“正交运动”是指由主质量块的主运动位移与陀螺仪的副质量块的副运动的直接耦合引起的副质量块的运动。“正交误差”是指从副质量块获得的检测信号中的、由正交运动引起的不需要的(一个或多个)信号分量。
可以将主元件和副元件的机械谐振频率设计为大致相同,使得公共术语谐振频率fRES可以用于指代两个质量块共用的单个频率。
图1示出了MEMS陀螺仪的高级示意图。机电MEMS谐振器(50)可以由以下两个主要的运动来表征:主运动和副运动。MEMS谐振器(50)可以包括能够进行主运动和副运动的单个MEMS元件中的单个移动MEMS质量块,或者MEMS谐振器(50)可以包括两个或更多个MEMS元件和移动质量块。为了简单起见,图1示出了具有两个MEMS元件——主元件(51)和副元件(52)——的谐振器,副元件(52)也可以称为检测元件或感测元件。主元件(51)的至少一个主质量块使用闭合的主驱动回路被驱动成稳定的主振荡,闭合的主驱动回路包括模拟前端电路(61)、数字主回路电路(100)和模拟主后端电路(71)。(一个或多个)主质量块的运动与副元件(52)的至少一个副质量块耦合。由角速度引起的影响(一个或多个)副质量块的科里奥利力FCor使得发生副元件的至少一个副质量块的副检测运动。副元件的(一个或多个)副质量块的运动由检测电路检测,检测电路包括模拟副模拟前端电路(62)、数字副回路电路(200)以及可选地副模拟后端电路(72)。检测电路产生指示由传感器装置关于限定的检测轴检测的角速度的量的电信号(角速度输出)。检测电路可以包括力反馈回路,在这种情况下,副模拟后端电路(72)用于从数字副回路电路(200)馈送力反馈(FF)信号。
在根据本发明的实施方式的MEMS陀螺仪中,主元件和副元件优选地使用被称为转子偏置的公共DC偏压被偏置。DC偏置指示:MEMS陀螺仪的主元件和副元件中的转子和定子对的全部信号电容上都存在稳定的DC偏压。例如,可以施加5伏与20伏之间的DC偏压。使主元件和副元件偏置的一种示例性方法是将同一偏压与具有所述同一偏压的全部转子(主质量块和副质量块)相联系,这使转子具有高于或低于全部相应的定子的DC电压电平的DC电压。然而,对于DC偏置,存在几种替选方案,主元件和副元件的DC偏置甚至可以使用不同的偏压。
高DC偏压提供强的静电力以驱动主元件对于驱动(激励)功能是有益的。
对于检测(感测)功能,每当并且仅由于电容变化,转子电极与定子电极之间的变化的电容上的DC偏压就使得在转子电极与定子电极中生成信号电流。如果电容保持不变,则不生成信号电流。这种变化的电流可以用模拟前端(AFE)电路来检测。振动的MEMS陀螺仪在谐振频率fRES处操作,使得甚至当MEMS陀螺仪经受恒定的旋转速率时,其仍然通过电极提供变化的电流。主元件和副元件两者的运动检测可以用DC偏置来实现。特别是对于电容元件,由于高DC偏置值,强的检测信号被接收到。
与高AC偏置相比,相对高的DC偏压对生成和管理更为实用。高DC偏压不仅增加影响主元件和副元件的静电力,而且增加所接收到的信号电流。DC偏压的使用比AC偏置有益,因为DC偏置需要比同样高的AC偏压低得多的电流。如果向具有高电流电平的主元件馈送高AC偏置,则需要向所有静态电容负载持续地馈送AC偏置电流。可以通过选择DC偏置来避免对电容性负载的持续馈送。
图2示出了用于MEMS陀螺仪数字主回路电路(100)的示例性数字电路。在数字主回路电路(100)中,使用直接数字合成器DDS(103)布置全数字锁相回路。从如上面公开的现有技术已知在主回路中使用DDS(103)。
从主模拟前端电路接收到的主信号由模数转换器(101)数字化。数字化的主输入信号被馈送到数字相位检测器PD电路(102)中,该数字相位检测器PD电路(102)将输入的数字化的主输入信号的相位与从也称为数控振荡器(NCO)的直接数字合成器电路DDS(103)接收到的信号的相位进行比较。相位检测器PD(102)通过回路滤波器(112)向直接数字合成器电路DDS(103)提供控制信号。回路滤波器(112)限定由相位检测器PD(102)、回路滤波器(112)和直接数字合成器DDS(103)形成的数字锁相回路(PLL)的动态性。如本领域技术人员已知的,回路滤波器(112)允许设计自然频率,即PLL的带宽与阻尼比。窄带宽降低PLL中的噪声,但是增加PLL建立时间,反之亦然。回路滤波器(112)进一步减少失真和/或噪声,这将容易引起相位和幅度检测中的误差。
DDS电路(103)的振荡的频率和相位应当被设置成以下值,所述值使最初由DDS电路(103)在数字域中产生的模拟后端中的振荡主输出信号与和主质量块的振荡运动对应的主信号的相位之间的相位差基本上等于90度。由数字信号处理引起的延迟,特别是由第一模数转换器ADC(101)和第一数模转换器DAC(110)引起的延迟在不同的电路实现之间变化,并且在计算相位检测器PD(102)的输入端处接收到的数字化的主输入信号与DDS电路(103)的输出端处提供的所需的数字振荡信号之间的实际相位差时考虑这些延迟。例如,可以以串行或并行形式将数据流提供给第一数模转换器DAC(110),这导致不同的延迟量。相位检测器电路PD(102)还检测从模数转换器ADC(101)接收到的数字化主信号的幅度值,该幅度值表示从模拟前端(AFE)的主部件接收到的模拟主输入信号的幅度。
第一数字振荡信号的幅度可以使得:可以通过适当地乘以第一数字振荡信号来生成想要的主输出信号的幅度。在这种情况下,可以使用数字乘法元件(105),该数字乘法元件(105)乘以接收到的第一数字振荡信号的幅度,以通过用第一数模转换器DAC(110)对做乘法后的信号进行转换来产生想要的主输出信号的模拟振荡信号幅度。自动增益控制电路AGC(104)控制乘法。如本领域技术人员已知的,在将该主输出信号作为主驱动信号馈送到电极用于驱动主质量块之前,模拟后端(ABE)电路可以进一步处理该主输出信号。主输出信号使得模拟后端(ABE)电路使力将主质量块驱动到振荡主运动中。
直接数字合成器DDS(103)产生与数字化的输入信号适当同步的至少一个数字振荡信号所述至少一个数字振荡信号是基于主输入信号来生成的。因此,主输入信号间接用于生成具有设定频率和设定相对相位的数字主回路电路和数字副回路电路的全部需要的数字振荡信号
在图2中,示出了DDS电路(103),其提供了总共四个不同的数字振荡信号这些数字振荡信号中的每一个数字振荡信号具有相同的频率fDDS,其近似等于主质量块的机械谐振器的谐振频率fRES,并且因此也近似等于主输入信号的频率。考虑到相关信号链中的任意延迟,将这四个数字振荡信号相对主输入信号的相对相位设置为适合每个特定数字振荡信号的预期用途。该相对相位设置可以以数种不同的方式实现。第一数字振荡信号相对于主信号的相位优选地具有稳定的第一相位差使得第一数字振荡信号具有 的形式。应该考虑到主质量块与DDS(103)之间的模拟信号和数字信号链中的全部延迟来设置该第一相位差使得在模拟后端(ABE)中基于由数字主回路(100)提供的主输出信号生成的驱动信号与从主元件检测到的主信号类似于使用LPF进行相移的解决方案具有90度的相位差。其他三个数字振荡信号的相位被数字校准,并且具有或的形式。
可替选地,DDS(103)可以被配置成用于仅提供与参考信号(数字化主信号)同步的单个数字输出振荡信号。输出振荡信号fDDS的频率可以等于主信号的频率fDDS=fRES。可以使用附加的数字电路(未示出)基于由直接数字合成器DDS(103)提供的单个数字振荡信号来生成对于数字主回路和数字副回路所需的数字振荡信号这样的附加电路可以包括多个全通滤波器,每个全通滤波器生成对输出振荡信号fDDS的想要的相位延迟中的一个。如果输出振荡信号的频率比主信号的频率更高(fDDS>fRES),则倍频会使所提供的数字振荡信号具有比DDS(103)的输出信号的频率更低的频率。附加电路还可以被配置成调整所提供的振荡信号的相位,使得所生成的数字振荡信号最终具有相对于主信号的相等的频率和预期的相位差。
如熟悉本领域的人所知,DDS实现使得能够生成非常低噪声的信号。例如,期望生成用于在副回路中使用的低噪声解调信号。然而,这种实现所需的电路的量相当大,并且电路的量越大,功率消耗也越大。此外,在其主回路中启动具有基于DDS的PLL的MEMS谐振器是相当复杂的,因为在成功可靠的启动前应使DDS的频率精确地调整成匹配谐振频率fRES,并且需要对基于DDS的PLL进行仔细校准。在具有基于DDS的PLL的电路中,例如为了确保装置的可靠启动,需要精确的频率匹配。
图3公开了数字控制电路的第一示例性实施方式。
数字控制器电路包括也可以称为数字主回路的数字主回路电路(100)和可以被称为数字副回路的数字副回路电路(200)。如结合图1所述,用检测电极对至少包括主质量块和副质量块的机械谐振器的运动进行检测。模拟检测信号由模拟前端(AFE)电路从主检测电极和副检测电极接收。这些模拟检测信号可以被称为主信号和副信号。主信号优选地由模拟前端电路的电路处理以生成主输入信号。副信号优选地由模拟前端电路的电路处理以生成副输入信号。基于电路被配置为处理主信号还是副信号,模拟前端(AFE)还可以被逻辑地划分成主模拟前端和副前端。
如果使用电容性检测,则模拟前端包括用于将电容性电极中的每一个中检测到的电荷转换成电压信号的电荷至电压转换器。模拟前端(AFE)可以包括用于滤波例如抗混叠滤波的电路。模拟前端(AFE)还可以包括用于放大模拟信号的电路,以及用于驱动模数转换器的电路,例如缓冲放大器电路和抗混叠滤波器。模拟前端的目的是为主(100)回路和副(200)回路提供适用于全数字主(100)回路和副(200)回路内的模数转换和后续数字信号处理的模拟主输入信号和副输入信号。
可以使用馈送给主质量块和副质量块的转子电极的高DC检测偏置电压进行主质量块和/或副质量块的模拟连续时间检测,使得对于主信号和副信号生成高水平的信号电流。在连续时间检测的情况下,主输入信号和副输入信号包括连续的时间信号。
对于转子电极使用高DC偏置电压使得能够在数字部件中使用低时钟频率。由于在应用DC检测时不需要AC检测信号所需的解调的事实,因此可以降低数字时钟频率。对于检测电极和驱使电极使用DC偏置电压还能够实现谐振频率的低复杂度静电控制。当副谐振和主谐振可以调谐成匹配时,使用DC检测和驱使的频率调谐功能部分地有助于降低功耗、降低成本并提高性能。
数字主回路电路(100)生成用于模拟后端(ABE)电路的主输出信号。模拟后端(ABE)电路可以包括模拟缓冲器和诸如一个或更多个滤波器的、用于减少来自主回路的第一数模转换器DAC(110)的量化噪声的电路。模拟后端(ABE)电路被配置成将主质量块驱动到预期的主运动中。例如,模拟后端可以包括连续的时间放大器。主元件、主模拟前端、数字主回路电路(100)和主模拟后端形成闭合驱动回路,其被配置成将主质量块驱动到稳定的振荡运动中。
数字副回路(200)生成指示用MEMS装置测量的角速度的检测结果输出信号。此外,数字副回路(200)可以生成正交补偿信号(QC),其可以用于静电补偿正交误差。如本领域技术人员已知的,正交误差的静电补偿对于被配置成用于电容性感测和驱动的传感器元件是常见的。如果使用正交补偿,则在副回路中生成正交补偿信号(QC),以在模拟后端(ABE)中用于补偿副质量块的运动中的正交误差。
在图4、图5和图6的实施方式中,在数字副回路(200)中生成力反馈(FF)信号,以用于在模拟后端(ABE)中用于使阻尼力抵抗副元件的运动,特别是在谐振频率fRES附近或谐振频率fRES处的频率上。力反馈回路操作的基本功能原理是闭合回路的基本功能原理,该闭合回路被配置成改变数字副回路(200)的响应函数,使得数字副回路(200)的幅度响应函数在谐振器的操作频率处或谐振器的操作频率附近更平坦。在一些实施方式中,也可以通过力反馈(FF)来稳定副回路(200)的相位响应,使得与数字副回路(200)的非常陡峭的相位响应曲线相比,数字副回路(200)的相位响应的导数(变化率)在MEMS元件的谐振频率周围变化不太显著,在接近谐振频率fRES的频率上没有任何力反馈能力。下面将在力反馈标题下讨论力反馈回路的细节和示例。
主回路
在下面的描述中,结合图3、图4、图5和图6对主回路电路及其各种替选设计方案进行更详细地描述。
如上所述,主信号是由主质量块的运动引起的,并且通过模拟前端部(AFE)转变为模拟电信号。模拟前端部(AFE)提供主输入信号,其在数字主回路(100)的输入端处被接收。该主输入信号通过数字主回路(100)的第一模数转换器ADC(101)来数字化。在第一ADC(101)的输出端处接收到的信号可以被称为数字化主信号。
例如,在数字主回路(100)中数字滤波器(DF)(106)用于实现必要的相移,而DF(106)同时为任何不想要的高频噪声例如由模数转换器引起的量化噪声提供衰减。DF(106)可以是低通滤波器。数字主回路(100)中的DF(106)应为二阶或更高阶。在数字滤波器是低通滤波器的情况下,低通滤波器的阶是偶数数目。这是有益的,因为在高频例如在大于频率10*fRES下,由偶数阶低通滤波器引起的相移近似于180度的整数倍,并且因此驱动信号不能将功率输送到高频寄生微机械谐振。优选地,DF(106)包括无限脉冲响应滤波器,即IIR滤波器。使用IIR滤波器作为DF(106)的益处是,尽管FIR和IIR滤波器两者在谐振频率上提供了非常精确的相移,但是IIR滤波器在不在谐振频率以上引入过度延迟的情况下在谐振频率上提供了非常精确的相移。FIR通常引入更多的延迟和线性相位响应,而通过使用IIR可以获得在谐振频率以上的频率上期望的、近似恒定的相移。此外,IIR滤波器可以实现为具有比FIR的数字端口少的数字端口。因此,选择IIR滤波器作为DF(106)减少了电路所需的面积。
使用IIR滤波器作为DF(106)的益处在于,即使谐振频率变化,IIR滤波器也能在谐振频率上提供非常精确的相移。因此,IIR滤波器能够精确地滤除实际装置中的其中谐振频率例如由于温度而引起微小变化的谐振频率范围。通常,这种频率变化只是预期谐振频率的百分之几。尽管鉴于驱动主谐振器所需的驱动力,这种小的变化不会引起主要问题,但是这可能引起在基于数字化主信号的副检测信号的解调方面的主要挑战。这是因为即使主谐振器的谐振频率的微小变化也可能引起数字化副信号与数字同相(I)和正交相位(Q)解调信号之间的显著的相位误差,这导致感测到的角速率的相位误差。DF还可以实现为峰值滤波器,从而使得能够增加MEMS元件谐振频率fRES处的信号的放大。当主谐振在滤波器被设计为生成90度相位延迟的频率点处不理想时,该增加的放大随着增加的相位误差的增加的风险完成。滤波器的Q值越大,其相位导数越大。峰值数字滤波器使得能够精确设置峰值滤波器在驱动主元件频率处的大的增益频率。优选地,大的增益频率等于谐振频率fRES。因此,在主回路中使用峰值滤波器有助于良好地隔离寄生的、不想要的振荡模式。
在DF(106)的输出端处接收到的信号的相对相位用标记。数字主回路(100)中的相位延迟的必要性由于以下事实而增加:为了将主质量块设置成谐振频率fRES处的稳定振荡,通过由模拟后电路端(ABE)生成的驱动信号引起的朝向主质量块的驱动力相对于主质量块的振荡运动应具有大致90度的相移。术语数字化主信号可以是指初始的数字化主信号或经相移的数字化主信号。术语经滤波的数字化主信号具体是指经相移并且由DF(106)滤波后的DF(106)的输出信号。因为可以在谐振频率上实现非常精确的相移:在二阶数字低通滤波器的固有频率上实现90度的相位延迟,所以使用DF(106)用于相移有益地使得能够省略用于时钟生成的PLL电路。使用同一数字低通滤波器除了低通滤波之外进行相移是有益的,因为减少了数字主回路所需的电路的硅面积。在使用数字低通滤波器的情况下,可以精确地进行-90度相移(90度相位延迟),使得经相移的数字化主信号可以用于生成例如数字副回路(200)中所需的解调信号。如熟悉本领域的人已知,在谐振频率fRES处的驱动回路目标相移可以是90+180*n-180*pol度中的任意度,其中n是整数。此外,主驱动信号极性可以是受控的以能够在谐振频率处在驱动回路中进行振荡。在式中,当极性反转时pol=1,当极性不反转时为0。如果驱动回路极性错误,则振荡将不会启动或将被抑制。极性反转可以在DF(106)输出端处的主AFE(61)内完成,或者可以容纳在乘法器电路105中。考虑极性控制对POC(203)输入信号和CD(202)输入信号的影响也是重要的,以便也确保这些信号路径中的正确极性。POC(203)和CD(202)的功能在本文中稍后描述。
DF 106优选地使用利用主信号生成的时钟。对主信号进行滤波降低时钟信号中的噪声。由主信号生成时钟的益处是时钟将跟随主谐振频率fRES中的变化。因此,90度相移频率也跟随主谐振频率中的变化,这降低了对DF 106的系数进行调整的需要。时钟可以由经滤波的数字化主信号直接生成,或者可以由PLL接收经滤波的数字化主信号作为输入来提供稳定的系统时钟。
同一DF(106)也可以被配置成限制来自ADC(101)的量化噪声。量化噪声可能源于使用Σ-Δ过采样ADC来将模拟主信号数字化。在这种情况下,可以利用单个DF(106)实现两种要求,即在将数字主信号用于量化噪声可能产生不利影响的任何另外的信号处理之前,将谐振频率分量fRES相移90度并且限制数字主回路中的量化噪声。
甚至另外地,主回路中的同一DF(106)可以对由于温度引起的谐振频率的变化以及在PLL用于生成主系统时钟的情况下的主系统时钟的变化两者提供补偿。可以通过调整DF(106)的滤波系数来实现这种频率补偿。
自动增益控制电路AGC(104)检测与主输入信号的幅度对应的数字化主信号的总的交变幅度电平,并且基于检测到的幅度连续地控制主输出信号的信号电平。该关系中的术语总的幅度指示幅度电平(其可以与电流或电压幅度对应)不指数字化主信号的任何特定幅度分量。AGC(104)可以为数字乘法器元件(105)提供控制信号,该控制信号乘以从DF(106)接收到的具有设定相位的数字AC信号以形成数字主AC信号。然后,数字主AC信号在第一数模转换器DAC(110)中被转换为模拟主输出信号,并且馈送到模拟后端(ABE)用于进一步处理该信号并将经处理的信号馈送作为关于主质量块的主驱动信号。在电容式陀螺仪中,特别是在其中初始目标被设置为精确模式匹配但是其中没有主动控制模式匹配的近模式匹配的情况下,该实现可能是可行的。模式匹配是指主质量块和副质量块的谐振频率是相同的。当通过AGC(104)控制主幅度时,驱动的AC分量被最小化,这在近模式匹配陀螺仪中是可行的。这是因为下面的事实:与电容性科里奥利相位副信号相比,交叉耦合相位可能是未知的。当使用压电激励用于主质量块时,换句话说,当主输出信号用于驱动压电致动器时,使用乘法器电路(105)也可以是特别有用的。
图3示出了用于获得去往AGC(104)的输入信号的两个选择。在用实线示出的第一选择中,在用DF(106)对数字化的输入信号执行相移之后,获得该输入信号。该选择使得能够降低由AGC(104)接收到的信号中的噪声,同时LPF滤除数字化的输入信号中的任何高频噪声。
图3还示出了替选解决方案,其中用于AGC(104)的输入信号是在用DF(106)相移之前的数字化主信号。该替选方案用虚线示出。这种替选方案,避免了由DF(106)灵敏度的可能变化引起的对增益控制的任何影响。在另一替选方案(未示出)中,数字化主信号可以被调整(square),并且保存(filing)后得到的DC分量可以用作AGC(104)中的幅度信息。这种替选方案的益处在于它减少了由增益控制引起的噪声。
在不利用相干检测的情况下在AGC(104)中实现幅度检测是有益的,因为在这种方式下驱动回路的鲁棒启动不需要PLL。
如果没有PLL用于驱动回路操作,则可能影响AGC(104)输入信号的两个选择之间的选择。这是因为在没有PLL的情况下同步检测可能不可用的事实,因此AGC输入端处的带外信号可能会影响AGC操作。因此,从DF(106)的输出端获取AGC输入可能更可行,这也可能限制信号频带。另一方面,由于异步操作,DF(106)也可能在理想的目标相移频率之外但仍然在驱动力足够的频率范围内工作。如果这导致在LPF输出端处的主目标幅度中的过度不精确,则在LPF之前取得AGC输入可能是更可行的替选方案。
因为高DC偏置使得能够在主驱动信号中使用低电压,当DC转子偏压高时,例如在5V至25V的范围内,在数字主回路(100)中使用数字乘法器元件(105)是有益的。在这种情况下,AC驱动信号的幅度可以例如为0.6V,并且在任何情况下都在标称1.8V电源轨内,使得高DC转子偏置可高达最高AC驱动信号幅度的20倍。省略如果没有使用高DC偏置则驱动DC控制通常需要的高压驱动会减少主回路电路所需的硅面积。在这种布置中,主驱动回路感应偏移(即主感应偏移)和副信号中的噪声相对直接地补偿。稍后将更详细地描述偏移补偿。
在另一替选实施方式中,AGC(104)提供DC信号,在放置在电路中的数字求和元件而不是乘法器(105)中该DC信号与具有相位的AC信号组合以形成数字主AC信号。尽管可能需要高压驱动,但是当驱动感测与副感测之间的恒定交叉耦合路径是主导速率偏移源时,该选择可能是可行的。DC控制使得偏移量随着AC部分保持恒定而稳定。
因为驱动信号由检测到的主信号直接生成,并且当主质量块的运动具有小幅度时该信号在启动期间初始为弱,在系统启动期间在数字主回路中使用DF(106)的图3的实现可能需要高增益。为了使得DF(106)具有更高的增益以满足所需的启动放大需求,在该第一实施方式中引入幅度限制电路AL(107),用于在启动期间以及自然地也在设备的正常操作期间当实现足够的幅度时限制数字化主信号的幅度,使得数字化主信号的幅度保持在电路的线性范围上。这样的幅度限制电路AL(107)可以包括例如对数缩放器或用于数据位的简单右移位元件,其当在DF(106)的输出端处达到预定的信号阈值电平时限制在DF(106)输出端处提供的数字化主信号的幅度。此外,幅度限制电路AL(107)可以被配置成当DF(106)输出端处的主输入信号电平低于预定信号阈值电平时,在启动期间增加数字主回路的增益。换句话说,幅度限制电路AL(107)控制数字主驱动AC信号的幅度。这种简单的幅度限制电路AL(107)提供了非常成本有效的方式来实现快速可靠的启动。幅度限制电路AL(107)中的相移是不明显的,因此对信号的相位仅有较小的影响,因此在AL(107)的输出端处的信号的相位由DF(106)的相位响应定义。稍后将描述启动布置的另外可能的布置。
在图3的实施方式中,DF(106)的带外增益可以被设计为仅略高于或甚至低于主质量块的谐振频率fRES处的增益。
在图3的实施方式中,通过源于电路上的开关的噪声引起的小的激励可以简单地引起主元件的启动。这种没有特定启动激励的启动过程相对较慢,并且需要第一模数转换器ADC(101)的相对高的分辨能力,使得由噪声引起的最小运动在ADC(101)的量化电平之间不消失。
在图4所示的实施方式中,数字化主信号通过多路复用器电路MUX(109)馈送到DF(106)。在本实施方式中,数字滤波器优选为低通滤波器。多路复用器电路(109)的目的是使得能够为了启动的目的向数字主回路(100)提供启动脉冲。通过在启动时控制MUX(109)来实现启动,使得数字脉冲形式信号通过MUX(109)的输入端馈送到数字主回路(100),这使得数字主回路(100)和模拟后端电路BE朝向主质量块(未示出)生成初始驱动力,使其开始以振荡运动运动。数字脉冲形式信号可以包括单个脉冲样本,换句话说,朝向DF(106)的输入端馈送具有非零值的数字值或其他合适的波形,例如定义的电压阶跃或脉冲响应的数字呈现。这使得LPF根据其脉冲响应输出信号。该输出信号还包括等于DF(106)的固有频率ω0的频率分量以及在DF(106)的固有频率ω0附近的频率分量。当该固有频率ω0与MEMS元件的谐振频率相匹配时,该启动脉冲信号使得启动MEMS谐振器在谐振频率fRES处振荡。在正常操作期间,通过多路复用器电路MUX(109)简单地馈送数字化主信号,其对信号相位或幅度没有影响。馈送作为数字脉冲形式的启动脉冲和利用DF(106)在生成用于启动的初始谐振频率信号中的脉冲响应特性允许非常紧凑的电路,但是能够实现有效的启动。还通常已知的是,可以通过用例如求和元件替换MUX来实现类似的功能,其中在正常操作期间将与数字主回路相加的信号设置为零。
在数字电路中,如上所公开的启动脉冲是简单且直接实现的。这种启动脉冲可能只是小静电步骤,其使得主回路在预定的谐振频率fRES下开始放大由静电步骤生成的信号。将脉冲直接馈送到主输出信号,否则可能会由于无限带宽而引起激发不想要的谐振器振荡模式的风险。因此,如图4所示的,在DF(106)之前将启动脉冲馈送到数字主回路(100)中是可行的。在高Q值的情况下,其优选地大于1,并且例如在1至4的范围内,为了启动目的,DF(106)的90度相位延迟和振荡频率彼此足够接近。
在图5所示的另一实施方式中,多路复用器电路MUX(109)被放置在数字主回路(100)中的仅在数字求和元件(105)之后和第一DAC(110)之前。与之前的启动多路复用器实施方式类似,多路复用器电路(109)的目的是使得能够为了启动的目的向驱动回路提供启动脉冲。在本第二实施方式中,启动脉冲首先被馈送到主模拟后端和主质量块,引起主质量块开始运动,这些运动在主输入信号中反映。如果DF(106)的Q值为例如小于1(belowunity),则该替选方案可能变得可行,在这种情况下,在图4的情况下,它会衰减脉冲在谐振频率下的功率。
虽然本文已经公开了两个具体示例,但数字主回路(100)中的其他可能的位置可以适用于用于在装置的启动状态期间能够在数字主回路中馈送启动脉冲的多路复用器电路MUX(109)。
数字化主信号也被馈送到副回路(200),其利用该信号来使得能够补偿副信号中的主感应偏移。在一些实施方式中,例如图3的实施方式,仅在利用DF(106)进行相移之后才将数字化主信号提供至副回路。换句话说,从信号幅度与驱动AC信号分量对应的主回路点提供数字化主信号,这即使在AGC控制之后也允许用于偏移补偿的该信号与交叉耦合的主驱动AC信号匹配。在另一实施方式中,例如图4的示例性实施方式,直接从第一模数转换器ADC(101)的输出端——换句话说在对数字化主信号进行相移之前——朝向数字副回路提供数字化主信号。在利用DF(106)对数字化主信号进行相移之前或之后,为了补偿副信号中的任何主感应偏移的目的从数字主回路(100)向数字副回路(200)提供的该数字化主信号被称为主偏移补偿信号。然而,重要的是区分由于交叉耦合驱动AC信号的偏移(必须在DF(106)之后取得信号)与由于不直接取决于驱动AC信号的其他源的偏移,例如副AFE内的时钟信号的交叉耦合或直接激励(优选地在DF(106)之前取得信号)。在数字副回路的IIR(206)之前的全部室温偏移的补偿确保不发生动态范围限制。通过主回路的全数字设计有利地实现了这种布置,其中耦合灵敏度和相位的调谐和校准可以以非常小的步骤进行,这在模拟设计中是不可行的。
如图3、图4和图5的实施方式所示,尽管在没有数字PLL的情况下对于数字部件使用高品质的时钟使得实现数字控制器电路拓扑,但高品质时钟源可能并不总是可用,因为这样的高品质的时钟通常只能从外部组件中使用。芯片上弛豫型振荡器或环形振荡器通常比外部晶体振荡器漂移显著更多。具体地,元件谐振频率fRES和/或数字滤波器响应之间的甚至轻微的频率漂移可能导致整个MEMS装置的差的性能。例如,可以在数字主回路(100)和/或数字副回路(200)中生成折叠色调(folding tone),甚至可以通过运动MEMS质量块中的一个或更多个质量块的不想要的谐振模式来增强折叠色调。如果数字主回路(100)中使用的时钟与MEMS振荡不同步,则这种折叠问题可能会影响带内噪声、偏移和带外噪声中的任意一个,以及由于环境温度变化和电路老化还改变电路性能。在实践中,可能难以认识到在装置中发生这种问题,因为问题的出现可能需要特殊条件,例如特定温度点。
当将诸如弛豫振荡器的具有调谐能力的系统时钟源与噪声整形DAC组合在一起需要时,可以改善和容易地实现适当的同步,其在数字与模拟级之间提供紧凑的接口。因此,可以实现同步操作,而没有具有高系统时钟频率要求的复数数字PLL的负担。例如,根据实施方式,在电路中可以使用5位二阶或三阶Δ-Σ-DAC作为噪声整形DAC。主回路DF(106)可以包括积分器,其消除由DAC的非线性引起的误差以及主信号与系统时钟之间的任何相位误差。在图3、图4、图5和图6所示的数字主回路(100)中,DF(106)的频率响应可以被设计成使得当系统启动时,只要初始频率误差不超过10%,则启动成功。当在DF之前取得去往AGC(104)的输入时,由于DF相移不是理想地-90度并且当利用LPF的高品质因数时增益可能降低的事实,所以10%误差仅引起驱动力的降低。局限可能是例如,初始数字时钟中的10%不匹配引起驱动信号中的相位误差为10度(10°),这相当于驱动力减小1.5%。这对启动具有最小的影响,并且图6的闭合驱动回路和PLL(300)都可以彼此独立地启动。
为了为控制器的数字电路提供高品质的时钟源,可以使用如图6的实施方式中所公开的PLL(300)。该PLL(300)仅用于生成高品质DSP主时钟信号(CLK_DSP),但它不是闭合驱动回路电路或数字主回路(100)的一部分。有利地,主回路DF(106)为PLL(300)提供经滤波的振荡输入信号。
图7更详细地示出了用于为数字信号处理电路提供同步的高品质DSP主时钟信号CLK_DSP的示例性PLL电路(300)。PLL(300)从DF(106)输出端接收经滤波的时钟信号(经滤波的数字化主信号),由于通过DF(106)执行的滤波所以其是无失真的。PLL(300)中的相位频率检测器PFD(701)将从与时钟分频(dividing)电路DIV(705)分开的模拟VCO(710)接收到的时钟信号与来自数字主回路(100)的参考信号进行比较,并生成相对于两个输入之间的相位和频率差变化的DC信号。在回路滤波器LF(702)中滤波之后利用该DC分量来控制VCO(710)。当数字主回路中的LPF被设计为在谐振频率处具有90度的相位延迟,但是系统以最大10度的初始误差启动时,PLL锁定到参考频率后,将去除误差。锁定后,当PLL为数字主回路和数字副回路两者中的数字控制电路提供精确的DSP主时钟信号CLK_DSP时,副同步检测和偏移消除功能将精确地运行。DSP主时钟频率可以是受控的,使得即使谐振频率发生变化,也可以与谐振频率匹配。主回路启动可以通过确保即使当数字控制器电路用非同步时钟以以下方式计时时也发生启动来独立于DSP主时钟的同步:启动期间的频率稳定对数字化主信号电平和启动时间的影响可以忽略不计。
解调信号和校准的相移系数
副回路(200)需要同相解调信号和正交相位解调信号用于相干检测。在图3、图4、图5和图6中公开的实施方式中,全通滤波器APF1(151)和APF2(152)被放置在数字主回路(100)和数字副回路(200)之间用于相移。通过这些全通滤波器APF1(151)和APF2(152)由经滤波的数字化主信号生成用于数字副回路(200)的解调信号。如熟悉本领域的人员已知,使用全通滤波器仅仅是用于滤波器实现的替选方案,例如低通、高通或带通滤波器是可行的选择,特别是当需要偏移减小或高频率噪声滤波时。可替选地,可以用延迟线或本领域已知的任何其他可行替选来实现相移。与之间精确的90度相移也可以用在谐振频率上实现90度相移的逻辑电路实现。然而,滤波器选择是有益的,因为它允许在数字控制电路中使用低时钟频率,因此进一步有助于数字电路中的低功耗,这是整个设计的目标之一。使用经校准的相移系数CPC对由全通滤波器引起的相移进行校准,每个全通滤波器具有其自己的校准系数,引起相应的全通滤波器对相应信号引起预期的相移。同相解调信号I与正交相位解调信号Q之间的相移基本上为90度。经校准的相移系数CPC可以从诸如CPU的处理器或从寄存器(未示出)接收。经校准的相移系数CPC优选地在制造过程中在MEMS装置的初始校准期间获得并且被存储在寄存器或一个或更多个存储器中,供在MEMS装置运行时的后续使用。不同的经校准的相移系数可以在一定温度范围内被校准,以包括诸如谐振频率fRES的变化、元件与ASIC之间的寄生电阻的变化以及副回路特性的变化的影响。
在图3、图4、图5和图6所示的实施方式中,对全通滤波器APF1(151)和APF2(152)的相移被逻辑地放置在数字主回路(100)与数字副回路(200)之间。应当理解,在实际的电路实现中,这些滤波器可以在MEMS控制电路中的任意合适的位置处实现。
副回路
副信号是由副质量块的运动引起的,并且通过模拟前端电路(AFE)转换为模拟电信号。模拟前端电路提供模拟副输入信号,其在数字副回路电路(200)的输入端处被接收。该副输入信号通过可以被称为第二ADC(201)的数字副回路电路(200)的模数转换器ADC(201)来数字化。
公开了数字副回路(200)的两个基本设计替选方案。
第一实施方式在图3中示出。该第一实施方式是没有力反馈能力的电路。数字化副信号可以利用第一低通滤波器(216)进行滤波。由于没有为了反馈目的而调整数字化副信号的相位的特别需要,而是仅衰减不想要的高频,例如高于谐振频率fRES的谐波频率,因此该第一低通滤波器(216)可以使用任意数字低通滤波器拓扑。优选地,第一低通滤波器(216)包括无限脉冲响应(IIR)滤波器。
在数字副回路电路(200)的第二实施方式和第三实施方式中,包括力反馈功能。这些实施方式分别在图4和图5中公开。图6中的数字副回路的实施方式基本上与图5的实施方式对应。根据第二实施方式和第三实施方式,在由相干检测器电路CD(202)处理数字化和经滤波的信号之前,优选地使用第一无限脉冲响应滤波器IIR(206)对数字化副信号滤波。在数字副回路中使用IIR(206)的好处是可以通过单个滤波器电路来实现多个目的。对于力反馈需要IIR(206),这要求副信号的90度相位延迟。因此,节省了面积和功率。第一无限脉冲响应滤波器IIR(206)在谐振器的谐振频率fRES处对数字化副信号生成-90度相移。使用第一IIR(206)的另外的好处是数字化副信号的DC信号电平被保持,并且当第一IIR(206)基本上是数字低通滤波器时,谐振频率fRES之上的谐波频率和噪声被衰减。第一IIR(206)优选地是二阶或更高阶的低通滤波器。滤波器也可以被配置为峰值滤波器。虽然也可以在没有90度相位延迟的情况下实现副信号的检测,但是在主频率处具有90度相位延迟的数字化副信号对于在副回路中实现力反馈功能是有用的。数字副回路(200)中的力反馈布置形成具有副元件和副前端和副后端电路的闭环拓扑。稍后将更详细地描述力反馈及其效果。第一IIR(206)还可以被附加地配置成滤除由第二ADC(201)引起的任何量化噪声。
数字副回路(200)通过相移电路接收来自数字主回路的数字同相解调信号和数字正交相位解调信号 解调信号由经滤波的数字化主信号生成。I和Q解调信号的相位由相移电路调整,所述相移电路优选地包括两个相移全通滤波器APF1(151)和APF2(152),然后使用它们来仔细地相位对准(phase aligned)下转换数字化和优选经滤波和相移的副信号,以将这些信号的相位调整到由MEMS装置电路的任何部分引起的相位延迟,包括例如数字副回路模数转换器ADC(201)和其他信号处理的延迟,以及可能例如由于寄生电阻而出现的、由主和副机械元件引起的延迟。可以注意到,至少由第二模数转换器ADC(201)引起的延迟例如取决于第二ADC(201)使用的采样频率,因此I和Q解调信号的相位可能需要相应地进行调整,以根据电路中的已知瞬时延迟将其相位与数字化且经相移的副输入信号的相位相匹配。如前所述,I和Q解调信号的相位调整由校准的相移系数CPC控制。
根据图4的实施方式的数字副回路(200)还从数字主回路(100)接收数字化主信号作为主偏移补偿信号。在图5和图6所示的实施方式中,数字副回路从数字主回路的乘法器元件(105)的输出端接收数字主驱动AC信号的形式的主偏移补偿信号,并且在图3的第二实施方式中,主偏移补偿信号从幅度限制电路AL(107)的输出端被接收。独立于从数字主回路(100)获得数字化主信号的确切点,我们可以将为数字副回路提供的用于为副信号执行主感应偏移补偿的该信号称为主偏移补偿信号。
在将数字化副信号朝向相干检测器馈送之前,处理该主偏移补偿信号以能够补偿任何主驱动引起的副偏移,即,在主驱动信号和副信号之间相关的任何偏移,并且因此还有副信号中由数字主AC驱动信号中的噪声引起的噪声。偏移补偿可以通过在减法(求和)元件(213)中从数字化副信号中减去适当延迟和缩放的主偏移补偿信号来实现。主偏移补偿信号的延迟和缩放通过主偏移补偿电路POC(203)实现。主驱动引起的副偏移补偿的一个结果是可以减少副信号中的各种串扰相关的误差。此外,主驱动引起的副偏移补偿减少了指示检测到的角速度的检测到的同相幅度信号中的偏移误差。稍后将参照图15更详细地讨论用于处理主偏移补偿信号的电路和方法。
相干检测电路CD(202)在其输出端之一中提供副信号的经解调同相分量,该同相分量信号提供关于陀螺仪所经受的检测到的角速度的信息。该同相分量信号可以作为数字信号被提供在相应的数字副回路输出端(角速度输出端)中,用于进一步处理。此外,相干检测器电路CD(202)可以在其输出端中提供副信号的解调正交分量,其可以在适当的信号处理已经被施加在数字副回路(200)和副模拟后端电路(ABE)中之后用于正交补偿。
如果数字副回路电路(200)被配置成产生正交补偿信号,则可以用正交补偿控制器电路QCC(204)进一步处理从相干检测器电路CD(202)获得的副输入信号的正交分量。正交补偿控制器电路QCC(204)被配置成提取解调的副信号的正交相位分量中的正交分量。QCC(204)可以通过被配置成对解调的副信号的正交分量进行积分的积分器电路来实现。数模转换器DAC(205)最终将数字正交补偿分量信号转换成模拟正交补偿信号(QC),其可以被馈送到模拟后端电路(ABE)用于进一步朝向与副元件可操作地布置的电容性正交补偿电极馈送回正交补偿信号(QC)以去除或减少副质量块的正交运动。
在图5和图6所示的实施方式中,数字副回路(200)还包括交叉耦合补偿电路CCC(210)。交叉耦合补偿在数字副回路电路(200)内形成反馈回路。交叉耦合补偿CCC(210)使得能够控制副回路的动态响应,并补偿在副后端(ABE)和副前端(AFE)之间发生的交叉耦合。交叉耦合补偿的数字实现可以包括简单的缩放函数,其甚至可以改变反馈信号的极性。与模拟副回路中的类似反馈相比,这种交叉耦合补偿的数字实现是面积有效的,其将需要多个模拟电容器和精确电阻器。
力反馈
如图4、图5和图6所示,数字副回路(200)可以包括用于在数字副回路(200)中生成力反馈信号(FF)的数字力反馈电路。力反馈信号(FF)通过模拟后端电路朝向副元件馈送。该力反馈信号(FF)用于调整副回路的响应函数,使得副回路的幅度响应函数在谐振器的谐振频率处或其附近更平坦。因此,力反馈功能使副回路稳定。
力反馈信号(FF)的生成通过优选地用二阶或更高阶峰值无限脉冲响应滤波器电路IIR(206)对数字化副信号进行滤波而从数字化副信号开始。优选地,无限脉冲响应滤波器电路IIR(206)是二阶的。二阶滤波器需要较小的芯片面积,并且在数字化副信号中几乎不产生延迟。如果在信号处理器中实现,则这意味着与FIR滤波器相比较的每个时间步长对应较少数目的计算,从而提供计算节省和减少的延迟。此外,如前所述,IIR在谐振频率范围上提供精确的相移,并且在谐振频率之上仅产生小的延迟并且产生小电路面积,而FIR将在谐振频率处提供精确的相移,但是具有在上述频率上更大的延迟和更大的电路面积。计算一组滤波器系数,用于在所需电平上配置IIR滤波器电路(206)的Q值,并且适当调整IIR滤波器电路(206)的峰值频率。除了谐振频率fRES本身之外,环境温度可以是影响这些滤波器系数的参数。这是因为温度可能改变机械谐振器的谐振频率fRES。可以基于谐振频率fRES的变化来定义不同的系数。定义的滤波器系数可以存储在(一个或更多个)存储器或(一个或更多个)寄存器中,并从存储器或寄存器或从CPU提供给滤波器。在谐振频率fRES上,IIR滤波器电路(206)将信号的相位改变90度。相对于副质量块的副检测运动的相位的90度相位延迟是力反馈信号所必需的。输入的数字化副信号的直流(DC)电平在IIR滤波器电路(206)中保持不变,并且主频率以上的频率被抑制。在力反馈回路中使用IIR滤波器(206)的另一个好处是峰值IIR滤波器引起的相移在高于谐振频率的频率上接近180°,并且该相移在宽频率范围内不会显著变化。IIR滤波器(206)可以优选地包括脉冲不变二阶连续滤波器,其具有与MEMS谐振频率fRES的谐振频率等同的谐振频率和在1与12之间的Q值。例如,在Q值为1的情况下,峰值IIR滤波器的相移在超过6*fRES的频率上超过170度,并且相移在十多个(adecade of)频率的频率范围内保持在180°±10°内。在Q值为5的情况下,峰值IIR滤波器的相移已经在2*fRES的频率上超过170度,并且在高于2*fRES的十多个频率的频率范围内同样保持180°±10°。
上述相位响应的技术优点是具有基本上180度相移的信号不能在机械谐振器中引起任何不期望的振荡模式。
如果同一数字IIR滤波器用于主回路和副回路二者,则提供了用于芯片面积或计算节省的另一可能性。这可以通过将数字IIR滤波器的时钟速度加倍来实现。
IIR滤波器206优选地使用利用主信号生成的时钟。对主信号进行滤波降低时钟信号中的噪声。从主信号生成时钟的好处是时钟将跟随主谐振频率fRES的变化。因此,90度相移频率也跟随主谐振频率的变化,这降低了对数字IIR滤波器的系数的调整的需要。时钟可以直接从经滤波的数字化主信号生成,或者稳定的系统时钟可以由接收经滤波的数字化主信号作为输入的PLL提供。
可选地,力反馈回路可以包括副延迟补偿电路(207)。如果在数字副回路电路(200)中使用的采样频率高,并且相应的采样延迟作为fRES处的等效相位延迟低于1度以及/或者在副回路的AFE/ABE部分中没有引入延迟的滤波器,则副延迟补偿电路(207)可以省略。
第三数模转换器DAC(209)将数字信号转换成适于朝向副模拟后端电路(ABE)馈送的模拟力反馈信号(FF),并且用于使得在MEMS元件的副质量块上引起反馈力。
图8示出了峰值IIR滤波器电路(206)的数字(number)频率响应曲线。在图8中,已经以250Hz间隔示出了峰值IIR滤波器的响应曲线。在实际的器件中,为了精确地设置峰值IIR滤波器电路(206)的操作参数,可以用例如1Hz或优选10Hz间隔来计算滤波器系数,使得IIR滤波器电路(206)的峰值频率可以被配置成以高精度匹配谐振频率fRES。如熟悉本领域的人所知,机械谐振器的温度可能影响谐振频率。因此,峰值IIR滤波器电路(206)的操作参数可以取决于温度,并且温度可以用作滤波器系数的一个选择参数。
图9a示出了力反馈回路的主要元件的简化示意图,特别是那些具有频率相关传递函数的元件。这些元件包括模拟后端电路(ABE)中的模拟滤波器FILT(172)、副延迟补偿电路SDC(207)、副回路IIR(206)和副元件(52)。作为从副元件(谐振器)接收到的电信号的副输入信号优选地采用连续的时间,并且在数字化副信号被馈送到数字域中的第一IIR(206)用于相移之前被图3、图4、图5和图6所示的第二ADC(201)数字化(模拟至数字)。此外,在数字域中,副延迟补偿电路SDC(207)在信号被转换为第三DAC(209,数字至模拟)中的模拟力反馈信号(FF)之前调整力反馈信号的延迟。可以在副延迟补偿SDC(207)与将力反馈信号(FF)馈送至模拟后端电路的第三DAC(209,数字至模拟)之间的任何位置处出于测试目的、在力反馈回路中提供测试输入求和元件(211)。这个求和元件在图3至图6中未示出,这是因为在MEMS装置的正常操作期间该元件未被使用。图9a的示意图还表示被配置成提供用于测试力反馈回路的结果信号的测试输出的替选方案。测试输出Sout1与在使用峰值IIR滤波器(206)被相移之后朝向相干检测器电路CD(202)馈送的数字化副信号对应。测试输出Sout2表示副延迟电路SDC(207)的输出端处的信号。
图9b分别示出了图9a所示的元件的传递函数。与图9a相比,示出了另一个“元件”,即在图9b中添加了表示影响副质量块的机械力的求和元件(182)。表示副元件的机械谐振器TF_RES(521)和模拟后端滤波器TF_FILT(1721)的传递函数处于模拟域,而表示第二无限脉冲响应滤波器的传递函数TF_IIR(2061)和表示副延迟补偿电路的TF_COMP(2071)处于数字域。自然地,影响副元件的副质量块的力是模拟的,并且如求和函数182所示出现在模拟域中,而在示例性布置中,测试信号如信号求和函数(2111)所示也在数字域中被添加。在该示例中,谐振器的谐振频率fRES为105rad/s。
图10示出了仅具有代表副元件的机械谐振器(TF_RES)和具有输入信号Tin和输出信号Sout1和Sout2之一的IIR(TF_IIR)的回路的组合传递函数的伯德图。在图中绘出了对应于IIR低通滤波器的四个不同Q值(5、10、15和20)的曲线,不过在图中仅Q=5、Q=10和Q=20的Q值被识别出。在谐振频率处,Q值越高,相位导数越小,这通过谐振频率周围的平坦相位响应曲线示出。可以基于想要的设计参数来选择Q值。副IIR Q值可以优选在1至30的范围内。当预期副回路的快速建立时间时,副IIR的Q值优选在1至3的范围内。谐振频率处的小的相位导数是有益的,因为相移处于大约想要的水平的信号频带越宽,驱动与感测换句话说主运动与副运动之间的频率失配的容限越高。换句话说,主回路和副回路的精确频率匹配变得不那么重要。增加IIR滤波器的Q值可以使相位导数保持在同样低的水平处同时降低带外增益。还应该注意到,为了防止振荡,回路的DC增益总是小于1,同时DC反馈为正,并且机械谐振器(副元件52)和IIR(206)两者处的-90度相移确保fRES处的负反馈。
尽管作为优选的选择在图中绘制的Q值都高于1(above unity)的事实,但是在某些情况下,较低的Q值也是可行的。如果IIR的Q值降低至例如范围1至3,则相位导数在fRES处增加,但另一方面可以降低近谐振带外增益使得不存在峰值。这通过Q值为5已经可以观察到,其中该带外增益显著降低。因此,1至3的副回路IIR低Q范围可以为副回路需要非常快的建立时间的情况提供可行的替选方案,而可能增加的高频增益被良好地容忍并且没有寄生模式被激发。
图11a表示具有图10所示元件的单独传递函数的伯德图。表示副元件的机械谐振器RF_RES的幅度传递函数在谐振频率fRES处具有清晰的峰值,并且IIR滤波器TF_IIR的传递函数也被设置为在谐振频率fRES处达到峰值。用于实现力反馈的一个重要特征是,在该频率下,IIR滤波器TF_IIR的相位响应与机械谐振器的相位响应相当接近。后端中的模拟滤波器主要被配置成过滤出明显高于谐振频率fRES的高频,例如量化噪声,并且因此模拟滤波器TF_FILT的相位响应引起谐振频率处信号的相位仅稍微改变。副延迟补偿的传递函数TF_COMP可以被建模为被配置成去除DC信号的高通滤波器,而高通滤波器的相移与低通滤波器方向相反,副延迟补偿的传递函数TF_COMP可以配置成补偿由模拟滤波TF_FILT引起的轻微相移。
出于力反馈目的,总的回路传递函数应具有-180度相移,换句话说,在谐振频率fRES处的180度相位延迟。该相移通过谐振器TF_RES和IIR滤波器TF_IIR的峰值传递函数来实现。因此不需要或允许进一步的相位反转。主谐振频率和副谐振频率的频率匹配是必不可少的,这是因为本质上形成科里奥利加速度计的传感器回路具有在副谐振频率下提供工作区域的最高信号。
从具有IIR的不同Q值的图11b中可以看出,示出力反馈回路从Tin到Sout1或Sout2的组合闭环传递函数的伯德图。引入模拟滤波TF_FILT效应的影响可以在曲线中看到。当TF_FILT影响回路时,谐振频率fRES以上的频率处的增益增加。通过在回路中添加高通滤波器TF_COMP,谐振频率fRES以上的频率处的增益恢复到与没有TF_FILT的情况下相似的水平。谐振频率fRES以下的增益仅在仅使用TF_FILT和TF_IIR实现的原始“中间”峰值上略微起峰。与仅具有谐振器TF_RES和相移元件TF_IIR的传递函数的“理想”电路相比,具有传递函数元件TF_RES、TF_IIR、TF_COMP和TF_FILT的副回路的组合传递函数在谐振频率fRES处可以具有稍微更小的相移。组合的相位传递函数以及因此具有图11b的全部相移元件的电路的组合传递函数的阶跃响应提供了具有几乎与仅谐振器TF_RES和滤波器TF_IIR的组合相同水平的建立时间的力反馈回路。
增加IIR的质量因子(又称为质量值,Q值)允许利用带外频率处的较小增益。这使得副回路不太可能在不想要的寄生模式下趋向于振荡。数字设计使得能够实现具有高品质因数的可靠的滤波器,而具有类似相位响应的模拟滤波器的实现将是非常难以完成的。在模拟滤波器设计中,应该允许Q值的显著变化,这将再次成问题。
副回路的数字化也为副回路电路设计带来了更大的灵活性。可以通过以下方式实现更宽的低导数相位响应带:并行地布置不是一个而是两个二阶IIR滤波器并且另外类似地配置这两个IIR,但是在滤波器的固有频率中具有微小的差异(即,800Hz),将两个IIR的固有频率的平均值置于系统的谐振频率的中心。图12中示出了具有并行IIR(206a,206b)的这样的替选配置,其可以用于替代单个IIR(206)。第一IIR(206a)的固有频率可以被设置为例如fRES+Δf,并且第二IIR(206b)的固有频率可以被设置为fRES-Δf。如熟悉本领域的技术人员所知,低通滤波器的固有频率等于由滤波器引起的相移为-90度处的频率。具有并联IIR的布置允许甚至更低的带外闭环谐振增益,同时谐振频率附近的增益变化也降低。在两个并行滤波器的输出中需要求和元件(222)以用于组合输出信号。
为了进一步利用数字力反馈回路,可以减轻为第二模数转换器ADC(201)设置的要求。离散时间Σ-ΔADC是第二ADC(201)的可行替选方案,但是连续时间Σ-ΔADC甚至可能更好。这是因为连续时间Σ-ΔADC可以直接接合MEMS谐振器使得可以提高高压检测DC偏置,同时由于ADC内部反馈引起的微小的非线性由于谐振频率处的高回路增益而有效地降低。因此,在模数转换之前需要减少数目的增益增加电路。在具有足够高的电压检测DC偏置和连续时间Σ-ΔADC的情况下,即使在副模拟前端具有单位增益的解决方案也可以实现,换句话说,可以实现在模数转换之前没有附加的增益增加电路的解决方案。
由于数字副回路电路(200)的延迟要求容易变得严格以免对闭环动态产生显著影响,奈奎斯特型模数转换器(ADC)和数模转换器(DAC)容易导致整个数字控制器电路的电流消耗的主要部分。在功耗是关键因素的应用中,一个可行的替选解决方案是使用过采样数据转换器进行模数转换和数模转换二者。这种方法在图13中示出。
根据图13,从副元件(52)接收副信号,并且在副模拟前端电路(62)中执行模拟信号处理,以产生准备进行数字化副输入信号。当信号频率(谐振频率fRES)为20kHz时,采样频率为10MS/s(10*106个样品/秒)的单比特二阶Σ-Δ模数转换器ΣΔADC(201)提供了250的过采样率。可行的过采样率范围可以在100与300之间。在该示例性情况下,Σ-Δ模数转换器ΣΔADC(201)的量化噪声受限动态范围接近16比特,而延迟通常仅为两个采样。高过采样率,换句话说,高采样频率降低由ADC转换引起的延迟。通过使用例如Σ-ΔADC电路中的三阶调制器,以直接的方式获得量化方面的进一步改进。这使得能够通过将Σ-ΔADC配置成在信号频率处或者更准确地在谐振频率fRES处在其量化噪声传递函数中具有陷波而在信号频率处产生局部量化噪声最小值。在延迟被允许从使用二阶调制器的实施方式的延迟增加的情况下,该方法甚至允许较低的采样频率。
单比特数据流可以被直接馈送到第一无限脉冲响应滤波器IIR(206),而在第一IIR(206)的输入端或输出端处的数据速率没有任何变化。因此,不需要抽取信号,并且在整个力反馈回路中可以使用同一采样频率。峰值型第二无限脉冲响应滤波器IIR(206)将显著降低经滤波的副信号中的高频量化噪声内容,但不消除它。因此,重要的是在解调之前使用附加滤波或通过使用具有高线性度并具有与数字化副输入信号数据速率相同的数据速率的正弦解调载波(I)来在对相干检测器电路(CD,未示出)中的数字化(优选地IIR滤波后的)副信号的解调时考虑剩余量化噪声,以防止带外噪声分量的折叠。数字化并优选经IIR滤波(并且因此相位延迟)的副信号可用于生成力反馈信号(FF)。可以提供另外的副延迟和增益控制电路(207和208),用于在力反馈信号被转换成第三数模转换器(209)中的模拟力反馈信号(FF)之前调整力反馈信号的延迟和增益。可以在副模拟后端中配置另外的模拟低通滤波器(301),用于对力反馈信号(FF)进行滤波以减少例如力反馈信号(FF)中的高频噪声分量。
优选地,副力反馈回路中的第三DAC(209)是以与数字副回路(200)中的第二ADC(201)相同的频率工作的多电平Σ-Δ(ΣΔ)数模转换器(ΣΔDAC)。这种多电平DAC的使用减少了量化噪声。利用这种方法,不需要在ADC(201)与第三DAC(209)之间进行附加滤波,而相同的采样频率确保数字部分中不发生折叠。模拟部分中的交叉耦合可能潜在地成为问题,因此添加模拟低通滤波器(301)以使高于采样频率为奈奎斯特频率的功率衰减是重要的。可以在电路的模拟后端部分中的第三DAC(209)输出端处的量化电平数目、输出线性度和低通滤波器(301)的复杂度之间作出折衷。低通滤波器(301)的延迟必须保持较小,优选地将低通滤波器(301)的转角频率配置为副信号的信号频率的至少十倍(10×)。可以使用模拟低通滤波来降低也由于传感器元件的非理想性和/或由于ADC(209)处的折叠而导致的第三DAC(209)的量化噪声转换为信号频率误差的风险。然而,副质量块也可以用作高频量化噪声的滤波器,这是因为质量块的惯性使其成为机械低通滤波器。必须注意的是,如果在高频处存在非常高的噪声内容,则副质量块的高频模式以及MEMS元件的非线性和ADC(209)处的采样操作不会使噪声折叠到信号频率。
图13所示的替选实施方式的益处是,与奈奎斯特型转换器相比,转换器电路中的延迟最小化并且转换器电路的功耗也降低。
相干检测器
图14示出了示例性相干检测电路CD(202)的示例性示意图,其可以在与图2至图6中公开的任何控制器电路结合的数字副回路中使用。
在理想情况下可以表示为的同相解调信号 和正交相位解调信号被相位调整以调整这些信号的相位以与数字化副信号的同相和正交分量匹配,并且将I和Q信号的相对相位差设置为90度。如上所述,相位调整的解调信号I和Q可以从适当校准的相移滤波器APF1(151)和APF2(152)接收,相移滤波器APF1(151)和APF2(152)在谐振频率fRES处接收来自主回路的振荡信号。可替选地,可以如图2从DDS接收调制信号。使用相移滤波器对解调信号进行相位调整的目的是确保用于下转换数字化副信号的信号与数字化副信号同相,使得下转换尽可能地相位对准,并且没有正交信号分量泄漏到所获得的同相幅度分量信号,反之亦然。根据数字副回路设计,调整相位值和/或以补偿任何和全部系统延迟,其在相位中的经相位调整的数字化主信号与在数字副回路中相移或没有相移之后的数字化副信号之间引起相位差。
从第二模数转换器ADC(201)接收到的并且可选地使用第一IIR滤波器(206)或第一低通滤波器(216)进行滤波和相移的数字化副信号可以在相干检测器电路CD(202)内被分成两个副信号处理分支,即同相分支(711、714、715)和正交分支(712、713)。经延迟的同相解调信号I用于下转换相干检测器电路的同相分支中的信号,并且经延迟的正交相位解调信号Q用于下转换相干检测器电路(202)的正交分支中的信号。如果不使用正交补偿,则可以省略正交分支。
在同相信号处理分支中,使用第一混合器电路(711)对数字化副信号进行下转换,现在使用经延迟的同相解调信号从而下转换产生同相幅度信号。在解调中以最小的相位误差换句话说以尽可能完美的相位对准来执行相位对准下转换是重要的。在这方面的完美表明信号的相位是相同的,或者它们具有很高的统计依赖性。在下转换中,副信号的想要的信号频带采用以下方式被转换成非常低的频率:输入角速率以匹配频率产生传感器输出响应。在实施方式中,经下转换的想要的信号频带从直流电平即0Hz开始。然后可以对经下转换的同相幅度信号进行低通滤波以减少具有较高频率的任何不想要的信号分量。可以使用抽取滤波器(714)例如级联积分梳(CIC)滤波器来对经下转换的同相幅度信号进行滤波以降低同相幅度信号的采样频率。考虑到采样频率的大变化,抽取滤波器(714)是灵活的,并且还有效地滤除掉在下转换期间可能出现在信号中的主频率的任何谐波分量。
如果副回路由于使用Σ-ΔADC来对副信号进行数字化而在高频处包含高水平的量化噪声,那么在谐振频率的100至300倍的水平上在以下项中利用相同的高采样频率可能是有用的:数字主回路和数字副回路两者中以及数字副回路与数字主回路之间的信号路径中。至少,对主回路信号进行线性插值以具有与副回路相同的采样频率可以是可行的。假设主信号没有量化噪声,并且基本上也没有高于fRES的信号功率,则使用相同的采样频率将防止解调过程中副ADC量化噪声的下转换。理论上,如果副回路中没有使用力反馈,则可以使用谐振频率的仅10倍级别的采样频率。然而,力反馈响应时间要求将数字电路的采样频率的实际最小值设置为谐振频率的约100倍。
在用抽取滤波器(714)可选地对同相幅度信号进行滤波之后,可以进一步校正同相幅度信号中的小的剩余相位误差,以计算所获得的同相和正交信道(Is、Qs)幅度信号的矢量范数。矢量范数电路VN(715)可以包括在同相信号处理分支中,其被配置成计算同相幅度信号的矢量范数使得矢量范数表示组合的同相幅度值(Is)和正交幅度值矢量(Qs)的长度的绝对值。矢量范数的符号与同相信号矢量的符号相同以保持检测到的角速度的正确方向。因此,由相干检测器电路提供的所得到的同相幅度信号可以包括组合的所得到的同相和正交幅度矢量的长度的绝对值。矢量范数的计算可以用于补偿由例如与具有相关相位和的谐振频率信号对应的同相和正交解调信号I和Q之间的非最佳相位差(偏离精确的90度)引起的误差。在对同相信号进行相位对准检测而不是确保数字振荡信号与之间的精确的90度相位差之后使用矢量范数的计算的益处在于:产生这些信号的电路的设计约束可以减少。矢量范数计算可用于消除解调中任何相位失配的影响。例如,在存在解调时钟相位未对准的情况下,正交补偿可能对角速率信号产生反应。因此,在超过正交补偿带宽的频率处,同相幅度信道的增益可以改变。矢量范数计算可以消除这种类型的与频率相关的增益偏移。可以使用CORDIC算法实现矢量范数的有效计算。
在一个替选实现方式中,通过将下转换之前的同相分支中的减法元件(213)与第一混合器电路(711)耦接,将由主偏移补偿电路POC(203)提供的经延迟和缩放的主偏移补偿信号从相干检测器DC(202)的同相分支中减去。
在正交信号处理分支中,使用经延迟的正交相位解调信号Q在第二混合器电路(712)中对数字化副信号进行下转换,得到正交幅度信号。类似于同相解调信号I,重要的是以尽可能完美的相位对准方式执行数字化副信号的下转换。下转换中的相位误差可能会导致增益误差和偏移依赖性,特别是如果正交补偿不完美时。在下转换时,副信号的想要的信号频带采用以下方式被转换成非常低的频率:输入角速率以匹配频率产生传感器输出响应。在实施方式中,经下转换的想要的信号频带从直流电平即0Hz开始。然后对经下转换的正交分支信号进行低通滤波以减少具有较高频率的任何不想要的信号分量。抽取滤波器(713)可以用于在需要时对经下转换的正交幅度信号进行滤波。正交信号处理分支中的下转换和滤波的结果是表示副输入信号中的正交分量的幅度的数字信号。在实施方式中,抽取滤波器使具有高于约100Hz的频率的任何信号分量衰减。应当注意的是,抽取滤波器(713、714)是可选的,并且可以从相干检测器电路(202)中省略,例如当数字LPF和IIR(206)被配置成分别对由第一或第二ADC(101、201)所引起的任何量化噪声进行滤波。
偏移补偿
图15示出了主偏移补偿电路POC(203)的实施方式。主驱动引起的副偏移可能由于各种原因而发生。例如,当主运动仍然很小但是当主驱动被激活时,主驱动与副信号之间的串扰可以被检测为副信号中的同相分量的存在。略述几个,主信道与副信道之间的其他示例性的偏移源是解调误差、由于主质量块的主运动引起的副质量块的直接激励、由偏置电压的非零阻抗引起的纹波以及非等距阻尼。因此,偏移是指当陀螺仪装置不受角速率的影响时,副信号中与零值的任何偏差。包括数字延迟电路(710)、乘法器电路(717)的偏移补偿电路被耦合到具有减法(求和)元件(213)的副信号链,其被配置成补偿来自数字化副同相信号的多个这样的偏移信号。
在校准过程中定义主延迟ΔPRIM,并且可以定义一个或更多个校准系数CoeffT,以使来自副信号的串扰信号的同相分量最小化。例如,可以针对不同的环境温度来定义不同的校准系数CoeffT。使用与温度相关的校准系数CoeffT可以改善超出传统温度补偿的可能性的不同环境温度下的偏移补偿。特别地,这种与温度相关的校准系数CoeffT可以使得能够减少主回路信号中的不准确性,这与主驱动引起的副偏移相关。然后将在校准过程中定义的延迟值和/或相应的校准系数存储在合适的存储器或(一个或更多个)寄存器中,用于随后的使用。
用于启用主驱动引起的副偏移补偿所需的主偏移补偿信号的可调整延迟ΔPRIM可以用合适的数字延迟电路(710)例如用可编程FIFO电路或被配置成用于引入想要的可调整延迟ΔPRIM的数字滤波器来实现。FIFO和数字滤波器二者可以提供准确的小的相位步长并且因此提供良好的相位校准公差。此外,在从数字化副信号中减去所得到的偏移补偿信号之前,可以使用乘法器电路(717)将校准系数CoeffT应用于经时延的主偏移补偿信号。
图16示出了在示例性MEMS陀螺仪中补偿主驱动引起的副偏移的结果。在检测到角速度为0dps(度每秒)的情况下,绘出两个信号的功率谱密度(PSD):非补偿和补偿的副同相信号。非补偿信号示出特别是在低于5Hz的频率处的高偏移电平。补偿的信号表明在这些频率上的主驱动回路引起的副偏移的显著减少。
对本领域技术人员而言明显的是,随着技术进步,本发明的基本思想可以以各种方式实现。因此,本发明及其实施方式不限于上述示例,并且它们可以在权利要求的范围内变化。
Claims (15)
1.一种用于MEMS陀螺仪的副回路,包括:包含至少一个机械谐振器的副元件、模拟前端电路、数字副回路电路和模拟后端电路,所述模拟前端电路被配置成从所述副元件接收模拟检测信号并且提供模拟副输入信号,其中,所述数字副回路电路包括:
信号路径,在其输入端处接收表示机械谐振器的检测运动的所述模拟副输入信号,并且在其输出端处提供指示所述MEMS陀螺仪所经受的角速度的输出信号,所述信号路径包括模数转换器和数字低通无限脉冲响应滤波器,所述模数转换器被配置成将所述模拟副输入信号数字化成数字化副信号;以及
数字力反馈电路,其被配置成通过调整所述数字副回路电路的响应函数使得在所述至少一个机械谐振器的谐振频率附近的频率处所述数字副回路电路的相位响应的导数减小,来使所述副回路的操作稳定,所述数字力反馈电路包括:
与所述信号路径共用的所述模数转换器;
与所述信号路径共用的所述数字低通无限脉冲响应滤波器,所述数字低通无限脉冲响应滤波器被配置成:在其输入端处接收所述数字化副信号,使所述数字化副信号在所述谐振频率处发生-90度相移,并且在其输出端中提供经相移的数字化副信号;以及
数模转换器,其被配置成将所述经相移的数字化副信号转换成要通过所述模拟后端电路朝向所述MEMS陀螺仪的副元件馈送回的模拟力反馈信号,所述力反馈信号引起抵抗所述副元件的运动的阻尼力。
2.根据权利要求1所述的副回路,其中,所述数字副回路电路被配置成从所述模拟前端电路接收所述模拟副输入信号,所述模拟前端电路被配置成放大从所述MEMS陀螺仪的副元件接收到的信号。
3.根据权利要求1至2中任一项所述的副回路,其中,所述数字副回路电路被配置成从所述MEMS陀螺仪的副元件接收所述模拟副输入信号而无需任何中间模拟放大电路。
4.根据权利要求1至2中任一项所述的副回路,其中,所述数字低通无限脉冲响应滤波器的滤波器系数被配置成被调整以使所述数字低通无限脉冲响应滤波器的标称频率与所述MEMS陀螺仪的机械谐振器的谐振频率匹配。
5.根据权利要求1至2中任一项所述的副回路,其中,所述数字力反馈电路还包括以下中的至少一个:
副延迟补偿电路,其被配置成进一步调整所述经相移的数字化副信号的相位延迟;以及
力反馈增益控制电路,其被配置成控制所述经相移的数字化副信号的幅度。
6.根据权利要求1至2中任一项所述的副回路,其中,
所述模数转换器是噪声整形的过采样模数转换器;并且
所述数模转换器是噪声整形的过采样数模转换器。
7.根据权利要求6所述的副回路,其中,所述模数转换器是以下中的任何一个:
离散时间Σ-Δ模数转换器;以及
连续时间Σ-Δ模数转换器。
8.根据权利要求7所述的副回路,其中,所述模数转换器是被配置成在所述MEMS陀螺仪的机械谐振器的谐振频率上在其量化噪声传递函数中具有陷波的三阶模数转换器。
9.根据权利要求1至2中任一项所述的副回路,其中,所述数字力反馈电路还包括交叉耦合补偿反馈回路,所述交叉耦合补偿反馈回路被配置成控制所述副回路的动态响应,并且补偿副模拟后端电路与副模拟前端电路之间发生的交叉耦合。
10.根据权利要求1至2中任一项所述的副回路,其中,所述数字副回路电路还包括相干检测器电路,所述相干检测器电路被配置成使用从经滤波的数字化主信号生成的至少一个数字解调信号对所述经相移的数字化副信号进行下转换。
11.根据权利要求10所述的副回路,其中,所述数字副回路电路还包括:正交补偿控制电路,其被配置成对由所述相干检测器电路提供的副信号的正交分量进行积分,并且在其输出端处提供经积分的正交分量信号;以及
第二数模转换器电路,其被配置成将所述经积分的正交分量信号转换成适合于提供给模拟后端电路的模拟正交补偿信号,所述模拟后端电路用于朝向所述副元件馈送所述模拟正交补偿信号。
12.根据权利要求1至2中任一项所述的副回路,其中,所述数字副回路电路被配置成接收与所述MEMS陀螺仪的驱动AC信号对应的主偏移补偿信号,其中,所述数字副回路电路还包括偏移消除电路,所述偏移消除电路被配置成消除所述数字化副信号中的主回路感应偏移,所述偏移消除电路包括:
数字延迟电路,其被配置成使得对所述主偏移补偿信号进行可调整的时间延迟;
乘法器电路,用于对由所述数字延迟电路延迟的所述主偏移补偿信号应用温度相关校准系数,所述乘法器电路被配置成在其输出端中提供偏移消除信号;以及
求和电路,其被布置在所述数字副回路电路的数字信号路径中,所述求和电路被配置成从所述数字化副信号中减去所述偏移消除信号。
13.根据权利要求1至2中任一项所述的副回路,其中,所述副回路的全部数字电路被配置成使用相同的采样频率。
14.一种用于微机电陀螺仪的数字控制器,包括根据权利要求1至13中任一项所述的副回路。
15.一种微机电陀螺仪,包括根据权利要求1至13中任一项所述的副回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20165403 | 2016-05-11 | ||
FI20165403 | 2016-05-11 | ||
PCT/IB2017/000547 WO2017195020A1 (en) | 2016-05-11 | 2017-05-11 | A secondary sense loop with force feedback capability |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109073381A CN109073381A (zh) | 2018-12-21 |
CN109073381B true CN109073381B (zh) | 2022-03-22 |
Family
ID=59014665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780028589.8A Active CN109073381B (zh) | 2016-05-11 | 2017-05-11 | 具有力反馈能力的副感测回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11112248B2 (zh) |
EP (1) | EP3455586B1 (zh) |
JP (1) | JP6687130B2 (zh) |
CN (1) | CN109073381B (zh) |
WO (1) | WO2017195020A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10652056B2 (en) | 2017-11-14 | 2020-05-12 | Cable Television Laboratories, Inc | Systems and methods for delta-sigma digitization |
US10601510B2 (en) * | 2017-11-14 | 2020-03-24 | Cable Television Laboratories, Inc. | Systems and methods for delta-sigma digitization |
IT201700031177A1 (it) | 2017-03-21 | 2018-09-21 | St Microelectronics Srl | Demodulatore compensato per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione |
IT201700031167A1 (it) * | 2017-03-21 | 2018-09-21 | St Microelectronics Srl | Demodulatore per segnali modulati in fase e quadratura, giroscopio mems includente il medesimo e metodo di demodulazione |
DE102017205984A1 (de) * | 2017-04-07 | 2018-10-11 | Robert Bosch Gmbh | Drehratensensor und Verfahren zum Betrieb eines Drehratensensors |
US10852136B2 (en) * | 2017-08-30 | 2020-12-01 | Analog Devices, Inc. | Frequency mismatch detection method for mode matching in gyroscopes |
US11466986B2 (en) * | 2017-12-14 | 2022-10-11 | Invensense, Inc. | Microelectromechanical systems (MEMS) gyroscope sense frequency tracking |
JP7024566B2 (ja) * | 2018-04-06 | 2022-02-24 | 株式会社デンソー | 振動型ジャイロスコープ |
JP2020106078A (ja) * | 2018-12-27 | 2020-07-09 | 本田技研工業株式会社 | 板状部材を制振する装置 |
US11162790B2 (en) * | 2019-06-26 | 2021-11-02 | Stmicroelectronics, Inc. | MEMS gyroscope start-up process and circuit |
US11175138B2 (en) | 2019-06-26 | 2021-11-16 | Stmicroelectronics, Inc. | MEMS gyroscope control circuit |
US11320452B2 (en) | 2019-06-26 | 2022-05-03 | Stmicroelectronics, Inc. | MEMS accelerometer self-test using an active mobile mass deflection technique |
US11255670B2 (en) | 2019-06-26 | 2022-02-22 | Stmicroelectronics, Inc. | MEMS gyroscope self-test using a technique for deflection of the sensing mobile mass |
US11268810B2 (en) * | 2019-07-10 | 2022-03-08 | United States Of America As Represented By The Secretary Of The Navy | Angle random walk minimization for frequency modulated gyroscopes |
EP3786581B1 (en) * | 2019-08-29 | 2023-06-07 | Murata Manufacturing Co., Ltd. | Offset-cancelling capacitive mems gyroscope |
CN110631570B (zh) * | 2019-10-17 | 2021-03-26 | 东南大学 | 一种用于提升硅微陀螺仪标度因数温度稳定性的系统和方法 |
CN110823142B (zh) * | 2019-11-11 | 2021-04-30 | 华滋奔腾(苏州)安监仪器有限公司 | 基于增益鉴相器同轴电缆应变传感器的解调仪及解调方法 |
CN111623804B (zh) * | 2020-07-21 | 2021-10-29 | 湖南智航联测科技有限公司 | 一种激光陀螺测试系统及其测试方法 |
CN114152266B (zh) * | 2020-09-08 | 2024-04-02 | 中国科学院上海微系统与信息技术研究所 | Mems陀螺正交误差校正系统 |
DE102020211307A1 (de) * | 2020-09-09 | 2022-03-10 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sensorsystem, Verfahren zum Betreiben eines Sensorsystems |
WO2022067682A1 (zh) * | 2020-09-30 | 2022-04-07 | 焦旭 | 多信号并行采集电路、电子装置及身体特征信号采集仪 |
WO2022082018A1 (en) * | 2020-10-17 | 2022-04-21 | The Regents Of The University Of California | Precision gyroscope mode-matching insensitive to rate input |
DE102020213286A1 (de) * | 2020-10-21 | 2022-04-21 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Bestimmung einer Phasenlage eines Drehratensignals oder eines Quadratursignals, Verfahren zur Anpassung einer Demodulationsphase und Drehratensensor |
US11650110B2 (en) | 2020-11-04 | 2023-05-16 | Honeywell International Inc. | Rosette piezo-resistive gauge circuit for thermally compensated measurement of full stress tensor |
CN114157294B (zh) * | 2021-12-13 | 2023-05-30 | 电子科技大学 | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379223A (en) * | 1992-06-19 | 1995-01-03 | Alliedsignal Inc. | Inertial measurement and navigation system using digital signal processing techniques |
EP2040032A1 (en) * | 2007-09-19 | 2009-03-25 | Atlantic Inertial Systems Limited | Improvements in or relating to angular velocity sensors |
EP2466257A1 (en) * | 2010-12-15 | 2012-06-20 | SensoNor Technologies AS | Method for matching the natural frequencies of the drive and sense oscillators in a vibrating coriolis gyroscope |
CN102620729A (zh) * | 2012-04-19 | 2012-08-01 | 北京航空航天大学 | 一种机抖激光陀螺惯性测量单元数字滤波器设计方法 |
CN105378430A (zh) * | 2012-06-29 | 2016-03-02 | 株式会社村田制作所 | 改进的振动式陀螺仪 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6915215B2 (en) * | 2002-06-25 | 2005-07-05 | The Boeing Company | Integrated low power digital gyro control electronics |
DE502004010423D1 (de) | 2003-06-30 | 2010-01-07 | Continental Automotive Gmbh | Verfahren zur überwachung eines drehratensensors |
US7290435B2 (en) | 2006-02-06 | 2007-11-06 | Invensense Inc. | Method and apparatus for electronic cancellation of quadrature error |
EP1962054B1 (en) | 2007-02-13 | 2011-07-20 | STMicroelectronics Srl | Microelectromechanical gyroscope with open loop reading device and control method of a microelectromechanical gyroscope |
ATE520960T1 (de) * | 2007-09-18 | 2011-09-15 | Atlantic Inertial Systems Ltd | Verbesserungen in bezug auf winkelgeschwindigkeitssensoren |
US8539834B2 (en) | 2010-02-15 | 2013-09-24 | Stmicroelectronics S.R.L. | Microelectromechanical gyroscope with calibrated synchronization of actuation and method for actuating a microelectromechanical gyroscope |
US9611139B2 (en) | 2012-06-29 | 2017-04-04 | Murata Manufacturing Co., Ltd. | Resonator |
WO2015112780A1 (en) | 2014-01-24 | 2015-07-30 | Mediatek Singapore Pte. Ltd. | Adaptive cca and tx power level adjustment for dense deployment of wireless networks |
-
2017
- 2017-05-11 CN CN201780028589.8A patent/CN109073381B/zh active Active
- 2017-05-11 US US16/300,167 patent/US11112248B2/en active Active
- 2017-05-11 WO PCT/IB2017/000547 patent/WO2017195020A1/en active Search and Examination
- 2017-05-11 JP JP2018559388A patent/JP6687130B2/ja active Active
- 2017-05-11 EP EP17728254.8A patent/EP3455586B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379223A (en) * | 1992-06-19 | 1995-01-03 | Alliedsignal Inc. | Inertial measurement and navigation system using digital signal processing techniques |
EP2040032A1 (en) * | 2007-09-19 | 2009-03-25 | Atlantic Inertial Systems Limited | Improvements in or relating to angular velocity sensors |
EP2466257A1 (en) * | 2010-12-15 | 2012-06-20 | SensoNor Technologies AS | Method for matching the natural frequencies of the drive and sense oscillators in a vibrating coriolis gyroscope |
CN102620729A (zh) * | 2012-04-19 | 2012-08-01 | 北京航空航天大学 | 一种机抖激光陀螺惯性测量单元数字滤波器设计方法 |
CN105378430A (zh) * | 2012-06-29 | 2016-03-02 | 株式会社村田制作所 | 改进的振动式陀螺仪 |
Non-Patent Citations (2)
Title |
---|
"A Closed-Loop Digitally Controlled MEMS Gyroscope With Unconstrained Sigma-Delta Force-Feedback";J.Raman;《IEEE SENSORS JOURNA》;20090331;第9卷(第3期);正文第297-305页 * |
数字滤波器在位标器章动频率测试系统中的运用;杨樾等;《电子测量技术》;20080331(第03期);正文第108-111页 * |
Also Published As
Publication number | Publication date |
---|---|
US20190145773A1 (en) | 2019-05-16 |
JP2019515304A (ja) | 2019-06-06 |
CN109073381A (zh) | 2018-12-21 |
WO2017195020A1 (en) | 2017-11-16 |
EP3455586B1 (en) | 2020-08-19 |
JP6687130B2 (ja) | 2020-04-22 |
US11112248B2 (en) | 2021-09-07 |
EP3455586A1 (en) | 2019-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109073381B (zh) | 具有力反馈能力的副感测回路 | |
CN107367271B (zh) | 用于微机电陀螺仪的数字控制器 | |
US9435647B2 (en) | Angular velocity sensor | |
US9869553B2 (en) | Frequency readout gyroscope | |
JP5487546B2 (ja) | 角速度センサ | |
US11175138B2 (en) | MEMS gyroscope control circuit | |
JP5369525B2 (ja) | Pll回路およびそれを用いた角速度センサ | |
Elsayed et al. | A self-clocked ASIC interface for MEMS gyroscope with 1m°/s/√ Hz noise floor | |
Chiu et al. | Active thermal compensation of MEMS based gyroscope | |
JP2016197017A (ja) | 角速度センサ | |
CN110661526A (zh) | 数字消除时钟抖动引起的噪声 | |
JP5316435B2 (ja) | 角速度センサ | |
JP5316434B2 (ja) | 角速度センサ | |
Kauth et al. | Simultaneous high-speed high-resolution nanomechanical mass sensing | |
CN115876177A (zh) | Mems陀螺仪的控制电路、mems陀螺仪及控制方法 | |
Ezekwe et al. | Low‐Power Vibratory Gyroscope Readout | |
JP2011085417A (ja) | 角速度センサ | |
JP2014021092A (ja) | 角速度センサ | |
JP2014041035A (ja) | 角速度センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |