CN109065094B - 获取双倍速率同步动态随机存储器量产频率的方法及系统 - Google Patents
获取双倍速率同步动态随机存储器量产频率的方法及系统 Download PDFInfo
- Publication number
- CN109065094B CN109065094B CN201810903244.9A CN201810903244A CN109065094B CN 109065094 B CN109065094 B CN 109065094B CN 201810903244 A CN201810903244 A CN 201810903244A CN 109065094 B CN109065094 B CN 109065094B
- Authority
- CN
- China
- Prior art keywords
- frequency
- double
- random access
- access memory
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了获取双倍速率同步动态随机存储器量产频率的方法及系统，属于存储器测试技术领域。本发明通过调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，从而达到获取的量产频率可使DDR的稳定性效果最好的目的；通过有目的的获取最大极限频率的方式缩短了测试时间，提高了获取量产频率的效果。
Description
技术领域
本发明涉及存储器测试技术领域，尤其涉及一种获取双倍速率同步动态随机存储器(Double Data Rate，简称DDR)量产频率的方法及系统。
背景技术
目前，电脑、电视、手机、显示器等大量电子产品均使用DDR来作为存储器件，通过MCU(Microcontroller Unit，微控制单元)对DDR进行读/写操作来处理大量的视频或音频信号。然而DDR的稳定性一直很难判断。现有的判断DDR稳定性的方法通常是先选定参考频率，然后对该参考频率的DDR进行各种老化测试(如：高温、低温测试，播放环境测试以及长时间测试等)以验证该量产频率的稳定性，若经过测试后DDR仍可正常测试，则选定该参考频率为量产频率(即：以该频率为标准对DDR进行批量生产)，DDR采用该量产频率可保证其稳定性。
然而，现有的测试方式由于是先随机预测参考频率再对其进行测试，以判断该参考频率，因此获取的量产频率不一定是最佳的量产频率，且耗时长，因此，最终获取的量产频率无法不一定是DDR处于最佳稳定状态的频率。
发明内容
针对现有的DDR稳定性测试获取的产量频率准确差且耗时长的问题，现提供一种旨在实现可获取DDR处于最佳稳定状态时对应的产量频率，且用时短的获取双倍速率同步动态随机存储器量产频率的方法及系统。
本发明提供了一种获取双倍速率同步动态随机存储器量产频率的方法，包括下述步骤：
调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
优选的，所述调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率，包括：
以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
优选的，所述以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，包括：
通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
优选的，所述根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，包括：
将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
优选的，所述预设比例的范围在0.7至0.95之间。
本发明还提供了一种获取双倍速率同步动态随机存储器量产频率的系统，包括：
调节单元，用于调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
计算单元，用于根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
优选的，所述调节单元用于以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
优选的，所述调节单元通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
优选的，所述计算单元用于将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
优选的，所述预设比例的范围在0.7至0.95之间。
上述技术方案的有益效果：
本技术方案中，通过调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，从而达到获取的量产频率可使DDR的稳定性效果最好的目的；通过有目的的获取最大极限频率的方式缩短了测试时间，提高了获取量产频率的效果。
附图说明
图1为本发明所述的获取双倍速率同步动态随机存储器量产频率的方法的一种实施例的流程图；
图2为本发明所述的获取双倍速率同步动态随机存储器量产频率的系统的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种获取双倍速率同步动态随机存储器量产频率的方法，包括下述步骤：
S1.调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
需要说明的是，最大极限频率就是当DDR达到该频率时可正常进行读/写操作，当DDR的工作频率大于该频率时则无法正常进行读/写操作。
在本实施例中，采用获取最大极限频率的方式可以有目的快速的获取最大极限频率，相对于现有的测试方法而言有效的缩短了测试时间。
在所述步骤S1中调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率，包括：
以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
作为一个实例，当预设频率为24MHz时，获取最大极限频率的过程为：
a1.在DDR当前工作频率的基础上增加24MHz；
a2.判断DDR的数据接口是否可以正常通信，若是，执行步骤a3；若否，执行步骤a4；
a3.将增加24MHz后的工作频率作为DDR的当前工作频率，返回执行步骤a1；
a4.将DDR的当前工作频率作为最大极限频率，结束。
进一步地，以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，包括：
通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
S2.根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
在所述步骤S2中根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，包括：
将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
进一步地，所述预设比例的范围在0.7至0.95之间。
作为一种较为优选的实施例，预设比例可以根据实际需要进行调节，可以是：0.8，0.85或0.9等。
作为一个实例，当DDR的最大极限频率是1032MHz，预设比例是0.9时，DDR的量产频率＝1032MHz×0.9＝928.8MHz。
在本实施例中，通过调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，从而达到获取的量产频率可使DDR的稳定性效果最好的目的；通过有目的的获取最大极限频率的方式缩短了测试时间，提高了获取量产频率的效果。
如图2所示，本发明还提供了一种获取双倍速率同步动态随机存储器量产频率的系统可包括：调节单元1和计算单元2，其中：
调节单元1，用于调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
在优选的实施例中，所述调节单元1用于以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
进一步地，所述调节单元1可通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
计算单元2，用于根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
在优选的实施例中，所述计算单元2用于将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
进一步地，所述预设比例的范围在0.7至0.95之间。
作为一种较为优选的实施例，预设比例可以根据实际需要进行调节，可以是：0.8，0.85或0.9等。
在本实施例中，通过调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，从而达到获取的量产频率可使DDR的稳定性效果最好的目的；通过有目的的获取最大极限频率的方式缩短了测试时间，提高了获取量产频率的效果。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，包括下述步骤：
调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
2.根据权利要求1所述的获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，所述调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率，包括：
以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
3.根据权利要求2所述的获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，所述以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，包括：
通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
4.根据权利要求1所述的获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，所述根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，包括：
将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
5.根据权利要求4所述的获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，所述预设比例的范围在0.7至0.95之间。
6.一种获取双倍速率同步动态随机存储器量产频率的系统，其特征在于，包括：
调节单元，用于调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；
计算单元，用于根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
7.根据权利要求6所述的获取双倍速率同步动态随机存储器量产频率的系统，其特征在于，所述调节单元用于以预设频率逐步对所述待测双倍速率同步动态随机存储器的当前工作频率进行增加，直至所述待测双倍速率同步动态随机存储器的数据接口无法正常通信，将上一次增加完预设频率后获取的所述待测双倍速率同步动态随机存储器的当前工作频率作为所述最大极限频率。
8.根据权利要求7所述的获取双倍速率同步动态随机存储器量产频率的系统，其特征在于，所述调节单元通过调整所述待测双倍速率同步动态随机存储器内部的锁相环以使所述待测双倍速率同步动态随机存储器的当前工作频率进行增加。
9.根据权利要求6所述的获取双倍速率同步动态随机存储器量产频率的系统，其特征在于，所述计算单元用于将所述最大极限频率的预设比例作为所述待测双倍速率同步动态随机存储器的量产频率。
10.根据权利要求9所述的获取双倍速率同步动态随机存储器量产频率的系统，其特征在于，所述预设比例的范围在0.7至0.95之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810903244.9A CN109065094B (zh) | 2018-08-09 | 2018-08-09 | 获取双倍速率同步动态随机存储器量产频率的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810903244.9A CN109065094B (zh) | 2018-08-09 | 2018-08-09 | 获取双倍速率同步动态随机存储器量产频率的方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065094A CN109065094A (zh) | 2018-12-21 |
| CN109065094B true CN109065094B (zh) | 2021-04-27 |
Family
ID=64683039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810903244.9A Active CN109065094B (zh) | 2018-08-09 | 2018-08-09 | 获取双倍速率同步动态随机存储器量产频率的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065094B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113052748B (zh) * | 2021-03-02 | 2023-05-16 | 长沙景嘉微电子股份有限公司 | 图形处理器以及视频解码显示方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2212089C (en) * | 1997-07-31 | 2006-10-24 | Mosaid Technologies Incorporated | Bist memory test system |
| CN105679377B (zh) * | 2016-01-11 | 2018-07-03 | 福州瑞芯微电子股份有限公司 | CPU cache存储器的自适应测试方法及装置 |
| CN106443421B (zh) * | 2016-09-06 | 2019-02-15 | 芯海科技（深圳）股份有限公司 | 一种自动化时钟频率测量及标定系统及方法 |
| CN107015891B (zh) * | 2017-03-02 | 2020-06-23 | 联想(北京)有限公司 | 信息处理方法及测试芯片 |
| CN107219884B (zh) * | 2017-07-14 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种自动校准时钟频率的方法和系统 |
-
2018
- 2018-08-09 CN CN201810903244.9A patent/CN109065094B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065094A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106888060B (zh) | 无线通信模块的抗干扰测试方法及系统 | |
| US10387282B2 (en) | Test unit and test method for efficient testing during long idle periods | |
| CN105119663B (zh) | WiFi信号测试方法和系统 | |
| US20140189457A1 (en) | Input/output delay testing for devices utilizing on-chip delay generation | |
| CN112505519B (zh) | 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质 | |
| KR20160113150A (ko) | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (ｄｒａｍ) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 | |
| CN109065094B (zh) | 获取双倍速率同步动态随机存储器量产频率的方法及系统 | |
| CN111159042A (zh) | 一种流畅度测试方法、装置及电子设备 | |
| CN104008033A (zh) | I2c总线测试系统及方法 | |
| CN113377155A (zh) | 时钟校准方法、装置和电子设备 | |
| CN113253190A (zh) | 一种分布式系统的射频通道全频段幅度校正的方法 | |
| CN116384306A (zh) | 时序仿真验证方法、验证装置、电子设备和可读存储介质 | |
| CN102752059A (zh) | 设备自动测试方法和系统 | |
| US20130285673A1 (en) | System and method for low voltage differential signaling test | |
| CN116362176A (zh) | 电路仿真验证方法、验证装置、电子设备和可读存储介质 | |
| CN110865931B (zh) | 模拟方法、装置、电子设备和存储介质 | |
| US20190033956A1 (en) | Method for determining voltage of processor of terminal, and terminal | |
| CN114167274B (zh) | 开关切换时间测试方法、相关系统和设备及存储介质 | |
| CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
| CN109976996B (zh) | 键盘控制器测试方法 | |
| CN114222234A (zh) | 麦克风阵列一致性的检测方法、电子设备和存储介质 | |
| KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
| CN110995373A (zh) | 传导灵敏度的测量方法及装置、存储介质、综测终端 | |
| CN114295955A (zh) | 芯片的筛片方法、装置及筛片设备 | |
| KR102046388B1 (ko) | 모바일 단말기 연동 휴대용 계측장치 및 그 데이터 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |