CN109031082A - 半导体存储器的电阻值量测电路装置和方法 - Google Patents

半导体存储器的电阻值量测电路装置和方法 Download PDF

Info

Publication number
CN109031082A
CN109031082A CN201810628561.4A CN201810628561A CN109031082A CN 109031082 A CN109031082 A CN 109031082A CN 201810628561 A CN201810628561 A CN 201810628561A CN 109031082 A CN109031082 A CN 109031082A
Authority
CN
China
Prior art keywords
interface
voltage
calibrated
unit
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810628561.4A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810628561.4A priority Critical patent/CN109031082A/zh
Publication of CN109031082A publication Critical patent/CN109031082A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体存储器的电阻值量测电路装置和量测方法，其中的量测电路装置包括连接于第一电压接口与第一读取接口之间的第一被校准单元，第一被校准单元与第一电压接口之间形成第一连接点；连接于第二电压接口与第一读取接口之间的第一保护单元；以及连接于第一连接点和第二读取接口之间的第一量测开关晶体管；其中，第一电压接口和第二电压接口用于提供电压差，以使电流经过第一被校准单元和第一保护单元；在第一量测开关晶体管处于导通状态下，通过量测第一读取接口和第二读取接口的电压以及第一被校准单元的电流，以获得第一被校准单元的电阻值，从而可以避免接触电阻的影响，精确量测半导体存储器的数据接口的内部电阻器的电阻值。

Description

半导体存储器的电阻值量测电路装置和方法
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种半导体存储器的电阻值量测电路装置和电阻值量测方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备，如动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)。DRAM的读取口设计上会经由一个电阻器来控制读取口电位高或低及其所需消耗的电流量，因此电阻器的电阻值需要在一个固定的规格内，但因制造的过程中其会造成制造出来的电阻器的电阻值为不均一，故需要借由测试机的量测来为其校正。
如图1所示为现有技术的DRAM的读取口的电阻值的量测电路100，包括第一被校准单元130和第二被校准单元150，以及三个封装于DRAM外部的接口：第一电压接口111、第二电压接口112和读取口121。
当量测第一被校准单元130的电阻值时，施加工作电压于第一电压接口 111，第一开关晶体管T1′导通，第二开关晶体管T2′关断，r130＝(V111-V121)/I130，其中，r130是第一被校准单元130、接触电阻R5′和R7的电阻值总和，V111是第一电压接口111的电压值，即工作电压，V121是读取口121的电压值，I130是经过第一被校准单元130的电流。也就是说，来自测试机台的介面卡的接触电阻 R5′和R7将影响量测结果。同理，在量测第二被校准单元150的电阻值时，接触电阻R7和R6′将影响量测结果。
因此，现有技术中，因测试机台的介面卡与半导体存储器的接口的接触电阻将影响读取口的内部电阻值的量测结果，进而影响电阻值校准结果。
发明内容
本发明实施例提供一种半导体存储器的电阻值量测电路装置和电阻值量测方法，以解决或缓解现有技术中的一项或更多项技术问题。
作为本发明实施例的第一个方面，本发明实施例提供一种半导体存储器的电阻值量测电路装置，包括：
第一被校准单元，连接于第一电压接口与第一读取接口之间，其中，所述第一被校准单元与所述第一电压接口之间形成第一连接点；
第一保护单元，连接于第二电压接口与所述第一读取接口之间；以及
第一量测开关晶体管，连接于所述第一连接点和第二读取接口之间；
其中，所述第一电压接口和所述第二电压接口用于提供电压差，以使电流经过所述第一被校准单元和所述第一保护单元；在所述第一量测开关晶体管处于导通状态下，通过量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流，以获得所述第一被校准单元的电阻值。
优选地，所述第一被校准单元包括：
第一校准开关晶体管，所述第一校准开关晶体管的源极连接于所述第一连接点；以及
第一被校准电阻，连接于所述第一校准开关晶体管的漏极和所述第一读取接口之间；
其中，所述第一校准开关晶体管导通，使电流经过所述第一被校准电阻。
优选地，所述第一保护单元包括：
第一保护开关晶体管，所述第一保护开关晶体管的漏极连接于所述第一读取接口；以及
第一保护电阻，连接于所述第一保护开关晶体管的源极与所述第二电压接口之间；
其中，所述第一保护开关晶体管导通，使电流经过所述第一保护电阻。
在一些实施例中，电阻值量测电路装置还包括：
第二被校准单元，连接于所述第二电压接口与所述第一读取接口之间，其中，所述第二被校准单元与所述第二电压接口之间形成第二连接点；以及
第二保护单元，连接于所述第一电压接口与所述第一读取接口之间；
第二量测开关晶体管，连接于所述第二连接点和第三读取接口之间；
其中，所述电压差使电流经过所述第二保护单元和所述第二被校准单元；在所述第二量测开关晶体管处于导通状态下，断开经过所述第一被校准单元和第一保护单元的电流，通过量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，以获得所述第二被校准单元的电阻值。
优选地，所述第二被校准单元包括：
第二校准开关晶体管，所述第二校准开关晶体管的源极连接于所述第二连接点；以及
第二被校准电阻，连接于所述第二校准开关晶体管的漏极和所述第一读取接口之间；
其中，所述第二校准开关晶体管导通，使电流经过所述第二被校准电阻。
优选地，所述第二保护单元包括：
第二保护开关晶体管，所述第二保护开关晶体管的漏极连接于所述第一读取接口；以及
第二保护电阻，连接于所述第二保护开关晶体管的源极与所述第一电压接口之间；
其中，所述第二保护开关晶体管导通，使电流经过所述第二保护电阻。
优选地，所述第一电压接口和所述第二电压接口、所述第一读取接口以及所述第二读取接口均外露于所述半导体存储器的封装外部。
优选地，所述第一电压接口、所述第二电压接口、所述第一读取接口、所述第二读取接口以及所述第三读取接口均外露于所述半导体存储器的封装外部。
作为本发明实施例的第二个方面，本发明实施例提供一种半导体存储器的电阻值量测方法，包括：
提供如上之一所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间，使电流经过所述第一被校准单元和所述第一保护单元；
导通所述第一量测开关晶体管；
量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流；以及
根据所述第一读取接口和所述第二读取接口的电压以及所述第一电流回路的电流，获得所述第一被校准单元的电阻值。
作为本发明实施例的第三个方面，本发明实施例提供一种半导体存储器的电阻值量测方法，包括：
提供如上之一所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间，使电流经过所述第二被校准单元和所述第二保护单元；
导通所述第二量测开关晶体管；
断开经过所述第一被校准单元和所述第一保护单元的电流；
量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流；以及
根据所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，获得所述第二被校准单元的电阻值。
作为本发明实施例的第四个方面，本发明实施例提供一种半导体存储器的电阻值量测方法，包括：
提供如上之一所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间；
在量测所述第一被校准单元的电阻值时，使电流经过所述第一被校准单元和所述第一保护单元，并断开经过所述第二被校准单元和所述第二保护单元的电流；导通所述第一量测开关晶体管；以及，量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流，以获得所述第一被校准单元的电阻值；以及
在量测所述第二被校准单元的电阻值时，使电流经过所述第二被校准单元和所述第二保护单元，并断开经过所述第一被校准单元和所述第一保护单元的电流；导通所述第二量测开关晶体管；以及，量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，以获得所述第二被校准单元的电阻值。
本发明实施例采用上述技术方案，可以避免接触电阻的影响，精确量测半导体存储器的数据接口的内部电阻器的电阻值。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术中的半导体存储器的电阻值量测电路装置图。
图2为实施例一的半导体存储器的电阻值量测电路装置图。
图3为实施例一的半导体存储器的电阻值量测方法的电路原理图。
图4为实施例二的半导体存储器的电阻值量测电路装置图。
图5为实施例二的半导体存储器的电阻值量测方法的电路原理图。
图6为实施例三的半导体存储器的电阻值量测方法的电路原理图。
附图标记说明：
现有技术：
100：电阻值量测电路装置
111：第一电压接口 121：读取口 112：第二电压接口
130：第一被校准单元 150：第二被校准单元
T1′、T2′：开关晶体管 R5′、R6’、R7：接触电阻。
本发明实施例：
200：电阻值量测电路装置
211：第一电压接口 212：第二电压接口 221：第一读取接口
222：第二读取接口 230：第一被校准单元 240：第一保护单元
T1：第一校准开关晶体管 T4：第一保护开关晶体管
T5：第一量测开关晶体管 R1：第一被校准电阻
R4：第一保护电阻 A1：第一连接点
G1、G4、G5：栅极 S1、S4、S5：源极
D1、D4、D5：漏极 R51、R52：接触电阻
VDD：工作电压 VSS：接地电压
300：电阻值量测电路装置
323：第三读取接口 350：第二被校准单元 360：第二保护单元
T2：第二校准开关晶体管 T3：第二保护开关晶体管
T6：第二量测开关晶体管 R2：第二被校准电阻
R3：第二保护电阻 A2：第二连接点
R61、R62：接触电阻 R71、R72：接触电阻
G2、G3、G6：栅极 S2、S3、S6：源极。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
半导体存储器的数据读取口的读取速度要不断提高，其内部电阻的电阻值就需要愈来愈精准。例如，常见的半导体存储器DRAM具有多个读取接口 (DQ)，需要用测试机台量测其内部电阻的电阻值，但因为测试机台的介面卡与半导体存储器的接口之间存在接触电阻，将影响电阻值的量测结果。本发明旨在提供一种半导体存储器的读取口的电阻值量测电路装置，以降低或避免接触电阻对量测结果的影响。
实施例一
如图2所示，本实施例的电阻值量测电路装置200包括第一被校准单元 230、第一保护单元240和第一量测开关晶体管T5，通过量测第一被校准单元 230的电阻值，进而对第一被校准单元230进行电阻值的校准。
第一被校准单元230连接于第一电压接口211和第一读取接口221之间，并且，在第一被校准单元230与第一电压接口211之间相连接的地方形成第一连接点A1；第一量测开关晶体管T5连接于第一连接点A1和第二读取接口222 之间；第一保护单元240连接于第二电压接口212和第一读取接口221之间。
优选地，第一量测开关晶体管T5为N型金属氧化物半导体(Negative channelMetal Oxide Semiconductor，简称NMOS)晶体管，进一步优选地，第一量测开关晶体管T5的源极S5连接于第一连接点A1，其漏极D5连接于第二读取接口222，其栅极G5在控制信号(图中未示出)的控制下导通或关断。当第一量测开关晶体管T5导通时，施加于第一电压接口211上的电压将反馈至第二读取接口222。
在一个可变实施例中，第一量测开关晶体管T5也可以为P型金属氧化物半导体(Positive channel Metal Oxide Semiconductor，简称PMOS)晶体管。
在一个可变实施例中，第一量测开关晶体管T5的源极S5可以连接于第二读取接口222，其漏极D5可以连接于第一连接点A1，只要在第一量测开关晶体管T5导通时，可以通过量测第二读取接口222的电压获得第一连接点A1处的电压即可。
当在第一电压接口211和第二电压接口212之间提供有电压差时，电流经过第一被校准单元230和第一保护单元240，通过量测第一读取接口221和第二读取接口222的电压以及经过第一被校准单元230的电流，可以获得第一被校准单元230的电阻值。
优选地，第一电压接口211、第二电压接口212、第一读取接口221和第二读取接口222均外露于半导体存储器的封装外部，可以用于连接外部设备，例如测试机台。
优选地，第一被校准单元230包括第一校准开关晶体管T1和第一被校准电阻R1，其中，第一被校准电阻R1连接于第一读取接口221；第一校准开关晶体管T1可以为NMOS晶体管，也可以为PMOS晶体管，本实施例中，第一校准开关晶体管T1为PMOS晶体管，并进一步优选地，第一校准开关晶体管 T1的源极S1连接于第一连接点A1，其漏极D1连接于第一被校准电阻R1，其栅极G1连接于控制信号(图中为示出)，以控制第一校准开关晶体管T1的导通或关断。
当第一校准开关晶体管T1导通时，第一电压接口211和第二电压接口212 之间的电压差将使电流经过第一被校准电阻R1，量测第一被校准单元230的电阻值即为量测第一被校准电阻R1的电阻值。当第一校准开关晶体管T1关断时，可以使第一被校准电阻R1断开连接，即断开经过第一被校准单元230的电流。
优选地，第一保护单元240包括第一保护开关晶体管T4和第一保护电阻 R4，其中，第一保护电阻R4连接于第二电压接口212；第一保护开关晶体管 T4可以为NMOS晶体管，也可以为PMOS晶体管，本实施例中，第一保护开关晶体管T4为NMOS晶体管，并进一步优选地，第一保护开关晶体管T4的源极S4连接于第一保护电阻R4，其漏极D4连接于第一读取接口221，其栅极 G4连接于控制信号(图中为示出)，以控制第一保护开关晶体管T4的导通或关断。
当第一保护开关晶体管T4导通时，第一电压接口211和第二电压接口212 之间的电压差将使电流经过第一保护电阻R4，以保护第一读取接口221，并使第一电压接口211、第一被校准单元230、第一保护单元240和第二电压接口 212形成电流通路。当第一保护开关晶体管T4关断时，可以使第一保护电阻 R4断开连接，即断开经过第一保护单元240的电流。
本实施例还提供一种半导体存储器，包括以上所述的电阻值量测电路装置 200，优选地，本实施例的半导体存储器可以为DRAM，第一读取接口221和第二读取接口222可以为DRAM的DQ口，电阻值量测电路装置200可以用来量测DQ口的内部电阻的电阻值，并可以避免接触电阻对量测结果的影响。
本实施例还提供一种半导体存储器的电阻值量测方法，可以基于以上所述的电阻值量测电路装置200，下面结合图3进行描述。
提供电压差于第一电压接口211和第二电压接口212之间，例如，施加工作电压VDD于第一电压接口211，施加接地电压VSS于第二电压接口212，以使电流经过第一被校准单元230和第一保护单元240。优选地，第一校准开关晶体管T1和第一保护开关晶体管T4导通，以使电流经过第一被校准电阻R1 和第一保护电阻R4。
其中，工作电压VDD和接地电压VSS可以来自于测试机台的介面卡。
通过施加于第一量测开关晶体管T5的栅极G5上的控制信号使第一量测开关晶体管T5导通，量测第一读取接口221的电压，例如为V11；量测第二读取接口222的电压，例如为V1。可以利用外部设备的电压量测器量测第一读取接口221和第二读取接口222的电压，如DQ电压量测器(force 1nAmeasure DQ voltage，ISVM)。
量测经过第一被校准单元230的电流，例如为I1，可以通过量测第一读取接口221的电流以获得第一被校准单元230的电流。
于是，第一被校准单元230的电阻值r1＝(V11-V2)/I1。例如，VSS＝1.2伏(V)， V11＝0.55V，V2＝1.15V，I1＝5毫安(mA)，那么，r1＝30欧姆。
测试机台的介面卡与第一电压接口211之间存在接触电阻R51，测试机台的介面卡与第二电压接口212之间存在接触电阻R52，接触电阻R51和R52的电阻值不确定，当接触不好时，电阻值可能高达数百欧姆。而本实施例的电阻值量测电路装置200和电阻值量测方法，第一被校准单元230的电阻值的量测结果不会用到第一电压接口211和第二电压接口212的电压值，即第一被校准单元230的电阻值与接触电阻R51和R52无关，因而可以准确获得量测结果，例如，可以精确量测DRAM的DQ口的内部电阻的电阻值。
实施例二
如图4所示，本实施例提供一种半导体存储器的量测电路300，与实施例一的区别在于，增加了第二被校准单元350、第二保护单元360和第二量测开关晶体管T6，通过量测第二被校准单元350的电阻值，进而对第二被校准单元 360进行电阻值的校准。
第二被校准单元350连接于第二电压接口212和第一读取接口221之间，并且，在第二被校准单元350与第二电压接口212之间相连接的地方形成第二连接点A2；第二量测开关晶体管T6连接于第二连接点A2和第三读取接口323 之间；第二保护单元360连接于第一电压接口211和第一读取接口221之间。
优选地，第二量测开关晶体管T6为PMOS晶体管，进一步优选地，第二量测开关晶体管T6的源极S6连接于第二连接点A2，其漏极D6连接于第三读取接口323，其栅极G6在控制信号(图中未示出)的控制下导通或关断。当第二量测开关晶体管T6导通时，施加于第二电压接口212上的电压将反馈至第三读取接口323。
当量测第一被校准单元230时，可以导通或关断第二量测开关晶体管T6；当量测第二被校准单元350时，可以导通或关断第一量测开关晶体管T5。
在一个可变实施例中，第二量测开关晶体管T6也可以为NMOS晶体管。
在一个可变实施例中，第二量测开关晶体管T6的源极S6可以连接于第三读取接口323，其漏极D6可以连接于第二连接点A2，只要在第二量测开关晶体管T6导通时，可以通过量测第三读取接口323的电压获得第二连接点A2处的电压即可。
当在第一电压接口211和第二电压接口212之间提供有电压差时，电流经过第二被校准单元350和第二保护单元360，断开经过第一被校准单元230和第一保护单元240的电流，通过量测第一读取接口221和第三读取接口323的电压以及经过第二被校准单元350的电流，可以获得第二被校准单元350的电阻值。
优选地，第三读取接口323外露于半导体存储器的封装外部，可以用于连接外部设备，例如测试机台。
优选地，第二被校准单元350包括第二校准开关晶体管T2和第二被校准电阻R2，其中，第二被校准电阻R2连接于第一读取接口221；第二校准开关晶体管T2可以为NMOS晶体管，也可以为PMOS晶体管，本实施例中，第二校准开关晶体管T2为NMOS晶体管，并进一步优选地，第二校准开关晶体管 T2的源极S2连接于第二连接点A2，其漏极D2连接于第二被校准电阻R2，其栅极G2连接于控制信号(图中为示出)，以控制第二校准开关晶体管T2的导通或关断。
当第二校准开关晶体管T2导通时，第一电压接口211和第二电压接口212 之间的电压差将使电流经过第二被校准电阻R2，量测第二被校准单元350的电阻值即为量测第二被校准电阻R2的电阻值。当第二校准开关晶体管T2关断时，可以使第二被校准电阻R2断开连接，即断开经过第二被校准单元350的电流。
优选地，第二保护单元360包括第二保护开关晶体管T3和第二保护电阻 R3，其中，第二保护电阻R3连接于第一电压接口211；第二保护开关晶体管 T3可以为NMOS晶体管，也可以为PMOS晶体管，本实施例中，第二保护开关晶体管T3为NMOS晶体管，并进一步优选地，第二保护开关晶体管T3的源极S3连接于第二保护电阻R3，其漏极D3连接于第一读取接口221，其栅极 G3连接于控制信号(图中为示出)，以控制第二保护开关晶体管T3的导通或关断。
当第二保护开关晶体管T3导通时，第一电压接口211和第二电压接口212 之间的电压差将使电流经过第二保护电阻R3，以保护第一读取接口221，并使第一电压接口211、第二保护单元360、第二被校准单元350、和第二电压接口 212形成电流通路。当第二保护开关晶体管T3关断时，可以使第二保护电阻 R3断开连接，即断开经过第二保护单元360的电流。
本实施例还提供一种半导体存储器，包括以上所述的电阻值量测电路装置 300，优选地，本实施例的半导体存储器可以为DRAM，第三读取接口323可以为DRAM的DQ口，电阻值量测电路装置300可以用来量测DQ口的内部电阻的电阻值，并可以避免接触电阻对量测结果的影响。
本实施例还提供一种半导体存储器的电阻值量测方法，可以基于以上所述的电阻值量测电路装置300，其中，第一被校准单元230的电阻值的量测方法可见于实施例一，需要说明的是，在量测第一被校准单元230的电阻值时，应断开经过第二被校准单元350和第二保护单元360的电流，但第二量测开关晶体管T6可以保持导通状态。
下面结合图5进行描述第二被校准单元350的电阻值的量测方法，本实施例的方法包括断开经过第一被校准单元230和第一保护单元240的电流，因此，图5示出了在关断第一校准开关晶体管T1、第一保护开关晶体管T4和第一量测开关晶体管T5时的等效电路图。
需要说明的是，在量测第二被校准单元350的电阻值时，第一量测开关晶体管T5也可以保持导通状态。
本实施例的电阻值量测方法还包括：提供电压差于第一电压接口211和第二电压接口212之间，例如，施加工作电压VDD于第一电压接口211，施加接地电压VSS于第二电压接口212，以使电流经过第二被校准单元350和第二保护单元360。优选地，第二校准开关晶体管T2和第二保护开关晶体管T3导通，以使电流经过第二被校准电阻R2和第二保护电阻R3。
其中，工作电压VDD和接地电压VSS可以来自于测试机台的介面卡。
通过施加于第二量测开关晶体管T6的栅极G6上的控制信号使第二量测开关晶体管T6导通，量测第一读取接口221的电压，例如为V12；量测第三读取接口323的电压，例如为V3。可以利用外部设备的电压量测器量测第一读取接口221和第三读取接口323的电压，如DQ电压量测器。
量测经过第二被校准单元350的电流，例如为I2，可以通过量测第一读取接口221的电流以获得第二被校准单元350的电流。
于是，第二被校准单元350的电阻值r2＝(V12-V3)/I2。
测试机台的介面卡与第一电压接口211之间存在接触电阻R61，测试机台的介面卡与第二电压接口212之间存在接触电阻R62，接触电阻R61和R62的电阻值不确定，当接触不好时，电阻值可能高达数百欧姆。而本实施例的电阻值量测电路装置300和电阻值量测方法，第二被校准单元350的电阻值的量测结果不会用到第一电压接口211和第二电压接口212的电压值，即第二被校准单元350的电阻值与接触电阻R61和R62无关，因而可以准确获得量测结果，例如，可以精确量测半导体存储器的读取口的内部电阻的电阻值。
实施例三
本实施例提供一种半导体存储器的电阻值量测方法，可以基于以上所述的电阻值量测电路装置300。
如图6所示，提供电压差于第一电压接口211和第二电压接口212之间，例如，施加工作电压VDD于第一电压接口211，施加接地电压VSS于第二电压接口212。
其中，工作电压VDD和接地电压VSS可以来自于测试机台的介面卡。
导通第一量测开关晶体管T5和导通第二量测开关晶体管T6，需要说明的是，第一量测开关晶体管T5和第二量测开关晶体管T6可以不用一直导通，例如，在量测第一被校准单元230时，导通第一量测开关晶体管T5并关断第二量测开关晶体管T6；在量测第二被校准单元350时，关断第一量测开关晶体管 T5并导通第二量测开关晶体管T6。
在量测第一被校准单元230时，导通第一校准开关晶体管T1和第一保护开关晶体管T4，使电流经过第一被校准单元230和第一保护单元240；同时，关断第二校准开关晶体管T2和第二保护开关晶体管T3，以断开经过第二被校准单元350和第二保护开关360的电流；然后，量测第一读取口221的电压，例如为V13，量测第二读取口222的电压，例如为V4，量测经过第一被校准单元230的电流，例如为I3，于是，第一被校准单元230的电阻值r1＝(V13-V4)/I3。
当量测第二被校准单元350时，导通第二校准开关晶体管T2和第二保护开关晶体管T3，使电流经过第二被校准单元350和第二保护开关360；同时，关断第一校准开关晶体管T1和第一保护开关晶体管T4，以断开经过第一被校准单元230和第一保护单元240的电流；然后，量测第一读取口221的电压，例如为V14，量测第三读取口223的电压，例如为V5，量测经过第二被校准单元350的电流，例如为I4，于是，第二被校准单元350的电阻值r2＝(V14-V5)/I4。
其中，电压和电流的测量方法可参见实施例一和实施例二。
如图6所示，在测试过程中，测试机台的介面卡与第一电压接口211之间存在接触电阻R71，测试机台的介面卡与第二电压接口212之间存在接触电阻 R72，接触电阻R71和R72的电阻值不确定，当接触不好时，电阻值可能高达数百欧姆。而本实施例的电阻值量测电路装置300和电阻值量测方法，第二被校准单元350的电阻值的量测结果不会用到第一电压接口211和第二电压接口 212的电压值，即第二被校准单元350的电阻值与接触电阻R71和R72无关，因而可以准确获得量测结果，例如，可以精确量测半导体存储器的读取口的内部电阻的电阻值。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种半导体存储器的电阻值量测电路装置，其特征在于，包括：
第一被校准单元，连接于第一电压接口与第一读取接口之间，其中，所述第一被校准单元与所述第一电压接口之间形成第一连接点；
第一保护单元，连接于第二电压接口与所述第一读取接口之间；以及
第一量测开关晶体管，连接于所述第一连接点和第二读取接口之间；
其中，所述第一电压接口和所述第二电压接口用于提供电压差，以使电流经过所述第一被校准单元和所述第一保护单元；在所述第一量测开关晶体管处于导通状态下，通过量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流，以获得所述第一被校准单元的电阻值。
2.根据权利要求1所述的电阻值量测电路装置，其特征在于，所述第一被校准单元包括：
第一校准开关晶体管，所述第一校准开关晶体管的源极连接于所述第一连接点；以及
第一被校准电阻，连接于所述第一校准开关晶体管的漏极和所述第一读取接口之间；
其中，所述第一校准开关晶体管导通，使电流经过所述第一被校准电阻。
3.根据权利要求1所述的电阻值量测电路装置，其特征在于，所述第一保护单元包括：
第一保护开关晶体管，所述第一保护开关晶体管的漏极连接于所述第一读取接口；以及
第一保护电阻，连接于所述第一保护开关晶体管的源极与所述第二电压接口之间；
其中，所述第一保护开关晶体管导通，使电流经过所述第一保护电阻。
4.根据权利要求1至3任一项所述的电阻值量测电路装置，其特征在于，还包括：
第二被校准单元，连接于所述第二电压接口和所述第一读取接口之间，其中，所述第二被校准单元与所述第二电压接口之间形成第二连接点；以及
第二保护单元，连接于所述第一电压接口与所述第一读取接口之间；
第二量测开关晶体管，连接于所述第二连接点和第三读取接口之间；
其中，所述电压差使电流经过所述第二保护单元和所述第二被校准单元；在所述第二量测开关晶体管处于导通状态下，断开经过所述第一被校准单元和第一保护单元的电流，通过量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，以获得所述第二被校准单元的电阻值。
5.根据权利要求4所述的电阻值量测电路装置，其特征在于，所述第二被校准单元包括：
第二校准开关晶体管，所述第二校准开关晶体管的源极连接于所述第二连接点；以及
第二被校准电阻，连接于所述第二校准开关晶体管的漏极和所述第一读取接口之间；
其中，所述第二校准开关晶体管导通，使电流经过所述第二被校准电阻。
6.根据权利要求4所述的电阻值量测电路装置，其特征在于，所述第二保护单元包括：
第二保护开关晶体管，所述第二保护开关晶体管的漏极连接于所述第一读取接口；以及
第二保护电阻，连接于所述第二保护开关晶体管的源极与所述第一电压接口之间；
其中，所述第二保护开关晶体管导通，使电流经过所述第二保护电阻。
7.根据权利要求1至3任一项所述的电阻值量测电路装置，其特征在于，所述第一电压接口和所述第二电压接口、所述第一读取接口以及所述第二读取接口均外露于所述半导体存储器的封装外部。
8.根据权利要求4所述的电阻值量测电路装置，其特征在于，所述第一电压接口、所述第二电压接口、所述第一读取接口、所述第二读取接口以及所述第三读取接口均外露于所述半导体存储器的封装外部。
9.一种半导体存储器的电阻值量测方法，其特征在于，包括：
提供如权利要求1所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间，使电流经过所述第一被校准单元和所述第一保护单元；
导通所述第一量测开关晶体管；
量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流；以及
根据所述第一读取接口和所述第二读取接口的电压以及所述第一电流回路的电流，获得所述第一被校准单元的电阻值。
10.一种半导体存储器的电阻值量测方法，其特征在于，包括：
提供如权利要求4所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间，使电流经过所述第二被校准单元和所述第二保护单元；
导通所述第二量测开关晶体管；
断开经过所述第一被校准单元和所述第一保护单元的电流；
量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流；以及
根据所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，获得所述第二被校准单元的电阻值。
11.一种半导体存储器的电阻值量测方法，其特征在于，包括：
提供如权利要求4所述的半导体存储器的电阻值量测电路装置；
提供电压差于所述第一电压接口和所述第二电压接口之间；
在量测所述第一被校准单元的电阻值时，使电流经过所述第一被校准单元和所述第一保护单元，并断开经过所述第二被校准单元和所述第二保护单元的电流；导通所述第一量测开关晶体管；以及，量测所述第一读取接口和所述第二读取接口的电压以及所述第一被校准单元的电流，以获得所述第一被校准单元的电阻值；以及
在量测所述第二被校准单元的电阻值时，使电流经过所述第二被校准单元和所述第二保护单元，并断开经过所述第一被校准单元和所述第一保护单元的电流；导通所述第二量测开关晶体管；以及，量测所述第一读取接口和所述第三读取接口的电压以及所述第二被校准单元的电流，以获得所述第二被校准单元的电阻值。
CN201810628561.4A 2018-06-19 2018-06-19 半导体存储器的电阻值量测电路装置和方法 Withdrawn CN109031082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810628561.4A CN109031082A (zh) 2018-06-19 2018-06-19 半导体存储器的电阻值量测电路装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810628561.4A CN109031082A (zh) 2018-06-19 2018-06-19 半导体存储器的电阻值量测电路装置和方法

Publications (1)

Publication Number Publication Date
CN109031082A true CN109031082A (zh) 2018-12-18

Family

ID=64609931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810628561.4A Withdrawn CN109031082A (zh) 2018-06-19 2018-06-19 半导体存储器的电阻值量测电路装置和方法

Country Status (1)

Country Link
CN (1) CN109031082A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1673757A (zh) * 2004-03-24 2005-09-28 印芬龙科技股份有限公司 利用保护电路测量用户线接口电路的电阻的方法
CN103675459A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种在集成电路中测量导线电阻的方法
CN105699778A (zh) * 2014-12-12 2016-06-22 英飞凌科技奥地利有限公司 用于接触测量电路的系统和方法
CN107507642A (zh) * 2017-10-13 2017-12-22 睿力集成电路有限公司 电阻值校准电路和方法及应用其的半导体存储器
CN208270713U (zh) * 2018-06-19 2018-12-21 长鑫存储技术有限公司 半导体存储器的电阻值量测电路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1673757A (zh) * 2004-03-24 2005-09-28 印芬龙科技股份有限公司 利用保护电路测量用户线接口电路的电阻的方法
CN103675459A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种在集成电路中测量导线电阻的方法
CN105699778A (zh) * 2014-12-12 2016-06-22 英飞凌科技奥地利有限公司 用于接触测量电路的系统和方法
CN107507642A (zh) * 2017-10-13 2017-12-22 睿力集成电路有限公司 电阻值校准电路和方法及应用其的半导体存储器
CN208270713U (zh) * 2018-06-19 2018-12-21 长鑫存储技术有限公司 半导体存储器的电阻值量测电路装置

Similar Documents

Publication Publication Date Title
US9935259B2 (en) Hall effect device
US9097753B2 (en) Hall sensor having serially connected hall elements
US7977962B2 (en) Apparatus and methods for through substrate via test
US6612738B2 (en) Method for determining the temperature of a semiconductor chip and semiconductor chip with temperature measuring configuration
KR100450466B1 (ko) Ｍｒａｍ용 판독-/기록 아키텍처
US7863914B2 (en) Method for testing semiconductor memory device using probe and semiconductor memory device using the same
US20020021605A1 (en) Nonvolatile semiconductor memory with testing circuit
US6658639B2 (en) Semiconductor integrated circuit provided with determination circuit
US6501283B2 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
CN208270713U (zh) 半导体存储器的电阻值量测电路装置
US20150078067A1 (en) Method of measuring threshold voltage of mos transistor in sram array
CN114076851A (zh) 用于检测tsv的寄生电容的测试电路
CN109031082A (zh) 半导体存储器的电阻值量测电路装置和方法
JP3926743B2 (ja) 磁気抵抗メモリーおよびその読み出し方法
CN206945761U (zh) 探针卡及测试系统
US11521661B2 (en) Semiconductor device
US10283303B2 (en) Fuse circuit and semiconductor integrated circuit device
US3287643A (en) Method and apparatus for measuring the beta parameter of an in-circuit transistor without the application of d. c. biasing thereto
JP2005191379A (ja) 半導体集積回路チップおよび識別コード書き込み方法
EP4092675A1 (en) Semiconductor device
CN113658939A (zh) 半导体基板及其测试方法
US8532947B2 (en) Method of identifying an integrated circuit and corresponding integrated circuit
JP2007149769A (ja) 半導体チップおよびその駆動方法
CN117789811A (zh) 测试界面电路
JP2007115364A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181218