CN109003911B - 一种半导体芯片引脚成型缺陷检测的方法 - Google Patents
一种半导体芯片引脚成型缺陷检测的方法 Download PDFInfo
- Publication number
- CN109003911B CN109003911B CN201810869324.7A CN201810869324A CN109003911B CN 109003911 B CN109003911 B CN 109003911B CN 201810869324 A CN201810869324 A CN 201810869324A CN 109003911 B CN109003911 B CN 109003911B
- Authority
- CN
- China
- Prior art keywords
- chip
- information
- chips
- roi
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
本发明公开了一种半导体芯片引脚成型缺陷检测的方法，利用机器视觉的优势，根据上位机触发信号，采集待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；根据半导体引线框架的共性特点找到每一工步ROI区域；在每一工步ROI区域内计算芯片数量、并找到每一芯片的ROI区域；再在每一芯片的ROI区域内计算芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距、跨度信息；与模板信息对比后，向上位机反馈检测结果。本发明通过这种逐层找到ROI区域再进行相关的待检项目检测的方法，极大降低算法的复杂度，提高算法效率，使得半导体芯片在切筋成型工序中是否有成型缺陷能得到快速、稳定的全部检测。
Description
技术领域
本发明属于半导体芯片制造领域，特别是半导体芯片切筋成型制程中产品合格检测的一种检测方法。
背景技术
在半导体芯片制造过程中，尤其是切筋成型制程中，可能因模具尺寸、冲切压力、灰尘等各方面因素造成芯片成型后尺寸不合格。采用传统抽检的方法，会受到人为因素的影响导致检测结果不准确，检测工作量大，且抽检发现问题时不能及时停机维护。
现有的针对半导体芯片切筋成型制程中产品合格视觉检测技术，因大多数视觉开发人员对半导体芯片制造的工艺不熟悉，缺少对半导体引线框架的共性了解。大多采用模板匹配技术，计算效率低，对于高速切筋成型设备只能采取抽检的方法，不能达到全检的效果。或针对特种类型的半导体芯片进行软件设计，对其他品种的检测适应性差。本发明的方法，在充分了解半导体引线框架的共性的基础上，总结出一种逐层找ROI区域的方法，能适应市场所有主流产品的检测，且算法速度快、效率高，可用于半导体高速切筋成型设备的产品全检。
发明内容
为了解决半导体芯片在切筋成型制程中产品能达到全检，且通用于各种类型的产品，本发明提供了一种半导体芯片引脚成型缺陷检测的方法。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种半导体芯片引脚成型缺陷检测的方法，所述方法包括以下步骤：
步骤S1：提供待测区域以及该待测区域所用的上位机；
步骤S2：根据所述上位机触发信号，采集所述待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；
步骤S3：对所述灰度化图像信息，根据半导体引线框架的共性特点找到每一工步ROI区域；
步骤S4：计算所述每一工步ROI区域内芯片数量，并找到每一芯片的ROI区域；
步骤S5：在所述每一芯片的ROI区域内计算芯片信息；
步骤S6：将所述芯片数量和所述芯片信息分别与模版信息对比后，向所述上位机反馈检测结果。
进一步地，所述S2的具体步骤为，根据所述上位机发送的检测开始命令，工业相机采集检测区域的图像信息并转化为灰度化图像信息，再通过均值滤波得到待处理的图像信息。
进一步地，所述S3的具体步骤为，根据所有引线框架中共有的芯片间具有矩形分割的特点，找到分割矩形的中心点并拟合成多条分割线，其中两条分割线之间为所述每一工步ROI区域，再根据分割线的斜率进行旋转，去除机械定位误差导致引线框架倾斜引起的计算误差。
进一步地，所述S4的具体步骤为，在所述每一工步ROI区域内根据芯片引脚切筋成型后均会形成矩形轮廓的特点，找到所有芯片数量，与模板芯片数量对比，如不一致，直接进入所述步骤S6返回检测错误信息；如一致，裁剪每个芯片的区域作为所述每一芯片的ROI区域。
进一步地，所述S5的具体步骤为，对所述每一芯片ROI区域图像信息进行二值化和边缘化处理，分别计算芯片信息；
所述芯片信息包括芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距和跨度信息。
进一步地，所述S6的具体步骤为，将所述芯片信息与标准模板的信息进行对比，向所述上位机反馈检测的结果信息。
本发明的有益效果是：
本发明在充分了解半导体引线框架的共性的基础上，总结出一种逐层寻找ROI区域的方法，能适应市场所有主流产品的检测，且算法速度快、效率高，可用于半导体高速切筋成型设备的产品全检。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例软件运行流程示意图；
图2是本发明实施例过程示意图；
图3是本发明图2中A处放大结构示意图；
图4是本发明图3中B处放大结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1至图4所示的一种半导体芯片引脚成型缺陷检测的方法，该方法包括以下步骤：
步骤S1：提供待测区域以及该待测区域所用的上位机；
步骤S2：根据上位机触发信号，采集待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；
步骤S3：对灰度化图像信息，根据半导体引线框架的共性特点找到每一工步ROI区域；
步骤S4：计算每一工步ROI区域内芯片数量，并找到每一芯片的ROI区域；
步骤S5：在每一芯片的ROI区域内计算芯片信息；
步骤S6：将芯片数量和所述芯片信息分别与模版信息对比后，向上位机反馈检测结果；
S2的具体步骤为，根据上位机发送的检测开始命令，工业相机采集检测区域的图像信息并转化为灰度化图像信息，再通过均值滤波得到待处理的图像信息；
S3的具体步骤为，根据所有引线框架中共有的芯片间具有矩形分割的特点，找到分割矩形的中心点并拟合成多条分割线，其中两条分割线之间为每一工步ROI区域，再根据分割线的斜率进行旋转，去除机械定位误差导致引线框架倾斜引起的计算误差；
S4的具体步骤为，在每一工步ROI区域内根据芯片引脚切筋成型后均会形成矩形轮廓的特点，找到所有芯片数量，与模板芯片数量对比，如不一致，直接进入步骤S6返回检测错误信息；如一致，裁剪每个芯片的区域作为每一芯片的ROI区域；
S5的具体步骤为，对每一芯片ROI区域图像信息进行二值化和边缘化处理，分别计算芯片信息；芯片信息包括芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距和跨度信息；
S6的具体步骤为，将芯片信息与标准模板的信息进行对比，向上位机反馈检测的结果信息。
本发明的一个具体实施方式如下：
步骤1：提供待测区域以及该待测区域所用的上位机；
步骤2：根据上位机触发信号，采集待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；
本实施例采用工控机循环读取上位机PLC的检测触发信号，读取到触发信号后，利用工业相机厂商提供的.net控件读取当前待测区域的图像帧，再转化为C#语言可处理的灰度图像信息，再利用Emgucv开源图像处理软件进行均值滤波的去噪处理，得到待处理的灰度化图像信息；
步骤3：根据所有引线框架中共有的芯片间具有矩形分割的特点，找到分割矩形的中心点，再将所有中心点按所在图像中的X坐标分成多列，再将每列分别拟合成分割直线，其中相邻两条分割线之间为每一工步ROI区域，取视野中心的每一工步ROI区域作为待测的每一工步ROI区域，再根据分割线的斜率进行旋转，去除机械定位误差导致引线框架倾斜引起的计算误差；
步骤4：在每一工步ROI区域内根据芯片引脚切筋成型后，芯片引脚与引线框架分离均会形成矩形轮廓的特点，找到所有芯片数，与模板芯片数量对比，如不一致，直接进入步骤6返回检测错误信息；如一致，裁剪每个芯片的区域作为每一芯片的ROI区域。
步骤5：每一芯片的ROI区域图像信息进行二值化和边缘化处理，分别根据每一芯片的ROI区域的长宽直接得到芯片的长宽尺寸，根据每一芯片的ROI区域显示的全黑矩形区域的最大尺寸即为塑封体的尺寸，塑封体外围显示的全白区域即为芯片的引脚，即可计算引脚数，纵向相邻引脚的间距即为脚间距，横向相邻引脚间的最大距离即为跨度。
步骤6：将计算出的芯片的尺寸、塑封体的尺寸、片引脚数、脚间距和跨度信息与标准模板的信息分别对比，向上位机PLC反馈检测的结果信息。
本实施例中，只有按不同的特征寻找下一级ROI区域，并在最终的芯片ROI区域做简单的视觉运算，不涉及复杂的计算，运算效率高，时间短，且适应各种半导体芯片在切筋成型制程中的缺陷检测。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (5)
1.一种半导体芯片引脚成型缺陷检测的方法，其特征在于，所述方法包括以下步骤：
步骤S1：提供待测区域以及该待测区域所用的上位机；
步骤S2：根据所述上位机触发信号，采集所述待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；
步骤S3：对所述灰度化图像信息，根据半导体引线框架中共有的芯片间具有矩形分割的特点，找到每一工步ROI区域；
步骤S4：计算所述每一工步ROI区域内芯片数量，并找到每一芯片的ROI区域；
所述S4的具体步骤为，在所述每一工步ROI区域内根据芯片引脚切筋成型后均会形成矩形轮廓的特点，找到所有芯片数量，与模板芯片数量对比，如不一致，直接进入步骤S6返回检测错误信息；如一致，裁剪每个芯片的区域作为所述每一芯片的ROI区域；
步骤S5：在所述每一芯片的ROI区域内计算芯片信息；
步骤S6：将所述芯片数量和所述芯片信息分别与模版信息对比后，向所述上位机反馈检测结果。
2.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S2的具体步骤为，根据所述上位机发送的检测开始命令，工业相机采集检测区域的图像信息并转化为灰度化图像信息，再通过均值滤波得到待处理的图像信息。
3.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S3的具体步骤为，根据所有引线框架中共有的芯片间具有矩形分割的特点，找到分割矩形的中心点并拟合成多条分割线，其中两条分割线之间为所述每一工步ROI区域，再根据分割线的斜率进行旋转，去除机械定位误差导致引线框架倾斜引起的计算误差。
4.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S5的具体步骤为，对所述每一芯片ROI区域图像信息进行二值化和边缘化处理，分别计算芯片信息；
所述芯片信息包括芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距和跨度信息。
5.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S6的具体步骤为，将所述芯片信息与标准模板的信息进行对比，向所述上位机反馈检测的结果信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810869324.7A CN109003911B (zh) | 2018-08-02 | 2018-08-02 | 一种半导体芯片引脚成型缺陷检测的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810869324.7A CN109003911B (zh) | 2018-08-02 | 2018-08-02 | 一种半导体芯片引脚成型缺陷检测的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003911A CN109003911A (zh) | 2018-12-14 |
| CN109003911B true CN109003911B (zh) | 2021-07-20 |
Family
ID=64594980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810869324.7A Active CN109003911B (zh) | 2018-08-02 | 2018-08-02 | 一种半导体芯片引脚成型缺陷检测的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003911B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109827970B (zh) * | 2019-02-22 | 2022-06-10 | 英特尔产品（成都）有限公司 | 半导体芯片测试系统和方法 |
| CN111370345B (zh) * | 2020-03-17 | 2021-11-16 | 广西天微电子有限公司 | 芯片检测方法、装置、电子设备和计算机可读存储介质 |
| CN111429444B (zh) * | 2020-04-02 | 2024-03-26 | 苏州杰锐思智能科技股份有限公司 | 芯片外观的检测方法及装置、电子设备、存储介质 |
| CN112200776A (zh) * | 2020-09-25 | 2021-01-08 | 杭州加速科技有限公司 | 芯片封装缺陷检测方法和检测装置 |
| CN112348840A (zh) * | 2020-10-19 | 2021-02-09 | 江苏师范大学 | 基于像素区域生长的qfp芯片引脚缺陷判别方法 |
| CN113269743B (zh) * | 2021-05-20 | 2022-09-30 | 北京理工大学重庆创新中心 | 一种基于迭代平移核实的芯片数量检测方法 |
| CN113916906B (zh) * | 2021-09-03 | 2024-01-09 | 江苏理工学院 | 视觉检测系统led光源照度优化方法及所用实验设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102439708A (zh) * | 2009-02-06 | 2012-05-02 | 新加坡科技研究局 | 检查基板的接合结构的方法和接合结构检验设备 |
| CN104568965A (zh) * | 2014-12-20 | 2015-04-29 | 佛山市多谱光电科技有限公司 | 一种led光源芯片缺陷检测方法及其装置 |
-
2018
- 2018-08-02 CN CN201810869324.7A patent/CN109003911B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102439708A (zh) * | 2009-02-06 | 2012-05-02 | 新加坡科技研究局 | 检查基板的接合结构的方法和接合结构检验设备 |
| CN104568965A (zh) * | 2014-12-20 | 2015-04-29 | 佛山市多谱光电科技有限公司 | 一种led光源芯片缺陷检测方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003911A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109003911B (zh) | 一种半导体芯片引脚成型缺陷检测的方法 | |
| CN110826416B (zh) | 一种基于深度学习的卫浴陶瓷表面缺陷检测方法及装置 | |
| CN109724990B (zh) | 一种包装盒标签中喷码区域的快速定位与检测方法 | |
| CN111179225B (zh) | 一种基于灰度梯度聚类的试纸表面纹理缺陷检测方法 | |
| KR102201911B1 (ko) | 섀도우 그램 이미지를 이용한 자동화 인라인 검사 및 계측 | |
| CN109308700A (zh) | 一种基于印刷品字符的视觉识别缺陷检测方法 | |
| CN107966454A (zh) | 一种基于fpga的端塞缺陷检测装置及检测方法 | |
| CN108960011B (zh) | 部分遮挡的柑橘果实图像识别方法 | |
| CN114219794B (zh) | 基于机器视觉的刨花板表面质量评估方法及系统 | |
| CN102136061A (zh) | 一种矩形石英晶片缺陷自动检测分类识别方法 | |
| TW202202827A (zh) | 缺陷辨識方法以及影像分析系統 | |
| CN106780437B (zh) | 一种快速qfn芯片塑封图像获取与放大方法 | |
| CN112200776A (zh) | 芯片封装缺陷检测方法和检测装置 | |
| CN113256598A (zh) | 一种用于芯片生产的视觉检测系统 | |
| CN115035092A (zh) | 基于图像的瓶体检测方法、装置、设备及存储介质 | |
| CN115866502A (zh) | 一种麦克风零件表面缺陷在线检测流程 | |
| CN112129773A (zh) | 木材表面缺陷检测方法、装置、设备、系统及存储介质 | |
| CN102890089A (zh) | 晶圆缺陷扫描方法及晶圆缺陷扫描机台 | |
| CN107507130A (zh) | 一种快速的qfn芯片引脚图像获取与放大方法 | |
| CN109086643B (zh) | 一种基于机器视觉的彩盒标签检测方法及系统 | |
| Duong et al. | Vision inspection system for pharmaceuticals | |
| CN105825182A (zh) | 一种在线识别裂颖稻种的双面分析方法 | |
| Khule et al. | Automated object counting for visual inspection applications | |
| CN112802015A (zh) | 基于模板匹配的工业颗粒连片制品图像切割方法、装置 | |
| CN110866917A (zh) | 一种基于机器视觉的药片类型及排列方式识别方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A method of defect detection for semiconductor chip pin molding Effective date of registration: 20220630 Granted publication date: 20210720 Pledgee: Hefei high tech Company limited by guarantee Pledgor: ANHUI DAHUA SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: Y2022980009488 |