CN109002568B - 时序估算方法与时序估算装置 - Google Patents

Abstract

本发明公开了一种时序估算方法，适用于功能验证模型。时序估算方法是先于第一时点送出功能验证模型的第一读写要求。于第二时点从总线接收关联于第一读写要求的第一响应。计算第一时点与第二时点之间的延迟时间。当延迟时间大于第一读写要求对应的传输时间时，送出第二读写要求。当延迟时间小于第一读写要求对应的传输时间时，于第二时点经过一补偿时间后送出第二读写要求。补偿时间不大于传输时间与延迟时间的差值。

Description

时序估算方法与时序估算装置

技术领域

本发明是关于一种时序估算方法与时序估算装置，特别是一种关于电路验证的时序估算方法与时序估算装置。

背景技术

行动装置或是穿戴装置的发展依旧是科技业界中的大热门。行动装置或是穿戴装置的外型讲求轻薄短小，而在体积相对小的装置上，如何控制功率的消耗变成很重要的议题。

目前对于多媒体装置功率消耗的仿真或验证大多着重在处理器或内存等大型处理单元上。就实际上而言，这些处理单元本身大多自带时间信息，因此反映出相对应的功率消耗是比较容易的。但除了这些处理单元，其他比较小型的处理单元如视讯处理单元、影像显示处理单元等，在仿真验证上，多是使用纯功能模型进行仿真或验证，而不带任何时间信息，因此提升了反应功率消耗的困难度。但是，若想要重新开发一个自带时间信息的模型以对这些小型的处理单元进行仿真或验证，则可能需花数个月的时间去完成，对开发时程的影响会非常大。

发明内容

(一)要解决的技术问题

本发明在于提供一种时序估算方法与时序估算装置，在精确地反应出多媒体装置功率消耗的情况下，同时使模拟验证的时程长度相当于单纯使用功能模型进行仿真验证的时程长度。

(二)技术方案

本发明公开了一种时序估算方法，所述的时序估算方法适用于功能验证模型。时序估算方法是先于第一时点送出功能验证模型的第一读写要求。于第二时点从总线接收关联于第一读写要求的第一响应。计算第一时点与第二时点之间的延迟时间。当延迟时间大于第一读写要求对应的传输时间时，送出第二读写要求。当延迟时间小于第一读写要求对应的传输时间时，于第二时点经过一补偿时间后送出第二读写要求。补偿时间不大于传输时间与延迟时间的差值。

本发明公开了一种时序估算装置，所述的时序估算装置电性连接处理器与内存。处理器用以驱动功能验证模型于第一时点送出第一读写要求。时序估算装置具有延迟仿真模块与处理时间估测模块。延迟仿真模块用以于第二时点从总线接收关联于第一读写要求的第一响应。且延迟仿真模块用以计算第一时点与第二时点之间的延迟时间。处理时间估测模块用以判断延迟时间是否大于第一读写要求对应的传输时间。当延迟时间大于第一读写要求对应的传输时间时，处理时间估测模块用以送出第二读写要求。当延迟时间不大于第一读写要求对应的传输时间时，处理时间估测模块用以于第二时点经过补偿时间后送出第二读写要求。其中，补偿时间不大于传输时间与延迟时间的差值。

(三)有益效果

综合以上所述，本发明提供了一种时序估算方法与时序估算装置，在一实施例中，是以一个纯功能不带时间信息的模型为基础，示范如何根据不同参数以及不同数据格式反映出相对应的运行时间以及功率消耗。除此之外，本发明提供的时序估算方法与时序估算装置适用于多种多媒体装置的硬件架构，因此可以很快速的套用到任何一个符合标准的视讯处理单元上。

以上之关于本揭露内容之说明及以下之实施方式之说明系用以示范与解释本发明之精神与原理，并且提供本发明之专利申请范围更进一步之解释。

附图说明

图1A是根据本发明一实施例所绘示的待测系统的功能方块示意图。

图1B是根据本发明一实施例所绘示的仿真系统的功能方块示意图。

图2是执行图1所示的本发明一实施例的仿真装置的功能方块示意图。

图3是根据本发明一实施例所绘示的时序估算方法的步骤流程图。

图4A是根据本发明一实施例所绘示的功能验证模型与硬件模型的时序示意图。

图4B是根据本发明另一实施例所绘示的功能验证模型与硬件模型的时序示意图。

图4C是根据本发明再一实施例所绘示的功能验证模型与硬件模型的时序示意图。

图4D是根据本发明又一实施例所绘示的功能验证模型与硬件模型的时序示意图。

图5是根据本发明一实施例所绘示的时序估算方法的方法流程图。

图6是根据本发明一实施例所绘示的功能验证模型的功能方块图。

图7是根据本发明一实施例所绘示的功能验证模型的功能方块图。。

【符号说明】

12、12’、12” 处理器

14、14a、14b、14’、14” 内存

142’ 第一记忆单元

144’ 第二记忆单元

22 功能验证模型

25 动态随机存取内存

26 直接内存访问模块

27 静态随机存取内存

3 仿真装置

B 总线

rep1～rep4 响应

req1～req5 读写要求

T1～T8 时点

TL1～TL4 延迟时间

Tt1～Tt4 传输时间

TR1～TR3 逾时差值

Tins1～Tins4 不足差值

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

以下在实施方式中详细叙述本发明的详细特征，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本发明。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

请参照图1A、图1B与图2，图1A是根据本发明一实施例所绘示的待测系统的功能方块示意图，图1B是根据本发明一实施例所绘示的仿真系统的功能方块示意图，图2是执行图1所示的本发明一实施例的仿真装置的功能方块示意图。

如图2所示，仿真装置3具有处理器12与内存14。内存电性连接处理器。内存用以储存至少一指令。当处理器12执行至少一指令时，仿真装置3执行时序估算方法。

图1A示出了待测系统2的架构。待测系统2具有待测组件22、动态随机存取内存25、直接内存访问模块26、静态随机存取内存27与总线B。总线B电性连接待测组件22、动态随机存取内存25、直接内存访问模块26与静态随机存取内存27。待测组件22例如为中央处理器、图形处理器、编码器或是译码器，在此并不加以限制。总线B可以为任意的数据交换架构。

如图1B所示，仿真装置3信号连接该功能验证模型42。在实际中，是以功能验证模型42仿真待测组件22，并以硬件模型44仿真图1A中的动态随机存取内存25、直接内存访问模块26、静态随机存取内存27与总线B。通过令仿真装置3控制功能验证模型42与硬件模型44传输数据，从而可以获得出至少一待测组件22的传输时序与相关效能。

请再参照图6以说明功能验证模型的实施态样，图6是根据本发明一实施例所绘示的功能验证模型的功能方块图。在图6所示的实施例中，功能验证模型42’具有延迟仿真模块101与处理时间估测模块103。

该功能验证模型42’于一第一时点送出第一读写要求后，并于第二时点从总线B接收关联于第一读写要求的第一响应。该延迟仿真模块101记录该第一时点与该第二时点，并且计算第一时点与第二时点之间的延迟时间。

该处理时间估测模块103判断所述的延迟时间是否大于等于第一读写要求对应的传输时间。当延迟时间大于等于第一读写要求对应的传输时间时，功能验证模型42用以送出第二读写要求。当延迟时间不大于等于第一读写要求对应的传输时间时，处理时间估测模块103于第二时点经过补偿时间后送出第二读写要求。其中，所述的补偿时间不大于传输时间与延迟时间的差值。

在一实施例中，当延迟时间大于等于传输时间时，处理时间估测模块103更用以计算延迟时间与传输时间的逾时差值，并将逾时差值加入逾时总值。当延迟时间小于传输时间时，处理时间估测模块103用以计算延迟时间与传输时间的不足差值。当逾时总值大于零时，处理时间估测模块103用以自逾时总量中扣除相当于不足差值的时间量，并令补偿时间为零。在实际中，当逾时总值不大于零时处理时间估测模块103例如用以计算不足差值并以不足差值做为补偿时间。其中，所述的传输时间例如为读写要求的平均传输时间。

请再参照图7，以说明功能验证模型的另一种实施态样，图7是根据本发明一实施例所绘示的功能验证模型的功能方块图。在图7所示的实施例中，所述功能验证模型42”依据至少一画格(frame)中的多个切片(slice)提供多个读写要求，以经由总线B存取内存。功能验证模型42”更具有运行时间预测模块109与传输数计算模块107。

传输数计算模块107，用以取得读写要求对应的至少一画格所对应的总读写要求次数。总读写要求次数例如系用以指示读写的总次数。于一实施例中，该时序估算装置会先在一段组态设定时间中取得所需的参数。传输数计算模块107例如是在所述的组态设定时间中取得总读写要求次数。在实际中，传输数计算模块107例如是依据读写要求对应的至少一切片的类型(slice type)、至少一画格的分辨率、至少一画格的编码方式或是关联读写要求的其他参数，以估计(estimation)得总读写要求次数。或者，功能验证模型42”会在所述的组态设定时间中完整地跑过一次模拟，以取得实际的总读写要求次数。上述仅为举例示范，实际上并不以此为限。

该时间预测模块109用以依据读写要求对应的至少一切片的类型(slice type)、至少一画格的分辨率或至少一画格的编码方式取得读写要求所需的总传输时间。且运行时间预测模块109用以依据总传输时间与总读写要求次数取得读写要求的平均传输时间。如前所述，在一实施例中，平均传输时间即被作为前述的传输时间。

在一实施例中，所述的读写要求其中之一具有第一读写长度，而功能验证模型具有第二读写长度。如图7所示，功能验证模型42”例如更具有流量调整模块105，流量调整模块105用以判断第一读写长度是否相等于第二读写长度。当判断第一读写长度与第二读写长度不相等时，调整读写要求的读写长度为第二读写长度。举例来说，第一读写长度是128字节，而第二读写长度为16字节，此时读写要求被分割为8个具有第二读写长度的子要求，流量调整模块105分别接收各子要求，从而使流量调整模块105接收得完整的读写要求。在另一实施例中，第一读写长度是16字节，而第二读写长度为128字节，此时，功能验证模型42”可以直接接收完整的读写要求，流量调整模块105不需要对读写要求进行处理亦或流量调整模块105收集8个具有第一读写长度的子要求后，功能验证模型再接收该完整的读写要求。

在实际中，该功能验证模型42”依据至少一画格(frame)中的多个切片(slice)提供多个读写要求，以经由总线存取内存。该时间预测模块109用以依据至少一切片的类型(slice type)、至少一画格的分辨率或至少一画格的编码方式与延迟时间计算出功率消耗值。功率消耗值例如为平均功率或是瞬时功率。

以下举图3至图4D为例，以具体说明时序估算装置的时序作动。请先参照图3，图3是为根据本发明一实施例所绘示的时序估算方法的步骤流程图。在步骤S203中，判断当前的延迟时间是否大于等于传输时间。若是，进入步骤S205，设定补偿时间为零，接着进入步骤S207，计算延迟时间与传输时间的逾时差值，将逾时差值加入逾时总值。而在步骤S203中，若判断当前的延迟时间不大于等于传输时间则进入步骤209。在步骤S209中，计算传输时间与延迟时间的不足差值，判断逾时总值是否大于零。若是，进入步骤S213。若否，进入步骤S211。在步骤S211中，以不足差值为补偿时间。而在步骤S213中，令补偿时间为零，并将逾时总值扣除不足差值。请参照以下的叙述以说明不同判断结果下的情况。

请参照图4A，图4A是根据本发明一实施例所绘示的功能验证模型与硬件模型的时序示意图。在第一时点T1，该功能验证模型42送出第一读写要求req1。在第二时点T2，从硬件模型44接收关联于第一读写要求req1的第一响应rep1。功能验证模型42计算第一时点T1与第二时点T2之间的延迟时间TL1。在此实施例中，延迟时间TL1不大于等于第一读写要求req1对应的传输时间Tt1，因此，该功能验证模型42于第二时点T2经过补偿时间后的第三时点T3送出第二读写要求req2。补偿时间不大于传输时间Tt与延迟时间T1的差值。在此实施例中，补偿时间系相等于传输时间Tt与延迟时间T1的不足差值Tins1，也就是说，该功能验证模型42于第二时点T2经过一段相当于不足差值Tins1长度的时间之后再送出第二读写要求req2。从而，以使功能验证模型42送出读写要求至接收关联于读写要求响应之间的时间长度实质上等于读写要求所对应的传输时间Tt。

请接着参照图4B，图4B是根据本发明另一实施例所绘示的功能验证模型与硬件模型的时序示意图。该功能验证模型42于第四时点T4送出第三读写要求req3，并于第五时点T5接收到关联于第三读写要求req3的第三响应rep3。其中，第四时点T4与第五时点T5之间具有延迟时间TL3。延迟时间TL3大于等于第三读写要求req3所对应的传输时间Tt3。在此情况下，功能验证模型42在接着送出第四读写要求req4。在一实施例中，功能验证模型42系于第六时点T6送出第四读写要求req4，第六时点T6实质上相同于第五时点T5。

如前所述，延迟时间可能大于等于传输时间，或者延迟时间可能不大于传输时间。也就是说，延迟时间与传输时间之间可能具有一差值。以传输时间为基准来说，在一实施例中，在延迟时间不大于等于传输时间的情况下，功能验证模型42计算延迟时间与传输时间之间的不足差值，并设定补偿时间的长度相等于此不足差值，且自一逾时总值中扣除不足差值。而在延迟时间大于等于读写要求所对应的传输时间的情况下，功能验证模型42计算延迟时间与传输时间之间的逾时差值，并将逾时差值加入逾时总值，并设定补偿时间为零。功能验证模型42系用以依据逾时总值选择性地调整后续的补偿时间的大小。上述提到的各差值例如为绝对值，但并不以此为限。

举实际的参数来说，该时序估算装置1例如统计有一逾时总值TR(作为文字说明用，并未标示于图中)。在图4A所示的实施例中，该功能验证模型42于第二时点T2接收到关联于第一读写要求req1的第一响应rep1时，功能验证模型42纪录并计算延迟时间TL1与传输时间Tt1之间的不足差值Tins1，功能验证模型42设定补偿时间的长度等同于不足差值Tins1，也就是说，在接收到第一响应rep1后，功能验证模型42经过一段相当于不足差值Tins1长度的时间后再提供第二读写要求req2。而在图4B所示的实施例中，该功能验证模型42于第五时点T5接收到关联于第三读写要求req3的第三响应rep3时，功能验证模型42记录并计算延迟时间TL3与传输时间Tt3之间的逾时差值TR3，且系将逾时差值TR3加入逾时总值TR中。

在实际中，依据逾时总值的大小，功能验证模型42可以设定对应的补偿时间长度，或者功能验证模型42也可以有不同的更新逾时总值的方式。请接着参照图4C以对逾时总值的计算方式进行说明，图4C是根据本发明再一实施例所绘示之功能验证模型与硬件模型的时序示意图。在图4C所示的实施例中，图4C所述的实施例是延续于图4B所述的实施例的其中一种情况。在图4C所述的实施例中，该功能验证模型42于第六时点T6送出第四读写要求req4，且于第七时点T7接收到关联于第四读写要求req4的第四响应rep4。第六时点T6与第七时点T7之间的延迟时间TL4小于第四读写要求req4对应的传输时间Tt4，且延迟时间TL4与第四读写要求req4对应的传输时间Tt4之间具有不足差值Tins4。在实际中，功能验证模型42例如还判断逾时总值TR是否大于零。在此实施例中，由于逾时总值TR大于零，虽然延迟时间TL4不大于传输时间Tt4，补偿时间还是被设为零，并将逾时总值扣除不足差值。也就是说，该功能验证模型42系于第八时点T8送出第五读写要求req5，第八时点T8实质上相同于第七时点T7，或者说第八时点T8紧接着第七时点T7。

请接着参照图4D，图4D是根据本发明又一实施例所绘示的功能验证模型与硬件模型的时序示意图。在图4D所示的实施例中，该功能验证模型42于第六时点T6送出第四读写要求req4，且于第七时点T7接收到关联于第四读写要求req4的第四响应rep4。第六时点T6与第七时点T7之间的延迟时间TL4小于第四读写要求req4对应的传输时间Tt4，且延迟时间TL4与第四读写要求req4对应的传输时间Tt4之间具有不足差值Tins4。在实际中，功能验证模型42例如更判断逾时总值TR是否大于零。在此实施例中，逾时总值TR等于零或为负值，功能验证模型42以不足差值Tins4为补偿时间。

前述的各传输时间Tt1～Tt4可以彼此不同，也可以彼此相同。在一实施例中，所述的传输时间系为依据多个读写指令所对应的实际传输时间取得的平均传输时间。在一实施例中，该功能验证模型42依据至少一画格(frame)中的多个切片(slice)提供多个读写要求，每一切片对应于所述的各要求的至少其中之一。功能验证模型42系依据读写要求对应的至少一切片的类型(slice type)、至少一画格的分辨率或至少一画格的编码方式取得读写要求所需的总传输时间，且取得至少一画格所对应的总读写要求次数。功能验证模型42再依据总传输时间与总读写要求次数取得读写要求的平均传输时间。其中，编码方式例如为H.264，当编码方式为H.264时，切片类型例如为I类型、P类型或B类型。上述仅为举例示范，但本发明所提供的功能验证模型42并不限于上述的实施情境当中，而且也不限于以画格为基础的验证方式。

在一实施例中，当该功能验证模型42，例如编码器23，其经由总线B存取动态随机存取内存25所储存之数据以进行编码，功能验证模型42依据至少一切片的类型、至少一画格的分辨率或至少一画格的编码方式与延迟时间计算出编码过程的功率消耗值。所述的功率消耗值可以是平均功率或者是瞬时功率。

依据上述，本发明提供了一种时序估算方法，请参照图5以说明所述的时序估算方法，图5是根据本发明一实施例所绘示的时序估算方法的方法流程图。所述的时序估算方法适用于估算该待测系统2的功能验证模型42的效能。功能验证模型42依据至少一画格(frame)中的多个切片(slice)提供多个读写要求，以经由总线存取内存。如图所示，在时序估算方法中，依据总传输时间与总读写要求次数取得读写要求的平均时间。在时序估算方法的步骤S101中，该功能验证模型42于第一时点送出第一读写要求。在步骤S103中，于第二时点从总线接收关联于第一读写要求的第一响应。在步骤S105中，计算第一时点与第二时点之间的延迟时间。在步骤S106中，判断延迟时间是否大于等于第一读写要求对应的传输之间。在步骤S107中，当延迟时间大于等于第一读写要求对应的传输时间时，送出第二读写要求。在步骤S109中，当延迟时间小于第一读写要求对应的传输时间时，于第二时点经过一补偿时间后送出第二读写要求。补偿时间不大于传输时间与延迟时间的差值。

综合以上所述，本发明提供了一种时序估算方法与仿真装置，在一实施例中，是以一个纯功能不带时间信息的模型为基础，示范如何根据不同参数以及不同数据格式反应出相对应的运行时间以及功率消耗。除此之外，本发明提供的时序估算方法与仿真装置适用于多种特定的硬件架构，因此可以很快速的套用到任何一个符合标准的视讯处理单元上。通过本发明提供的时序估算方法与仿真装置，可以在数个礼拜内就反映出时间以及功率消耗等信息。除此之外，用户还可以根据目前系统的流量动态调整视讯处理单元的速度来反映相对应的流量。例如目前的系统流量很繁忙，处理的资料量会被减少来减轻整体的负担；相对地，如果系统有很充裕的时间处理，处理的速度会被加快。这两种不同的情况在反应时间跟功率消耗上会有非常大的差距，因此必须列入当作参考条件。除此之外，本发明提供的时序估算方法与仿真装置更允许用户自行定义某些特定参数来符合不同的视讯处理组件的输入，而更具弹性并符合用户各种不同的需求。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种时序估算方法，适用于一纯功能不带时间信息的功能验证模型，该功能验证模型用以提供多个读写要求，以仿真经由一总线存取一内存，该时序估算方法包括：

取得一第一时点，该功能验证模型于该第一时点送出一第一读写要求；

取得一第二时点，该功能验证模型于该第二时点从该总线接收关联于该第一读写要求的一第一响应；

计算该第一时点与该第二时点之间的一延迟时间；

判断该延迟时间是否大于等于该第一读写要求对应的一传输时间，该传输时间为该些读写要求的平均传输时间；

当该延迟时间大于等于该第一读写要求对应的该传输时间时，该功能验证模型送出一第二读写要求；以及

当该延迟时间小于该第一读写要求对应的该传输时间时，该功能验证模型于该第二时点经过一补偿时间后送出该第二读写要求，该补偿时间不大于该传输时间与该延迟时间的差值；

其中，每一切片对应于该些读写要求的至少其中之一，该些读写要求包括该第一读写要求和该第二读写要求；依据该些读写要求对应的至少一切片的类型、至少一画格的分辨率或该至少一画格的编码方式取得该些读写要求所需的一总传输时间；取得该至少一画格所对应的一总读写要求次数；依据该总传输时间与该总读写要求次数取得该些读写要求的该平均传输时间；

依据该至少一切片的类型、该至少一画格的分辨率或该至少一画格的编码方式与该延迟时间计算出一功率消耗值。

2.如权利要求1所述的时序估算方法，还包括：获取一逾时总值，该逾时总值至少是基于历史延迟时间与历史传输时间之间的历史逾时差值得到的，该历史延迟时间和历史传输时间对应的历史时点在该第一时点之前；其中当该延迟时间大于等于该第一读写要求对应的该传输时间时，包括：

计算该延迟时间与该传输时间的一逾时差值；以及

将该逾时差值加入该逾时总值。

3.如权利要求2所述的时序估算方法，其中当该延迟时间小于该第一读写要求对应的该传输时间时，包括：

计算该传输时间与该延迟时间的一不足差值；

判断该逾时总值是否大于零；

当该逾时总值大于零时，令该补偿时间为零，并将该逾时总值扣除该不足差值；以及

当该逾时总值不大于零时，以该不足差值为该补偿时间。

4.如权利要求1所述的时序估算方法，其中该些读写要求其中之一具有一第一读写长度，该功能验证模型具有一第二读写长度，该时序估算方法更包括：

判断该第一读写长度是否相等于该第二读写长度；以及

当判断该第一读写长度与该第二读写长度不相等时，调整该些读写要求的读写长度为该第二读写长度。

5.一种仿真装置，包括：

一处理器；

一内存，电性连接该处理器，该内存用以储存至少一指令；

其中，当该处理器执行该至少一指令时，该仿真装置执行如权利要求1~4中任一项所述的时序估算方法。

Images