CN108988846A - 一种信号传输装置及系统 - Google Patents

一种信号传输装置及系统 Download PDF

Info

Publication number
CN108988846A
CN108988846A CN201810985109.3A CN201810985109A CN108988846A CN 108988846 A CN108988846 A CN 108988846A CN 201810985109 A CN201810985109 A CN 201810985109A CN 108988846 A CN108988846 A CN 108988846A
Authority
CN
China
Prior art keywords
transmission
equipment
signal
transmission circuit
low level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810985109.3A
Other languages
English (en)
Other versions
CN108988846B (zh
Inventor
吕长兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mobvoi Innovation Technology Co Ltd
Original Assignee
Chumen Wenwen Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chumen Wenwen Information Technology Co Ltd filed Critical Chumen Wenwen Information Technology Co Ltd
Priority to CN201810985109.3A priority Critical patent/CN108988846B/zh
Publication of CN108988846A publication Critical patent/CN108988846A/zh
Application granted granted Critical
Publication of CN108988846B publication Critical patent/CN108988846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明实施例提供了一种信号传输装置及系统,该信号传输装置包括:第一传输电路、第二传输电路以及传输线;第一传输电路,用于在接收到外部的第一设备传输的信号时,检测信号对应的电平是否为低电平;如果是,向传输线传输低电平;否则,向传输线传输高电平;传输线,用于在接收到第一传输电路传输的低电平时,向第二传输电路传输低电平;在接收到第一传输电路传输的高电平时,向第二传输电路传输高电平;第二传输电路,用于在接收到传输线传输的低电平时,向外部的第二设备传输低电平;在接收到传输线传输的高电平时,向第二设备传输高电平。因此,本发明实施例提供的方案电路结构简单,降低了信号传输的成本。

Description

一种信号传输装置及系统
技术领域
本发明实施例涉及电子技术领域,特别是涉及一种信号传输装置及系统。
背景技术
随着信息技术的发展,越来越多的设备之间需要进行信号传输。
目前,在两个需要进行信号交互的设备之间距离较远时,为了使两个设备能够进行信号传输,通常需要部署特定的长距离传输芯片来完成两个设备之间的信号传输。但是,长距离传输芯片价格昂贵,且通常需要部署较为复杂的电路与其相互配合才能完成信号传输。
因此,在进行发明创造的过程中,发明人发现现有的方式电路结构复杂,且信号传输的成本较高。
发明内容
有鉴于此,本发明实施例提出了一种信号传输装置及系统,主要目的在于电路结构简单,降低了信号传输的成本。
第一方面,本发明实施例提供了一种信号传输装置,该信号传输装置包括:
第一传输电路、第二传输电路以及传输线;
所述第一传输电路,用于在接收到外部的第一设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线传输低电平;否则,向所述传输线传输高电平;
所述传输线,用于在接收到所述第一传输电路传输的低电平时,向所述第二传输电路传输低电平;在接收到所述第一传输电路传输的高电平时,向所述第二传输电路传输高电平;
所述第二传输电路,用于在接收到所述传输线传输的低电平时,向外部的第二设备传输低电平;在接收到所述传输线传输的高电平时,向所述第二设备传输高电平。
可选的,
所述信号为I2C信号,所述第一传输电路、所述第二传输电路以及所述传输线的数量均为两个;
两个所述第一传输电路、两个所述第二传输电路以及两个所述传输线中的一个所述第一传输电路、一个所述第二传输电路以及一个所述传输线的连接关系为:
所述第一传输电路的第一端与所述第一设备的串行数据接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的串行数据接口相连,第二端与所述传输线的第二端相连;
两个所述第一传输电路、两个所述第二传输电路以及两个所述传输线中的另一个所述第一传输电路、另一个所述第二传输电路以及另一个所述传输线的连接关系为:
所述第一传输电路的第一端与所述第一设备的串行时钟接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的串行时钟接口相连,第二端与所述传输线的第二端相连。
可选的,
所述信号为单总线信号,所述第一传输电路、所述第二传输电路以及所述传输线的数量均为一个;
所述第一传输电路的第一端与所述第一设备的单总线接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的单总线接口相连,第二端与所述传输线的第二端相连。
可选的,
所述第一传输电路,包括:第一电阻、第二电阻以及第一NMOS管;
所述第一电阻的第一端分别与所述第一设备以及所述第一NMOS管的源极相连,第二端分别与第一电源以及所述第一NMOS管的栅极相连;
所述第一NMOS管的源极分别与所述第一设备以及所述第一电阻的第一端相连,栅极与所述第一电阻的第二端以及所述第一电源相连,漏极分别与所述传输线的第一端以及所述第二电阻的第一端相连,用于在所述第一设备传输的信号对应的电平为低电平时,导通;在所述第一设备传输的信号对应的电平不是低电平,且所述第一设备传输的信号对应的电平为高电平或所述第一设备传输的信号为高阻态时,截止;
所述第二电阻的第一端分别与所述传输线的第一端以及所述第一NMOS管的漏极相连,第二端与第二电源相连;其中,所述第二电源的电压高于所述第一电源的电压。
可选的,
所述第二传输电路,包括:第三电阻、第四电阻以及第二NMOS管;
所述第三电阻的第一端分别与所述第二设备以及所述第二NMOS管的漏极相连,第二端分别与第三电源以及所述第二NMOS管的栅极相连;
所述第二NMOS管的漏极分别与所述第二设备以及所述第三电阻的第一端相连,栅极与所述第三电阻的第二端以及所述第三电源相连,源极分别与所述传输线的第二端以及所述第四电阻的第一端相连,用于在所述传输线传输来的电平为低电平时,导通;在所述传输线传输来的电平不是低电平时,截止;
所述第四电阻的第一端分别与所述传输线的第二端以及所述第二NMOS管的源极相连,第二端与第四电源相连;其中,所述第四电源的电压高于所述第三电源的电压。
可选的,
所述传输线为双绞线;
所述双绞线中的一个绞线的两端分别与所述第一传输电路以及所述第二传输电路相连;
所述双绞线中的另一个绞线的两端分别与地线相连,或,所述双绞线中的另一个绞线的两端分别与第五电源以及第六电源相连,其中,所述第五电源的电压与所述第六电源的电压相同。
可选的,
所述第二传输电路,用于在接收到所述第二设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线传输低电平;否则,向所述传输线传输高电平;
所述传输线,用于在接收到所述第二传输电路传输的低电平时,向所述第一传输电路传输低电平;在接收到所述第二传输电路传输的高电平时,向所述第一传输电路传输高电平;
所述第一传输电路,用于在接收到所述传输线传输的低电平时,向所述第一设备传输低电平;在接收到所述传输线传输的高电平时,向所述第一设备传输高电平。
第二方面,本发明实施例提供了一种信号传输系统,该信号传输系统包括:
第一设备、第二设备以及上述中任一所述的信号传输装置;
所述第一设备,用于向所述信号传输装置传输信号;
所述第二设备,用于接收所述信号传输装置传输的低电平或高电平。
可选的,
所述信号为I2C信号;
所述第一设备的串行数据接口和串行时钟接口分别与所述信号传输装置相连;
所述第二设备的串行数据接口和串行时钟接口分别与所述信号传输装置相连。
可选的,
所述信号为单总线信号;
所述第一设备的单总线接口与所述信号传输装置相连;所述第二设备的单总线接口与所述信号传输装置相连。
可选的,
所述第二设备,还用于向所述信号传输装置传输信号;
所述第一设备,还用于接收所述信号传输装置传输的低电平或高电平。
本发明实施例提供了一种信号传输装置及系统,该信号传输装置包括第一传输电路、第二传输电路以及传输线。第一传输电路在接收到第一设备传输的信号时,检测信号对应的电平是否为低电平,如果检测到信号对应的电平是低电平则向传输线传输低电平。传输线在接收到第一传输电路传输的低电平时,向第二传输电路传输低电平。第二传输电路在接收到传输线传输的低电平时,向第二设备传输低电平,以使第二设备根据接收到低电平得到第一设备的信号。如果第一传输电路检测到信号对应的电平不是低电平则向传输线传输高电平。传输线在接收到第一传输电路传输的高电平时,向第二传输电路传输高电平。第二传输电路在接收到传输线传输的高电平时,向第二设备传输高电平,以使第二设备根据接收到高电平得到第一设备的信号。通过上述可知,本发明实施例提供的方案通过第一传输电路、第二传输电路以及传输线便可以完成第一设备和第二设备之间的信号传输,并不需要部署特定的长距离传输芯片,因此,本发明实施例提供的方案电路结构简单,降低了信号传输的成本。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明一个实施例提供的一种信号传输装置的结构示意图;
图2示出了本发明另一个实施例提供的一种信号传输装置的结构示意图;
图3示出了本发明又一个实施例提供的一种信号传输装置的结构示意图;
图4示出了本发明又一个实施例提供的一种信号传输装置的结构示意图;
图5示出了本发明一个实施例提供的一种信号传输系统的结构示意图;
图6示出了本发明另一个实施例提供的一种信号传输系统的结构示意图;
图7示出了本发明又一个实施例提供的一种信号传输系统的结构示意图;
图8示出了本发明又一个实施例提供的一种信号传输系统的结构示意图。
具体实施方式
下面将参照附图更加详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示,本发明实施例提供了一种信号传输装置,该信号传输装置包括:
第一传输电路101、第二传输电路102以及传输线103;
所述第一传输电路101,用于在接收到外部的第一设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线103传输低电平;否则,向所述传输线103传输高电平;
所述传输线103,用于在接收到所述第一传输电路101传输的低电平时,向所述第二传输电路102传输低电平;在接收到所述第一传输电路101传输的高电平时,向所述第二传输电路102传输高电平;
所述第二传输电路102,用于在接收到所述传输线103传输的低电平时,向外部的第二设备传输低电平;在接收到所述传输线103传输的高电平时,向所述第二设备传输高电平。
根据图1所示的实施例,该信号传输装置包括第一传输电路、第二传输电路以及传输线。第一传输电路在接收到第一设备传输的信号时,检测信号对应的电平是否为低电平,如果检测到信号对应的电平是低电平则向传输线传输低电平。传输线在接收到第一传输电路传输的低电平时,向第二传输电路传输低电平。第二传输电路在接收到传输线传输的低电平时,向第二设备传输低电平,以使第二设备根据接收到低电平得到第一设备的信号。如果第一传输电路检测到信号对应的电平不是低电平则向传输线传输高电平。传输线在接收到第一传输电路传输的高电平时,向第二传输电路传输高电平。第二传输电路在接收到传输线传输的高电平时,向第二设备传输高电平,以使第二设备根据接收到高电平得到第一设备的信号。通过上述可知,本发明实施例提供的方案通过第一传输电路、第二传输电路以及传输线便可以完成第一设备和第二设备之间的信号传输,并不需要部署特定的长距离传输芯片,因此,本发明实施例提供的方案电路结构简单,降低了信号传输的成本。
在本发明一个实施例中,第一设备和第二设备的具体型式可以根据业务要求确定。比如,可选的,第一设备和第二设备均为服务器。
在本实施例中,举例说明:第一设备为本地主服务器,第二设备为远端从服务器。第一设备和第二设备之间可以通过信号传输装置进行远距离信号传输,该远距离信号传输是双向的,也就是第一设备的信号可以通过信号传输装置传输给第二设备,第二设备的信号也可以通过信号传输装置传输给第一设备。
在本发明一个实施例中,如图2所示,所述第一传输电路101包括第一电阻1011、第二电阻1012以及第一NMOS管1013;
所述第一电阻1011的第一端分别与所述第一设备以及所述第一NMOS管1013的源极相连,第二端分别与第一电源以及所述第一NMOS管1013的栅极相连;
所述第一NMOS管1013的源极分别与所述第一设备以及所述第一电阻1011的第一端相连,栅极与所述第一电阻1011的第二端以及所述第一电源相连,漏极分别与所述传输线103的第一端以及所述第二电阻1012的第一端相连,用于在所述第一设备传输的信号对应的电平为低电平时,导通;在所述第一设备传输的信号对应的电平不是低电平,且所述第一设备传输的信号对应的电平为高电平或所述第一设备传输的信号为高阻态时,截止;
所述第二电阻1012的第一端分别与所述传输线103的第一端以及所述第一NMOS管1013的漏极相连,第二端与第二电源相连;其中,所述第二电源的电压高于所述第一电源的电压。
在本实施例中,第一电阻以及第二电阻的具体型式可以根据业务要求确定。比如,可选的,第一电阻和第二电阻可以是固定电阻也可以是可变电阻。当选用可变电阻时需要将其阻值调整到符合业务要求的阻值上。
在本实施例中,第一电阻以及第二电阻的阻值可以根据业务要求确定。可选的,第一电阻和第二电阻可以根据业务要求选择1KΩ-100KΩ之间的任意一个阻值,比如,第一电阻为10KΩ或12KΩ、第二电阻为15KΩ或5KΩ。
在本实施例中,举例说明:如图2所示,图2中所示的连接关系为:
第一电阻1011的第一端R1分别与外部的第一设备以及第一NMOS管1013的源极S相连,第二端R2分别与第一电源201以及第一NMOS管1013的栅极G相连。这里第一电源201的电压可以根据业务要求确定。比如,可选的,第一电源可以为电压是3.3V的电源。
第一NMOS管1013的源极S分别与外部的第一设备以及第一电阻1011的第一端R1相连,栅极G与第一电阻1011的第二端R2以及第一电源201相连,漏极D分别与传输线103的第一端以及第二电阻1012的第一端R3相连。
第二电阻1012的第一端R3分别与传输线103的第一端以及第一NMOS管1013的漏极D相连,第二端R4与第二电源202相连。其中,第二电源202的电压高于第一电源201的电压,可选的,第二电源202的电压可以为第一电源201的电压的2-5倍。这里第二电源202的电压可以根据业务要求确定,比如,可选的,第二电源202为电压12V的电源。
在第一设备向第一传输电路201传输的信号对应的电平为低电平(该低电平小于第一电源的电压,比如0V)时,导致第一NMOS管1013的源极S处的电压小于栅极G的电压(3.3V),因此此时第一NMOS管1013导通。在第一NMOS管1013导通时将低电平(比如,0V)传输给传输线103,以使传输线103将低电平(比如,0V)传输给第二传输电路102。
在第一设备向第一传输电路201传输的信号对应的电平为高电平(比如3.3V)时,导致第一NMOS管1013的源极S处的电压等于栅极G的电压3.3V,因此此时第一NMOS管1013截止。在第一NMOS管1013截止时,经过第二电阻1012的上拉作用,将第一NMOS管1013的漏极D处的电平上拉至与第二电源202电压相同的高电平(比如,12V),从而使得第一传输电路将高电平(比如,12V)传输给传输线103,以使传输线103将高电平传(比如,12V)输给第二传输电路102。
在第一设备向第一传输电路201传输的信号为高阻态时,第一NMOS管1013截止。在第一NMOS管1013截止时,经过第二电阻1012的上拉作用,将第一NMOS管1013的漏极D处的电平上拉至与第二电源202电压相同的高电平(比如,12V),从而使得第一传输电路101将高电平(比如,12V)传输给传输线103,以使传输线103将高电平(比如,12V)传输给第二传输电路102。
在本发明一个实施例中,如图3所示,所述第二传输电路102包括第三电阻1021、第四电阻1022以及第二NMOS管1023;
所述第三电阻1021的第一端分别与所述第二设备以及所述第二NMOS管1023的漏极相连,第二端分别与第三电源以及所述第二NMOS管1023的栅极相连;
所述第二NMOS管1023的漏极分别与所述第二设备以及所述第三电阻1021的第一端相连,栅极与所述第三电阻1021的第二端以及所述第三电源相连,源极分别与所述传输线的第二端以及所述第四电阻1022的第一端相连,用于在所述传输线103传输来的电平为低电平时,导通;在所述传输线103传输来的电平不是低电平时,截止;
所述第四电阻1022的第一端分别与所述传输线103的第二端以及所述第二NMOS管1023的源极相连,第二端与第四电源相连;其中,所述第四电源的电压高于所述第三电源的电压。
在本实施例中,第三电阻以及第四电阻的具体型式可以根据业务要求确定。比如,可选的,第三电阻和第四电阻可以是固定电阻也可以是可变电阻。当选用可变电阻时需要将其阻值调整到符合业务要求的阻值上。
在本实施例中,第三电阻以及第四电阻的阻值可以根据业务要求确定。可选的,第三电阻和第四电阻可以根据业务要求选择1KΩ-100KΩ之间的任意一个阻值,比如,第三电阻为10KΩ、第二电阻为20KΩ。
在本实施例中,举例说明:如图3所示,图3中所示的连接关系为:
第三电阻1021的第一端R5分别与外部的第二设备以及第二NMOS管1023的漏极D相连,第二端R6分别与第三电源203以及第二NMOS管1023的栅极G相连。这里第三电源203的电压可以根据业务要求确定。比如,可选的,第三电源203可以为电压是3.3V的电源。
第二NMOS管1023的漏极D分别与外部的第二设备以及第三电阻1021的第一端R5相连,栅极G与第三电阻1021的第二端R6以及第三电源203相连,源极S分别与传输线103的第二端以及第四电阻1022的第一端R7相连。
第四电阻1022的第一端R7分别与传输线103的第二端以及第二NMOS管1023的源极S相连,第二端R8与第四电源204相连,其中,第四电源204的电压高于第三电源203的电压。可选的,第四电源204的电压可以为第三电源203的电压的2-5倍。这里第四电源204的电压可以根据业务要求确定,比如,可选的,第四电源204为电压12V的电源。
在传输线103向第二NMOS管1023的源极S输入低电平(比如0V)时,导致第二NMOS管1013的源极S处的电压小于栅极G处的电压3.3V,因此此时第二NMOS管1023导通。在第二NMOS管1023导通时将低电平(比如0V)传输给第二设备。
在传输线103向第二NMOS管1023的源极S输入高电平(比如12V)时,导致第二NMOS管1023的源极S处的电压(比如12V)大于栅极G处的电压(比如3.3V),因此此时第二NMOS管1023截止。在第二NMOS管1023截止时,经过第三电阻1021的上拉作用,将第二NMOS管1023的漏极S处的电平上拉至与第三电源203电压相同的高电平(比如3.3V),并将高电平(比如3.3V)传输给第二设备。
在本发明一个实施例中,所述传输线103为双绞线1031;
所述双绞线1031中的一个绞线的两端分别与所述第一传输电路101以及所述第二传输电路102相连;
所述双绞线1031中的另一个绞线的两端分别与地线相连,或,所述双绞线中的另一个绞线的两端分别与第五电源以及第六电源相连,其中,所述第五电源的电压与所述第六电源的电压相同。
在本实施例中,双绞线的绞线密度可以根据业务要求确定。在要求滤除共模干扰的效果越好时,双绞线的绞线密度越大。
在本实施例中,根据低电平以及高电平的大小来确定出双绞线的长度,以便及时在双绞线传输电平时,也可以使电平清晰的传输到第二传输电路中。
在本实施例中,在双绞线中一个绞线分别与第五电源和第六电源相连时,该第五电源和第六电源可以是分别为该绞线特别设定的电源,也可以是第一传输电路和第二传输电路中已经存在的电源。但需要注意的是,这两个电源的电压需要相同,以便可以更好滤除共模干扰。
在本实施例中,双绞线中的一个绞线在传输电平时会辐射出电波,该辐射出来的电波会被另一个绞线发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在本实施例中,举例说明:如图4所述,在图4中双绞线1031中的一个绞线1031A的两端分别与第一传输电路101以及第二传输电路102相连。双绞线1031中的另一个绞线1031B的两端分别与地线相连。在绞线1031A传输电平时,绞线1031A辐射出来的电波会被绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
根据上述实施例,双绞线中的一个绞线的两端分别与第一传输电路以及第二传输电路相连,双绞线中的另一个绞线分别与地线相连,或,双绞线中的另一个绞线分别与电压相同的第五电源以及第六电源相连。因此,在与第一传输电路和第二传输电路相连的绞线传输电平时发出的电波会被另一个绞线发出的电波抵消,从而可以更好滤除共模干扰。
在本发明一个实施例中,所述第二传输电路102,用于在接收到所述第二设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线103传输低电平;否则,向所述传输线103传输高电平;
所述传输线103,用于在接收到所述第二传输电路102传输的低电平时,向所述第一传输电路101传输低电平;在接收到所述第二传输电路102传输的高电平时,向所述第一传输电路101传输高电平;
所述第一传输电路101,用于在接收到所述传输线103传输的低电平时,向所述第一设备传输低电平;在接收到所述传输线103传输的高电平时,向所述第一设备传输高电平。
根据上述实施例,在第二设备需要将信号传输给第一设备时,信号传输装置也可以将第二设备的信号传输装置给第一设备,可见信号传输装置在第一设备和第二设备之间进行双向的信号传输,因此业务适用性较强。
在本发明一个实施例中,所述信号为I2C信号,所述第一传输电路101、所述第二传输电路102以及所述传输线103的数量均为两个;
两个所述第一传输电路101、两个所述第二传输电路102以及两个所述传输线103中的一个所述第一传输电路101、一个所述第二传输电路102以及一个所述传输线103的连接关系为:
所述第一传输电路101的第一端与所述第一设备的串行数据接口相连,第二端与所述传输线103的第一端相连;
所述第二传输电路102的第一端与所述第二设备的串行数据接口相连,第二端与所述传输线103的第二端相连;
两个所述第一传输电路101、两个所述第二传输电路102以及两个所述传输线103中的另一个所述第一传输电路101、另一个所述第二传输电路102以及另一个所述传输线103的连接关系为:
所述第一传输电路101的第一端与所述第一设备的串行时钟接口相连,第二端与所述传输线103的第一端相连;
所述第二传输电路102的第一端与所述第二设备的串行时钟接口相连,第二端与所述传输线103的第二端相连。
在本实施例中,I2C信号为双向二线制同步串行总线信号,且该I2C信号中包括串行数据信号以及串行时钟信号,为了保证串行数据信号以及串行时钟信号的同步传输。因此,信号传输装置中包括两个第一传输电路101、两个第二传输电路102以及两个传输线103。
在本发明一个实施例中,所述信号为单总线信号,所述第一传输电路101、所述第二传输电路102以及所述传输线103的数量均为一个;
所述第一传输电路101的第一端与所述第一设备的单总线接口相连,第二端与所述传输线103的第一端相连;
所述第二传输电路102的第一端与所述第二设备的单总线接口相连,第二端与所述传输线103的第二端相连。
在本实施例中,单总线信号为通用异步收发传输器信号,在信号传输装置传输该信号时,第一设备和第二设备需要约定好传输的频率,并在信号开始和结束的位置上加上标志,可选的,加上开始位和停止位,以便完整的进行传输。
如图5所示,本发明实施例提供了一种信号传输系统,该信号传输系统包括:
第一设备301、第二设备302以及上述中任一所述的信号传输装置303;
所述第一设备301,用于向所述信号传输装置303传输信号;
所述第二设备302,用于接收所述信号传输装置303传输的低电平或高电平。
根据图5所示的实施例,本发明实施例提供的方案通过信号传输装置便可以完成第一设备和第二设备之间的信号传输,并不需要部署特定的长距离传输芯片,因此,本发明实施例提供的方案电路结构简单,降低了信号传输的成本。
在本发明一个实施例中,如图6所示,所述信号为I2C信号;
所述第一设备301的串行数据接口301A和串行时钟接口301B分别与所述信号传输装置303相连;
所述第二设备302的串行数据接口302A和串行时钟接口302B分别与所述信号传输装置303相连。
在本实施例中,信号传输装置303中包括两个第一传输电路、两个传输线以及两个第二传输电路。
在本发明一个实施例中,如图7所示,所述信号为单总线信号;
所述第一设备301的单总线接口301C与所述信号传输装置303相连;所述第二设备302的单总线接口302C与所述信号传输装置303相连。
在本发明一个实施例中,所述第二设备302,还用于向所述信号传输装置303传输信号;
所述第一设备301,还用于接收所述信号传输装置303传输的低电平或高电平。
下面以图8所示的信号传输系统为例,对信号传输系统进行说明:该信号传输系统用于传输I2C信号,该信号传输系统包括:
第一设备301、第二设备302以及信号传输装置303,其中,信号传输装置303中包括两个第一传输电路101、两个第二传输电路102以及两个传输线103。
两个第一传输电路101、两个第二传输电路102以及两个传输线103中的一个第一传输电路101、一个第二传输电路102以及一个传输线103的连接关系为:
第一传输电路101包括第一电阻1011、第二电阻1012以及第一NMOS管1013,其中,
第一电阻1011的第一端R1分别与第一设备301的串行数据接口301A以及第一NMOS管1013的源极S相连,第二端R2分别与第一电源201(电压是3.3V的电源)以及第一NMOS管1013的栅极G相连。
第一NMOS管1013的源极S分别与第一设备301的串行数据接口301A以及第一电阻1011的第一端R1相连,栅极G分别与第一电阻1011的第二端R2以及第一电源201相连,漏极D分别与传输线103中的绞线1031A的第一端以及第二电阻1012的第一端R3相连。
第二电阻1012的第一端R3分别与传输线103中的绞线1031A的第一端以及第一NMOS管1013的漏极D相连,第二端R4与第二电源202(电压是12V的电源)相连。
第二传输电路102包括第三电阻1021、第四电阻1022以及第二NMOS管1023,其中,
第三电阻1021的第一端R5分别与第二设备302的串行数据接口302A以及第二NMOS管1023的漏极D相连,第二端R6分别与第三电源203(电压是3.3V的电源)以及第二NMOS管1023的栅极G相连。
第二NMOS管1023的漏极D分别与第二设备302的串行数据接口302A以及第三电阻1021的第一端R5相连,栅极G与第三电阻1021的第二端R6以及第三电源203相连,源极S分别与传输线103中的绞线1031A的第二端以及第四电阻1022的第一端R7相连。
第四电阻1022的第一端R7分别与传输线103中的绞线1031A的第二端以及第二NMOS管1023的源极S相连,第二端R8与第四电源204(电压是12V的电源)相连。
传输线103中的绞线1031B的两端分别与电压相同的第二电源202以及第四电源204相连。
两个第一传输电路101、两个第二传输电路102以及两个传输线103中的另一个第一传输电路101、另一个第二传输电路102以及另一个传输线103的连接关系基本与上述的一个第一传输电路101、一个第二传输电路102以及一个传输线103的连接关系相同,不同之处仅在于第一传输电路101与第一设备301的串行时钟接口301B相连,第二传输电路102与第二设备302的串行时钟接口302B相连,传输线103中的绞线1031B的两端分别与地线相连,因此,这里的连接关系将不再赘述。
由于第一设备301的串行数据接口301A向第二设备302的串行数据接口302A传输信号的过程与第一设备301的串行时钟接口301B向第二设备302的串行时钟接口302B传输信号的过程基本相同,因此下面仅对第一设备301的串行数据接口301A向第二设备302的串行数据接口302A传输信号进行说明:
在第一设备301的串行数据接口301A向第一NMOS管1013的源极S输入的信号(为一帧信号)对应的电平为低电平(0V)时,导致第一NMOS管1013的源极S处的电压小于栅极G处的电压3.3V,因此此时第一NMOS管1013导通。在第一NMOS管1013导通时将低电平(0V)传输给传输线103中的绞线1031A,以使绞线1031A将低电平(0V)传输给第二传输电路102。绞线1031A在传输低电平(0V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第二NMOS管1023的源极S输入低电平(0V)时,导致第二NMOS管1013的源极S处的电压小于栅极G处的电压3.3V,因此此时第二NMOS管1023导通。在第二NMOS管1023导通时将低电平(0V)传输给第二设备302中的串行数据接口302A,在串行数据接口302A接收到该低电平(0V)时,完成了信号的传输。
在第一设备301的串行数据接口301A向第一NMOS管1013的源极S输入的信号(为一帧信号)对应的电平为高电平(3.3V)时,导致第一NMOS管1013的源极S处的电平等于栅极G处的电压3.3V,因此此时第一NMOS管1013截止。在第一NMOS管1013截止时,经过第二电阻1012的上拉作用,将第一NMOS管1013的漏极D处的电平上拉至与第二电源202电压相同的高电平12V,从而将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平12V传输给第二传输电路102。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第二NMOS管1023的源极S输入高电平(12V)时,导致第二NMOS管1023的源极S处的电压大于栅极G处的电压3.3V,因此此时第二NMOS管1023截止。在第二NMOS管1023截止时,经过第三电阻1021的上拉作用,将第二NMOS管1023的漏极D处的电平上拉至与第三电源203电压相同的高电平3.3V,并将高电平3.3V传输给第二设备302中的串行数据接口302A,在串行数据接口302A接收到该高电平(3.3V)时,完成了信号的传输。
在第一设备301的串行数据接口301A向第一NMOS管1013的源极S输入的信号(为一帧信号)为高阻态时,第一NMOS管1013截止。在第一NMOS管1013截止时,经过第二电阻1012的上拉作用,将第一NMOS管1013的漏极D处的电平上拉至与第二电源202电压相同的高电平12V,从而将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平传输给第二传输电路102。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第二NMOS管1023的源极S输入高电平(12V)时,导致第二NMOS管1023的源极S处的电压大于栅极G处的电压3.3V,因此此时第二NMOS管1023截止。在第二NMOS管1023截止时,经过第三电阻1021的上拉作用,将第二NMOS管1023的漏极D处的电平上拉至与第三电源203电压相同的高电平3.3V,并将高电平3.3V传输给第二设备302中的串行数据接口302A,在串行数据接口302A接收到该高电平(3.3V)时,完成了信号的传输。
由于第二设备302的串行数据接口302A向第一设备301的串行数据接口301A传输信号的过程与第二设备302的串行时钟接口302B向第一设备301的串行时钟接口301B传输信号的过程基本相同,因此下面仅对第二设备302的串行数据接口302A向第一设备301的串行数据接口301A传输信号的过程进行说明:
在第二设备302的串行数据接口302A向第二NMOS管1023的漏极D输入的信号(为一帧信号)对应的电平为低电平(0V)时,第二NMOS管1023的体二极管导通,导致第二NMOS管1023的源极S处的电压小于栅极G处的电压3.3V,因此此时第二NMOS管1023导通。在第二NMOS管1023导通时将低电平(0V)传输给传输线103中的绞线1031A,以使绞线1031A将低电平(0V)传输给第一传输电路101。绞线1031A在传输低电平(0V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第一NMOS管1013的漏极D输入低电平(0V)时,第一NMOS管1013的体二极管导通,导致第一NMOS管1013的源极S处的电压小于栅极G处的电压3.3V,因此此时第一NMOS管1013导通。在第一NMOS管1013导通时将低电平(0V)传输给第一设备301中的串行数据接口301A,在串行数据接口301A接收到该低电平(0V)时,完成了信号的传输。
在第二设备302的串行数据接口302A向第二NMOS管1023的漏极D输入的信号(为一帧信号)对应的电平为高电平(3.3V)时,第二NMOS管1023截止。在第二NMOS管1023截止时,经过第四电阻1022的上拉作用,将第二NMOS管1023的源极S处的电平上拉至与第四电源204电压相同的高电平12V,从而使得将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平传输给第一传输电路101。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第一NMOS管1013的漏极D输入高电平(12V)时,第一NMOS管1013截止。在第二NMOS管1023截止时,经过第四电阻1022的上拉作用,将第二NMOS管1023的源极S处的电平上拉至与第四电源204电压相同的高电平12V,从而使得将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平传输给第一传输电路101。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在第二设备302的串行数据接口302A向第二NMOS管1023的漏极D输入的信号(为一帧信号)为高阻态时,第二NMOS管1023截止。在第二NMOS管1023截止时,经过第二电阻1012的上拉作用,将第一NMOS管1013的漏极管脚出的电平上拉至与第二电源202电压相同的高电平12V,从而使得将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平传输给第二传输电路。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
在传输线103中的绞线1031A向第一NMOS管1013的漏极D输入高电平(12V)时,第一NMOS管1013截止。在第二NMOS管1023截止时,经过第四电阻1022的上拉作用,将第二NMOS管1023的源极S处的电平上拉至与第四电源204电压相同的高电平12V,从而使得将高电平12V传输给传输线103中的绞线1031A,以使绞线1031将高电平传输给第一传输电路101。绞线1031A在传输高电平(12V)时会辐射出电波,该辐射出来的电波会被另一个绞线1031B发出的电波抵消,减低了信号干扰的程度,从而可以更好滤除共模干扰。
本发明各个实施例至少具有如下有益效果:
1、在本发明实施例中,该信号传输装置包括第一传输电路、第二传输电路以及传输线。第一传输电路在接收到第一设备传输的信号时,检测信号对应的电平是否为低电平,如果检测到信号对应的电平是低电平则向传输线传输低电平。传输线在接收到第一传输电路传输的低电平时,向第二传输电路传输低电平。第二传输电路在接收到传输线传输的低电平时,向第二设备传输低电平,以使第二设备根据接收到低电平得到第一设备的信号。如果第一传输电路检测到信号对应的电平不是低电平则向传输线传输高电平。传输线在接收到第一传输电路传输的高电平时,向第二传输电路传输高电平。第二传输电路在接收到传输线传输的高电平时,向第二设备传输高电平,以使第二设备根据接收到高电平得到第一设备的信号。通过上述可知,本发明实施例提供的方案通过第一传输电路、第二传输电路以及传输线便可以完成第一设备和第二设备之间的信号传输,并不需要部署特定的长距离传输芯片,因此,本发明实施例提供的方案电路结构简单,降低了信号传输的成本。
2、在本发明实施例中,双绞线中的一个绞线的两端分别与第一传输电路以及第二传输电路相连,双绞线中的另一个绞线分别与地线相连,或,双绞线中的另一个绞线分别与电压相同的第五电源以及第六电源相连。因此,在与第一传输电路和第二传输电路相连的绞线传输电平时发出的电波会被另一个绞线发出的电波抵消,从而可以更好滤除共模干扰。
3、在本发明实施例中,在第二设备需要将信号传输给第一设备时,信号传输装置也可以将第二设备的信号传输装置给第一设备,可见信号传输装置在第一设备和第二设备之间进行双向的信号传输,因此业务适用性较强。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种信号传输装置,其特征在于,包括:
第一传输电路、第二传输电路以及传输线;
所述第一传输电路,用于在接收到外部的第一设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线传输低电平;否则,向所述传输线传输高电平;
所述传输线,用于在接收到所述第一传输电路传输的低电平时,向所述第二传输电路传输低电平;在接收到所述第一传输电路传输的高电平时,向所述第二传输电路传输高电平;
所述第二传输电路,用于在接收到所述传输线传输的低电平时,向外部的第二设备传输低电平;在接收到所述传输线传输的高电平时,向所述第二设备传输高电平。
2.根据权利要求1所述的信号传输装置,其特征在于,
所述信号为I2C信号,所述第一传输电路、所述第二传输电路以及所述传输线的数量均为两个;
两个所述第一传输电路、两个所述第二传输电路以及两个所述传输线中的一个所述第一传输电路、一个所述第二传输电路以及一个所述传输线的连接关系为:
所述第一传输电路的第一端与所述第一设备的串行数据接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的串行数据接口相连,第二端与所述传输线的第二端相连;
两个所述第一传输电路、两个所述第二传输电路以及两个所述传输线中的另一个所述第一传输电路、另一个所述第二传输电路以及另一个所述传输线的连接关系为:
所述第一传输电路的第一端与所述第一设备的串行时钟接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的串行时钟接口相连,第二端与所述传输线的第二端相连。
3.根据权利要求1所述的信号传输装置,其特征在于,
所述信号为单总线信号,所述第一传输电路、所述第二传输电路以及所述传输线的数量均为一个;
所述第一传输电路的第一端与所述第一设备的单总线接口相连,第二端与所述传输线的第一端相连;
所述第二传输电路的第一端与所述第二设备的单总线接口相连,第二端与所述传输线的第二端相连。
4.根据权利要求1-3中任一所述的信号传输装置,其特征在于,
所述第一传输电路,包括:第一电阻、第二电阻以及第一NMOS管;
所述第一电阻的第一端分别与所述第一设备以及所述第一NMOS管的源极相连,第二端分别与第一电源以及所述第一NMOS管的栅极相连;
所述第一NMOS管的源极分别与所述第一设备以及所述第一电阻的第一端相连,栅极与所述第一电阻的第二端以及所述第一电源相连,漏极分别与所述传输线的第一端以及所述第二电阻的第一端相连,用于在所述第一设备传输的信号对应的电平为低电平时,导通;在所述第一设备传输的信号对应的电平不是低电平,且所述第一设备传输的信号对应的电平为高电平或所述第一设备传输的信号为高阻态时,截止;
所述第二电阻的第一端分别与所述传输线的第一端以及所述第一NMOS管的漏极相连,第二端与第二电源相连;其中,所述第二电源的电压高于所述第一电源的电压。
5.根据权利要求1-3中任一所述的信号传输装置,其特征在于,
所述第二传输电路,包括:第三电阻、第四电阻以及第二NMOS管;
所述第三电阻的第一端分别与所述第二设备以及所述第二NMOS管的漏极相连,第二端分别与第三电源以及所述第二NMOS管的栅极相连;
所述第二NMOS管的漏极分别与所述第二设备以及所述第三电阻的第一端相连,栅极与所述第三电阻的第二端以及所述第三电源相连,源极分别与所述传输线的第二端以及所述第四电阻的第一端相连,用于在所述传输线传输来的电平为低电平时,导通;在所述传输线传输来的电平不是低电平时,截止;
所述第四电阻的第一端分别与所述传输线的第二端以及所述第二NMOS管的源极相连,第二端与第四电源相连;其中,所述第四电源的电压高于所述第三电源的电压。
6.根据权利要求1-3中任一所述的信号传输装置,其特征在于,
所述传输线为双绞线;
所述双绞线中的一个绞线的两端分别与所述第一传输电路以及所述第二传输电路相连;
所述双绞线中的另一个绞线的两端分别与地线相连,或,所述双绞线中的另一个绞线的两端分别与第五电源以及第六电源相连,其中,所述第五电源的电压与所述第六电源的电压相同。
7.根据权利要求1-3中任一所述的信号传输装置,其特征在于,
所述第二传输电路,用于在接收到所述第二设备传输的信号时,检测所述信号对应的电平是否为低电平;如果是,向所述传输线传输低电平;否则,向所述传输线传输高电平;
所述传输线,用于在接收到所述第二传输电路传输的低电平时,向所述第一传输电路传输低电平;在接收到所述第二传输电路传输的高电平时,向所述第一传输电路传输高电平;
所述第一传输电路,用于在接收到所述传输线传输的低电平时,向所述第一设备传输低电平;在接收到所述传输线传输的高电平时,向所述第一设备传输高电平。
8.一种信号传输系统,其特征在于,包括:
第一设备、第二设备以及权利要求1-7中任一所述的信号传输装置;
所述第一设备,用于向所述信号传输装置传输信号;
所述第二设备,用于接收所述信号传输装置传输的低电平或高电平。
9.根据权利要求8所述的信号传输系统,其特征在于,
所述信号为I2C信号;
所述第一设备的串行数据接口和串行时钟接口分别与所述信号传输装置相连;
所述第二设备的串行数据接口和串行时钟接口分别与所述信号传输装置相连;
或,
所述信号为单总线信号;
所述第一设备的单总线接口与所述信号传输装置相连;所述第二设备的单总线接口与所述信号传输装置相连。
10.根据权利要求8所述的信号传输系统,其特征在于,
所述第二设备,还用于向所述信号传输装置传输信号;
所述第一设备,还用于接收所述信号传输装置传输的低电平或高电平。
CN201810985109.3A 2018-08-28 2018-08-28 一种信号传输装置及系统 Active CN108988846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810985109.3A CN108988846B (zh) 2018-08-28 2018-08-28 一种信号传输装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810985109.3A CN108988846B (zh) 2018-08-28 2018-08-28 一种信号传输装置及系统

Publications (2)

Publication Number Publication Date
CN108988846A true CN108988846A (zh) 2018-12-11
CN108988846B CN108988846B (zh) 2022-02-25

Family

ID=64547084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810985109.3A Active CN108988846B (zh) 2018-08-28 2018-08-28 一种信号传输装置及系统

Country Status (1)

Country Link
CN (1) CN108988846B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206642A1 (en) * 2005-11-10 2007-09-06 X-Emi, Inc. Bidirectional active signal management in cables and other interconnects
US20100054345A1 (en) * 2008-09-01 2010-03-04 Avago Technologies Ecbu Ip (Singapore) Pte Ltd. High Speed Digital Galvanic Isolator with Integrated Low-Voltage Differential Signal Interface
US20130208579A1 (en) * 2012-02-13 2013-08-15 Lantiq Deutschland Gmbh Communication method, apparatus and system
CN103944539A (zh) * 2009-07-22 2014-07-23 高通股份有限公司 电平移位器和高电压逻辑电路
CN204013475U (zh) * 2014-07-29 2014-12-10 佛山市顺德区美的电热电器制造有限公司 电平转换电路和具有其的电器设备
CN105335315A (zh) * 2015-10-30 2016-02-17 西安烽火电子科技有限责任公司 一种多串口数据的远距离传输装置及方法
CN206619128U (zh) * 2017-03-09 2017-11-07 深圳怡化电脑股份有限公司 电压接口电路
CN207559972U (zh) * 2017-12-04 2018-06-29 西安新艾电气技术有限公司 一种基于mos管的电平转换电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206642A1 (en) * 2005-11-10 2007-09-06 X-Emi, Inc. Bidirectional active signal management in cables and other interconnects
US20100054345A1 (en) * 2008-09-01 2010-03-04 Avago Technologies Ecbu Ip (Singapore) Pte Ltd. High Speed Digital Galvanic Isolator with Integrated Low-Voltage Differential Signal Interface
CN103944539A (zh) * 2009-07-22 2014-07-23 高通股份有限公司 电平移位器和高电压逻辑电路
US20130208579A1 (en) * 2012-02-13 2013-08-15 Lantiq Deutschland Gmbh Communication method, apparatus and system
CN204013475U (zh) * 2014-07-29 2014-12-10 佛山市顺德区美的电热电器制造有限公司 电平转换电路和具有其的电器设备
CN105335315A (zh) * 2015-10-30 2016-02-17 西安烽火电子科技有限责任公司 一种多串口数据的远距离传输装置及方法
CN206619128U (zh) * 2017-03-09 2017-11-07 深圳怡化电脑股份有限公司 电压接口电路
CN207559972U (zh) * 2017-12-04 2018-06-29 西安新艾电气技术有限公司 一种基于mos管的电平转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵静等: "LVDS在等离子平板显示器数据传输中的应用", 《现代电子技术》 *

Also Published As

Publication number Publication date
CN108988846B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
CN107196989B (zh) 一种业务请求的处理方法及装置
CN106415293B (zh) 用于i/o ac定时的基于占空比的定时余量调整
CN109918303A (zh) 一种芯片、芯片调试方法及装置、设备、介质
CN108831512A (zh) 负载减小的存储模块
CN204537117U (zh) 一种基于微处理器的fpga远程在线升级系统
CN102820970B (zh) 电子装置及其电池模块的认证方法
US20240027525A1 (en) Performing scan data transfer inside multi-die package with serdes functionality
CN101996262B (zh) 非接触式智能卡通用数字验证平台
CN109587131A (zh) 一种区块链网络间数据通信方法和装置
CN108334340A (zh) 一种跨环境数据通信方法、装置和系统
CN105579952B (zh) 利用伪停顿的高速通道上的emi抑制
CN108988846A (zh) 一种信号传输装置及系统
CN108647422A (zh) 端口时延约束方法及装置
CN108536613A (zh) 数据清理方法、装置、及服务器
CN105630120B (zh) 一种加载处理器硬件配置字的方法及装置
CN108801249A (zh) 一种惯性导航系统
CN104268109A (zh) 数据接口通信方法和装置
CN108874720A (zh) 一种高精度定时串口数据发送方法及系统
CN103888211A (zh) 一种交叉芯片间进行数据传输的方法及装置
US20130047134A1 (en) Viewing and debugging hdl designs having systemverilog interface constructs
CN104518819A (zh) 一种识别双绞线类型的方法及设备
CN105260335A (zh) 扩展光接口的数据处理系统及方法
US20160291987A1 (en) Programmable cable and programming method thereof
CN104102604B (zh) 一种业务处理装置
CN112306919A (zh) 一种基于fpga的数据对齐方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221208

Address after: 210034 floor 8, building D11, Hongfeng Science Park, Nanjing Economic and Technological Development Zone, Jiangsu Province

Patentee after: New Technology Co.,Ltd.

Address before: 100094 1001, 10th floor, office building a, 19 Zhongguancun Street, Haidian District, Beijing

Patentee before: MOBVOI INFORMATION TECHNOLOGY Co.,Ltd.