CN108983939A - 使用停止命令进行电源故障处理 - Google Patents

使用停止命令进行电源故障处理 Download PDF

Info

Publication number
CN108983939A
CN108983939A CN201810225063.5A CN201810225063A CN108983939A CN 108983939 A CN108983939 A CN 108983939A CN 201810225063 A CN201810225063 A CN 201810225063A CN 108983939 A CN108983939 A CN 108983939A
Authority
CN
China
Prior art keywords
order
memory circuit
data
controller
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810225063.5A
Other languages
English (en)
Other versions
CN108983939B (zh
Inventor
季永立
Y.帕夫连科
宋锦贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN108983939A publication Critical patent/CN108983939A/zh
Application granted granted Critical
Publication of CN108983939B publication Critical patent/CN108983939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种使用命令暂停提供电源故障处理的设备包括非易失性存储器电路和被配置为确定已经发生电源故障事件的控制器。控制器被配置为响应于已经发生电源故障事件的确定，确定哪些非易失性存储器电路正在运行第一类型的存储器命令。控制器也被配置为向所确定的非易失性存储器电路发出停止命令，以停止第一类型的存储器命令的运行。

Description

使用停止命令进行电源故障处理
技术领域
本说明书一般涉及数据存储设备内的数据传输，包括使用用于非易失性存储器设备的停止命令的电源故障处理。
背景技术
使用闪存的固态存储设备提供优于传统硬盘的性能和功耗优势。为了进一步提高性能，许多固态存储设备除了闪存之外还包含并使用易失性存储器，诸如随机存取存储器(random access memory，RAM)。例如，易失性存储器可以用于高速缓存数据和/或临时存储用于管理存储在闪存中的数据的系统数据。然而，与闪存不同，易失性存储器需要电能来维持其中存储的数据。如果电源中断，则存储在易失性存储器中的任何数据可能会丢失。这种数据丢失可能会通过要求重建丢失的表格来增加固态存储设备中的开销操作。此外，这种数据丢失可能会导致永久丢失电源中断之前尚未存储在闪存中的被高速缓存的数据。
发明内容
所公开的主题涉及一种数据存储设备，其包括用于控制器在发生电源故障事件时暂停某些闪存操作的机制。在发生电源故障事件后，保存非易失性存储器中的系统数据和某些情况下的主机数据的时间有限。控制器可以被配置为在已经确定已经发生电源故障事件之后，发出诸如写入命令的某些数据保存命令以存储系统数据。控制器可以被配置为当检测到电源故障事件时首先检测是否正在运行任何不必要的存储器命令。控制器可以被配置为向非易失性存储器电路(例如，闪存)发出停止命令以停止检测到的存储器命令的运行，使得更多的非易失性存储器变得可容易获得，并且能够发出数据保存命令来代替。
在另一方面，一种数据存储设备包括非易失性存储器电路和控制器。在一个方面，控制器被配置为确定电源故障事件已经发生。控制器也被配置为响应于已发生电源故障事件的确定，确定哪些非易失性存储器电路正在运行第一类型的存储器命令。控制器也被配置为向所确定的非易失性存储器电路发出停止命令以停止第一类型的存储器命令的运行。
在另一方面，一种系统包括多个闪存电路、随机存取存储器(RAM)、以及通信地耦合到多个闪存电路的控制器。在一个方面，控制器被配置为确定已经发生电源故障事件。控制器也被配置为响应于已发生电源故障事件的确定，确定多个闪存电路中的哪些正在运行擦除命令或编程命令。控制器也被配置为基于正向所确定的闪存电路发出的停止命令来停止擦除命令或编程命令的运行。
在另一方面，一种方法包括确定已经发生电源故障事件。该方法也包括响应于已经发生电源故障事件的确定，确定数据存储设备中的哪些闪存电路正在运行擦除命令或编程命令。该方法也包括向所确定的闪存电路发出停止命令以终止擦除命令或暂停编程命令。
在另一方面，一种系统包括用于确定在闪存中已经发生电源故障事件的部件。该系统还包括用于响应于确定已经发生电源故障事件而确定数据存储设备中的哪些闪存电路正在运行擦除命令或编程命令的部件。该系统也包括用于向所确定的闪存电路发出停止命令以终止擦除命令或暂停编程命令的部件。
应该理解，从下面的详细描述中，本主题技术的其他配置对于本领域技术人员来说将变得显而易见，其中本主题技术的各种配置以示例的方式被示出和描述。如将认识到的，本主题技术能够具有其他的和不同的配置，并且其若干细节能够在各种其他方面进行修改，所有这些都不脱离本主题技术的范围。因此，附图和详细描述本质上被认为是说明性的而不是限制性的。
附图说明
主题技术的某些特征在所附权利要求中阐述。然而，出于解释的目的，在下面的附图中阐述了本技术的若干实施方式。
图1示出了根据一个或多个实施方式的可以使用停止命令来实施用于电源故障处理的系统的示例数据存储系统。
图2示出了根据一个或多个实施方式的使用停止命令的电源故障处理的示例过程的流程图。
图3示出了根据一个或多个实施方式的示例数据存储设备中分布在不同通道上的示例非易失性存储器电路。
图4示出了根据一个或多个实施方式的示例数据存储设备中分布在不同通道上的非易失性存储器电路的示例块。
具体实施方式
以下阐述的详细描述旨在作为对本主题技术的各种配置的描述，而不旨在表示可以实践本主题技术的唯一配置。附图在本文中并入并构成详细描述的一部分。详细描述包括出于提供对主题技术的透彻理解的目的的具体细节。然而，本主题技术不限于本文中阐述的具体细节，并且可以使用一个或多个实施方式来实践。在一个或多个实例中，结构和组件以框图形式示出以避免模糊本主题技术的概念。
当存在在事件发生之后的有限时间量以保存存储在易失性存储器中的系统数据和/或主机数据时，处理使用闪存的固态存储设备中的电源故障事件形成重大挑战。如本文中所使用的，例如，术语“系统数据”是指用于管理数据存储设备的数据，包括但不限于到物理块(例如，NAND块)地址映射索引的主机逻辑块号(logical block number，LBN)、主机LBN到物理块地址映射索引的第二层索引、启动信息、物理块属性(例如，擦除、等待被擦除、在编程中、编程完成)、改变日志信息、主机表格信息、可用物理块的列表、写入/擦除计数、和垃圾收集指标。如本文中所使用的，例如，术语“主机数据”是指从包括内部移动的数据的主机接收和/或向该主机发送的数据。本主题技术涉及电源故障事件后面临数据保存的挑战的两种不同情形。第一种情形包括板载电容器或电池电源，其提供电能以停止现有存储器命令、向非易失性存储器设备发出大量写入命令、以及完成这些写入命令的运行以在电源故障事件后保存系统数据和/或某一主机数据。可能无法使用板载电容器或电池电源的第二种情形，可能在电源故障事件后没有时间发出写入命令来保存存储在易失性存储器中的系统数据。相反，在电源故障事件之后剩余的电量允许优先化要发起的写入命令以及要终止的写入命令，以便在电能完全丢失之前将非易失性存储器置于稳定状态中。
当用诸如电容器或电池的板载(或内部)电源电路来处理电源故障事件时，存储在易失性存储器(诸如理想情况的RAM)中的系统数据和某些主机数据(例如，向主机确认回的主机数据)在电能完全丢失之前被保存。主机数据可以是从主机接收并由数据存储设备确认的用于存储在非易失性存储器中的数据。板载电源电路不提供无限制的电能，因此可能需要尽快完成为保存现有系统数据和/或主机数据而发出的任何写入命令。诸如擦除和编程命令的第一类型的存储器命令(例如，要写入的未确认的主机数据)包括相对长的运行序列，因此需要最多的时间来完成。这些第一类型的命令并不理想用于在电源故障事件后进行。在这方面，擦除和编程命令不是关键的，因此当需要在电源故障事件之后运行意在存储系统数据的写入命令时，不需要运行擦除和编程命令。例如，当正运行擦除或编程命令并且已经发生电源故障事件时，运行不可能完成或正确执行的这些类型的命令可能会耗费时间。
当在没有板载(或内部)电源电路的情况下处理电源故障事件时，目标转变为通过在电能完全丧失之前将单元设置为稳定状态来保护非易失性存储器设备的单元。电源故障事件可能发生在不同的环境中。例如，当数据存储设备附着到(或连接到)主机设备(例如，计算机)并且主机设备正在丢失电能时，对于电源电压水平下降到低于数据存储设备的操作电压，电源故障事件可能涉及相对较长的时间段。在另一示例中，当数据存储设备被强制从主机设备分开时，对于电压下降到低于数据存储设备的操作电压，电源故障事件可能涉及相对较短的时间段。本主题技术提供了以一致的方式保护非易失性存储器设备的单元，使得非易失性存储器设备能够在下一启动序列中以一致的方式恢复。
在一个或多个实施方式中，当用板载(或内部)电源电路处理电源故障事件时，数据存储设备的控制器将诸如擦除停止命令或编程停止命令的停止命令，发送到被识别为正分别运行擦除命令或编程命令的特定非易失性存储器设备。接收到停止命令的非易失性存储器设备在相对短的时间段内暂停擦除或编程命令的运行，并且等待来自控制器的新命令。当第一类型的命令(例如，擦除命令、编程命令)被暂停时，控制器能够在任何可用的非易失性存储器设备上运行第二类型的存储器命令(例如，意在存储系统数据的写入命令)以在更短的时间完成电源故障处理过程。因为当来自主机的电源不稳定时，板载电源电路不提供无限制的电能，所以数据存储设备使用剩余电能用于数据保存而不是非关键性存储器操作。
在一个或多个实施方式中，取决于实施方式，停止命令由硬件或固件发出。所停止的命令(例如，擦除命令、编程命令)可以在下一个启动序列中被重新执行。用于数据保存的电源故障处理活动可以包括仅限于将系统数据和/或确认的主机数据存储到非易失性存储器的写入命令。这些写入命令可以包括用于保存(或存储)与非易失性存储器设备相关联的数据的索引的写入命令。写入命令也可以包括用于存储非易失性存储器设备的给定物理块的擦除计数的写入命令。写入命令也可以包括用于存储非易失性存储器设备的给定物理块的特性(诸如物理块已经被擦除、已被写入等的大量实例)的写入命令。写入命令也可以包括用于存储主机有效载荷数据的写入命令，其中该数据已经由数据存储设备向主机确认。响应于发出的数据保存命令而存储的数据能够用于下一个恢复启动序列。
当在没有板载(或内部)电源电路的情况下处理电源故障事件时，控制器向特定的非易失性存储器设备发送停止命令以暂停在该设备处运行擦除或编程命令。在电源故障事件期间，电源电压以可能不稳定或不可预测的速率下降，使得将现有系统数据存储到非易失性存储器中的剩余时间量是未知的。由于向非易失性存储器设备的单元施加的电荷量不足，编程命令可能无法适当地运行。例如，多级单元(multi-level cell，MLC)或三级单元(triple-level cell，TLC)中的每个编程周期或擦除周期的电压电平可能没有被施加适当的电平，因此导致单元不完全被充电(用于编程)或者放电(用于擦除)。接收到停止命令的非易失性存储器设备在相对短的时间段内暂停擦除或编程命令的任何运行。在这方面，能够在电压下降到低于非易失性存储器设备的操作电压之前完成停止命令，并且保持非易失性存储器设备的单元处于稳定状态。
本主题技术提供了一种包括非易失性存储器电路和控制器的数据存储设备。在一个或多个实施方式中，控制器确定已经发生电源故障事件。然后控制器响应于已发生电源故障事件的确定，确定哪些非易失性存储器电路正在运行第一类型的存储器命令。然后控制器向所确定的非易失性存储器电路发出停止命令以停止第一类型的存储器命令的运行。一旦从控制器接收到新命令(例如，恢复命令)，非易失性存储器电路就可以恢复暂停的写入(或编程)命令的运行，或者一旦从控制器接收到后续擦出命令，非易失性存储器电路就可以开始在处于稳定状态的物理块上运行擦除命令。
图1示出了根据一个或多个实施方式的可以使用命令暂停来实施用于电源故障处理的系统的示例数据存储系统100。然而，并非所有描绘的组件都是必需的，并且一个或多个实施方式可以包括图中未示出的额外的组件。在不脱离本文中阐述的权利要求的精神或范围的情况下，可以对组件的布置和类型进行变化。可以提供额外的组件、不同的组件或更少的组件。
系统100包括数据存储设备110和主机设备130。数据存储设备110包括总线111、一个或多个闪存电路112A-N、一个或多个通道113A-N、控制器114、随机存取存储器(RAM)122、接口124、和感测电路126。控制器114包括电源故障电路120。控制器114可以包括一个或多个解码器(未示出)(例如纠错码(ECC，error-correcting code)解码器)、一个或多个编码器(未示出)(诸如ECC编码器)。一个或多个解码器和/或一个或多个编码器可以是控制器114的一个或多个专用电路，可以经由在控制器114上运行的固件来实施，和/或可以是与控制器114分离的一个或多个电路。如本文中所使用的，术语“闪存电路”可以与术语“非易失性存储器设备”互换使用。
电源故障电路120处理来自感测电路126的感测电路信号，该信号可以指示电源故障事件是否已经发生。在一个或多个实施方式中，电源故障电路120基于感测电路信号确定电源故障事件是否已发生。响应于感测电路信号，电源故障电路120可以向闪存电路112A-N中的一个或多个发出停止命令。电源故障电路120可以发出擦除停止命令以终止现有擦除命令的运行。电源故障电路120可以发出编程停止命令，以暂停现有的编程命令以便稍后在电能恢复时恢复，或者终止现有的编程命令。在一些方面，控制器114包括在运行时间(或正常操作)期间发出标准读取/写入命令的一个或多个逻辑电路。在这方面，这些逻辑电路可以被配置为基于感测电路信号的状态向闪存电路112A-N中的一个或多个发出停止命令。在一个或多个方面，逻辑电路可以在一些实施方式中处理来自感测电路126的感测电路信号，或可从控制器114的一个或多个处理核心接收指示以触发停止命令的发出。例如，当感测电路信号处于第一逻辑状态(“0”)时，一个或多个逻辑电路可以在运行时间期间发出标准读取/写入命令，并且当感测电路信号处于第二逻辑状态(“1”)时，在电源故障事件期间发出停止命令。在一些实施方式中，逻辑电路可以从电源故障电路120分开，或者在其他实施方式中，逻辑电路可以是电源故障电路120的子部件。
数据存储设备110的接口124将数据存储设备110耦合到主机设备130。接口124可以是有线接口，诸如外围组件接口控制器(Peripheral Component InterfaceController，PCIC)接口、个人计算机存储卡国际协会(Personal Computer Memory CardInternational Association，PCMCIA)接口、串行AT附件(Serial AT(AdvanceTechnology，先进技术)Attachment，SATA)接口、通用串行总线(universal serial bus，USB)接口、或一般任何有线接口。可选地或另外地，接口124可以是无线接口，诸如无线SATA、蓝牙、或者一般任何无线接口。
感测电路126耦合到接口124和控制器114。感测电路126在一些实施方式中可以是电压检测器，或者在其他实施方式中可以是电流检测器。感测电路126测量来自主机设备130的电源电平(例如，电压幅度、电流幅度)以确定是否已经发生电源故障事件。在一些方面，感测电路126可以测量来自其他外部电源(而不是主机设备130)的电源电平。如果来自主机设备130的电源电平下降到低于预定阈值(例如，10％、20％下降)，则感测电路126可以向控制器114发出通知(例如，感测电路信号)，指示已经发生电源故障事件。
在一个或多个实施方式中，系统100包括内部电源128以在电源故障事件期间向控制器114和向非易失性存储器设备(例如，闪存电路112A-N)供应补充电能。内部电源128可以耦合到感测电路126和到控制器114。内部电源128在一些实施方式中包括无源电路(例如，电容器)，或者在其他实施方式中包括电池。
通道113A-N可以耦合到总线111，且通道113A-N可以各自通过总线111将闪存电路112A-N中的一个或多个通信地耦合到控制器114。在一个或者多个实施方式中，通道113A-N可以直接耦合到控制器114，例如没有总线111的情况下。通道113A-N和/或总线111可以是有线接口。
在系统100中，通道113A通信地耦合到闪存电路112A，通道113B通信地耦合到闪存电路112B，通道113C通信地耦合到闪存电路112C，并且通道113N通信地耦合到闪存电路112N。虽然通道113A-N在系统100中被示出为各自通信地耦合到闪存电路112A-N中的一个，但是通道113A-N中的每一个可以通信地耦合到闪存电路112A-N中的多个，如将在下面关于图2进一步讨论的。当多个闪存电路112A-N耦合到通道113A-N中的单个通道时，闪存电路112A-N中只有一个可能能够在任何给定时间通过通道发送或接收数据。
总线111和/或通道113A-N可以各自与最大带宽和/或吞吐量相关联。类似地，接口124也可以与最大带宽和/或吞吐量相关联。因此，在任何给定时间，在能够通过总线111和/或通过每个通道113A-N传送的数据量上可能存在带宽/吞吐量限制。此外，闪存电路112A-N中的每一个可能在任何给定的时间仅能够处理单个命令，例如，写入命令或读取命令。
控制器114可以是可操作为经由通道113A-N和总线111从闪存电路112A-N读取数据和将数据写入闪存电路112A-N。例如，控制器114经由接口124从主机设备130接收数据(诸如数据流)，其中数据然后可以经由总线111和通道113A-N中的一个或多个被写入到闪存电路112A-N中的一个或多个。闪存电路112A-N可以各自包括一个或多个物理块，诸如NAND块和/或NOR块。物理块可以各自包括一个或多个物理页面，数据可以被写入物理页面或可以从物理页面读取数据。
控制器114可以利用RAM 122来排队旨在存储在闪存电路112A-N中的系统数据和/或主机数据。例如，RAM 122可以用作速率控制的缓冲器，或者可以另外用于存储被控制器114利用以从/向闪存电路112A-N读取/写入数据的信息(例如，队列、变量、物理块状态、逻辑到物理地址映射表、耐久性/保留数据、设置等等)。因为RAM 122可以是易失性存储器，所以控制器114可以从RAM 122写入闪存电路112A-N，以将信息永久存储在闪存电路112A-N中的一个或多个中。当数据存储设备110通电时，控制器114可从一个或多个闪存电路112A-N中检索信息并将该信息存储在RAM 122中。
虽然闪存电路112A-N的物理块的物理页面能够被单独写入(例如，物理页面是用于读取/写入操作的单位)，但是闪存电路112A-N的物理块的物理页面不能被单独擦除。相反，只能通过擦除物理块的所有物理页面(例如，物理块是用于擦除操作的单位)，来擦除并随后重写物理块的物理页面。因此，当数据从物理块的页面移动或数据被删除时，该页面可以被标记为无效，并且在整个物理块被擦除之前不能被再次使用。
如果向非易失性存储器设备(例如，闪存电路112A-N中的一个)发出擦除命令并且发生电源故障事件，则完成擦除命令的时间长度(例如，约10到20毫秒)可能不够，因为内部电源128(例如，备用电池或电容器)可能没有足够的电能供应来施加到非易失性存储器设备。
在发生电源故障事件的一些情况下，正运行在非易失性存储器设备(例如，闪存电路112A-N中的一个)上的编程命令可以在编程序列中的任意步骤被暂停。在这方面，页面的单元可能不会被充电到期望的编程电平，因此由于页面的编程在电源故障事件之后变得损坏，而导致来自该页面的后续读取操作无效。
当非易失性存储器设备(例如，闪存电路112A-N中的一个)处于准备状态时，控制器114能够发出写入命令以存储系统数据和/或来自已经被控制器114确认的主机的数据。例如，当主机向数据存储设备100发送编程命令或写入命令、并且控制器114已经通过向主机发送回确认信号来确认来自主机的命令时，那么写入主机数据的操作被认为完成。在这方面，与所确认的编程(或写入)命令相关联的主机数据成为在数据存储设备中电能丢失之前完成的较高优先级的操作。在一些情况下，从主机发送的主机数据被临时存储在诸如本地高速缓存的易失性存储器中，因此将主机数据从易失性存储器写入到非易失性存储器设备的重要性增加。
为了增加在电源故障事件之后成功地完成对非易失性存储器设备的写入操作以用于数据保存的可能性，本主题技术提供了发出停止命令(例如，暂停现有的不必要的(或不太重要的)写入或擦除命令)到非易失性存储器设备。发出停止命令能够释放额外的非易失性存储器设备，用于在电压下降到低于非易失性存储器设备的操作电压之前，将任何现有的系统数据从易失性存储器移动到非易失性存储器。在一个或多个实施方式中，停止命令的长度相对较短，诸如包括相对较小的有效载荷或控制信息开销，因此在将非易失性存储器设备转变为暂停状态的处理时间中产生相对少量的等待时间。
当发出停止命令以停止非易失性存储器设备中的非关键性编程命令时，用于非易失性存储器设备的物理块中的物理页面的单元可能未被完全编程。这是因为编程命令可以包括多个周期(或一系列周期)以完成物理页面的编程，其中施加到每个单独单元的电压可以在每个周期中增加(或升高)到某一电压电平。在一些方面，编程命令可以包括几微秒的持续时间来完成。在这方面，向非易失性存储器设备发出的停止命令暂停编程命令，因此导致单元电荷电平未被升高到用于编程物理页面的期望电平。可以从受暂停的编程命令影响的页面中读取的数据，将很可能是损坏的数据(或具有错误的数据)，因为单元未被充电到正确的电平以存储正确的数据值。在一些方面，当编程命令被间歇地(或在完成之前)停止时，要被编程(或写入)到非易失性存储器设备中的数据保持在非易失性存储器设备的本地高速缓存(或预加载寄存器)中。除非非易失性存储器设备能够将数据保持在暂停状态，否则已经存储在预加载寄存器中的数据将会丢失，并且所停止(或暂停)的编程命令可能无法恢复。例如，控制器114向非易失性存储器设备中的一个发送写入命令，并且它将数据加载到用于非易失性存储器设备的一组预加载寄存器中。控制器114然后可以发起编程循环的序列以将数据从该组预加载寄存器写入非易失性存储器设备。当非易失性存储器设备从控制器114接收到停止命令时，编程操作可以在编程周期的序列中的任意点处暂停，其中物理页面的单元处于任意的编程电平。可能在电源故障事件后清除预加载寄存器，因此导致后续编程操作的数据丢失。
类似地，在擦除操作中，擦除命令可以包括多个周期以使物理块中的单元放电。在一些方面，擦除命令可以包括几毫秒的持续时间来完成。如果擦除命令被间歇性地(或在完成之前)暂停，那么大量单元可能仍然包含一些电荷。在这方面，当对在擦除操作期间未完全放电的单元执行后续写入操作时，由于单元中的剩余电荷，正被写入的单元可能不会被充电到预期电平。这可能会在读取操作期间导致错误。
在一个或多个实施方式中，当向包括多个非易失性存储器设备的裸芯或封装的特定非易失性存储器设备发出停止命令时，该裸芯或平面中的特定非易失性存储器设备被暂停并且变得不可用来执行任何写入操作。属于该芯片或平面的其他非易失性存储器设备在向特定非易失性存储器设备发出的停止命令完成之后是可用的。例如，诸如读取命令或擦除命令的新命令可以被发出到其余的非易失性存储器设备。然而，新的编程命令可能不会发出到接收到编程停止命令的相同裸芯或平面。相反，新的编程命令可以被发送到另一裸芯或平面，以执行将系统数据和/或所确认的主机数据存储在非易失性存储器中的写入操作。
在一个或多个实施方式中，在多于一个非易失性存储器设备中发生的编程操作能够并行发生。在这方面，停止命令将被发出到发生不必要的编程操作的特定非易失性存储器设备。在一些方面，向发生不必要的编程或擦除操作的每个非易失性存储器设备发出单独的停止命令。例如，包含四个非易失性存储器设备的非易失性存储器设备封装可以具有同时发生的编程操作，其中四个单独的停止命令然后被分别发出到四个非易失性存储器设备中的每一个。
在一个或多个实施方式中，为暂停擦除操作而发出的停止命令(或擦除停止命令)的格式和为暂停编程操作而发出的停止命令(或编程停止命令)的格式是不同的。在一些方面，擦除停止命令表示重置(reset)命令。在这方面，在擦除停止命令中存在预定的前缀以重新开始停止的擦除操作。类似地，在编程停止命令中存在预定的前缀以重新启动停止的编程操作。在这方面，用于暂停编程命令的停止命令是特殊命令，因为使用与擦除停止命令类似的停止命令来暂停编程命令可以完全取消编程命令，而不能够在稍后的时间(或启动周期)恢复停止的编程命令。
在一个或多个实施方式中，由控制器114将编程停止命令发出到特定非易失性存储器设备。控制器114在向非易失性存储器设备发出编程停止命令之后，执行对裸芯或平面的非易失性存储器设备的状态轮询，以确定非易失性存储器设备是进入用于编程命令的停止(或暂停)状态还是用于擦除命令的终止状态。如果非易失性存储器设备进入暂停状态，那么控制器114可以向属于其他裸芯或平面的其他非易失性存储器设备发出诸如擦除命令或读取命令的另一命令。为了恢复停止的编程命令，控制器114能够发出包括指示恢复停止的编程命令的请求的预定前缀的特殊编程命令。在这方面，处于暂停状态的非易失性存储器设备能够基于后续编程命令从暂停状态转变回编程状态。关于擦除命令，控制器114发出重置命令或擦除停止命令以阻止擦除操作发生。控制器114然后监视来自非易失性存储器设备的状态轮询以检测准备信号。一旦检测到准备信号，控制器114就可以通过向非易失性存储器设备中的相同地址(例如，指向非易失性存储器设备的物理块的地址)发出相同的擦除命令，来恢复停止的擦除命令。在这方面，处于终止状态的非易失性存储器设备能够基于后续擦除命令从终止状态转变回擦除状态。
在一个或多个实施方式中，电压检测器(例如，感测电路126)监视正向控制器114和向非易失性存储器设备供应的电能。电压检测器可以被配置为检测相对于预定阈值的预定操作电压(例如，3.3V、2.5V、1.8V)。预定阈值可以对应于电源电压的百分比(例如，90％)。例如，如果电源电压下降至少10％(或低于90％阈值)，则电压检测器发出警报信号(例如，感测电路信号)，该信号触发控制器114向非易失性存储器设备发出停止命令。
图2示出根据一个或多个实施方式的使用命令暂停的电源故障处理的示例过程200的流程图。为了说明的目的，本文中参考图1的控制器114描述示例过程200；然而，示例过程200不限于图1的控制器114，并且示例过程200的一个或多个块可以由控制器114的一个或多个其他组件执行。进一步为了解释的目的，示例过程200在本文中被描述为串行或线性地发生。然而，示例过程200的多个块可以并行发生。另外，示例过程200的块不需要以所示的顺序执行，以及/或示例过程200的一个或多个块不需要执行。
当数据存储设备110的控制器114(图1)确定已经发生电源故障事件时，示例过程200在步骤202开始。例如，控制器114可以从感测电路126接收指示在接口124处监测的电压已经下降约10％(例如，从5.0V到4.5V)的感测电路信号，并且因此来自主机设备130的电源处于或低于第一阈值以表示电源故障事件。在该方法中，感测电路126可能不需要检测闪存电路112A-N处的电压以触发电源故障事件。在另一方面，来自感测电路126的感测电路信号可以基于第二阈值，指示没有足够的电能来操作闪存电路112A-N，其中第二阈值低于闪存电路的电源电平达预定百分比(例如，10％)。例如，感测电路126可以检测闪存电路112A-N处的电压以触发电源故障事件，其中检测到的电压可能已经从3.3V电源下降到大约3.0V。在该示例中，第二阈值对应于3.0V电平并且大于闪存电路112A-N的最小操作电压(例如，2.7V)。在这方面，电源故障事件在电压电平达到最小操作电压之前被触发，而不是在电压电平已经下降到低于最小操作电压时被触发。
在一些方面，当已经发生电源故障事件时，非易失性存储器电路112A-N由内部电源128供电。感测电路信号可以触发内部电源128以向控制器114供应电能。在这方面，控制器114在来自内部电源128的电能下降到低于预定阈值之前，将来自诸如RAM 122的易失性存储器的数据写入非易失性存储器电路(例如，112A-N)。
在步骤204中，控制器114确定是否正在非易失性存储器电路112A-N上运行第一类型的存储器命令(例如，写入命令和/或擦除命令)。例如，控制器114可以具有命令队列的可见性，以知道哪个非易失性存储器设备或非易失性存储器设备的分组正在运行第一类型的存储器命令。如果控制器确定存在正在运行的写入命令和/或擦除命令，则过程200前进到步骤206。否则，过程200终止。在一些方面，第一类型的存储器命令包括擦除命令。在其他方面，第一类型的存储器命令包括用于写入第一类型的数据的编程命令。第一类型的数据可以包括未确认的主机数据。
第一类型的数据也可以包括奇偶校验数据。例如，控制器114可以在闪存电路112A-N上实施RAID(Redundant Array of Inexpensive Disks，廉价磁盘的冗余阵列)存储方案。诸如XOR函数的按位函数可以在一组主机数据上被运行以产生奇偶校验数据，奇偶校验数据连同该组主机数据一起被写入闪存电路112A-N。如果用于写入奇偶校验数据的第一类型的存储器命令在电源故障事件时被暂停或终止，则可以在数据存储设备的下次启动之后从该组主机数据重新计算奇偶校验数据，并将其写入闪存电路112A-N。
在步骤206中，当确定已经发生电源故障事件时，控制器通过参考命令队列来确定哪些非易失性存储器电路(例如，112A-N)正在运行第一类型的存储器命令。在步骤208中，控制器向所确定的非易失性存储器电路发出停止命令，以暂停或终止第一类型的存储器命令的运行。
在一个或多个实施方式中，控制器114向所确定的非易失性存储器电路发出第二类型的存储器命令。在一些方面，第二类型的存储器命令包括用于写入第二类型的数据的编程命令。第二类型的数据可以是系统数据和/或所确认的主机数据。
在一个或多个实施方式中，停止命令包括暂停第一类型的存储器命令的运行的暂停命令。在这方面，响应于来自控制器114的后续命令，可以恢复暂停的第一类型的存储器命令。在其他实施方式中，停止命令包括终止第一类型的存储器命令的运行的终止命令，使得终止命令可能不会在来自控制器114的后续写入命令中恢复或复原。
图3示出根据一个或多个实施方式的在示例数据存储设备110中分布在不同通道上的示例非易失性存储器电路。然而，并非所有描绘的组件都是必需的，并且一个或多个实施方式可以包括图中未示出的额外的组件。在不脱离本文阐述的权利要求的精神或范围的情况下，可以对组件的布置和类型进行变化。可以提供额外的组件、不同的组件、或更少的组件。
示例数据存储设备110包括接口124、控制器114、总线111、通道113A-113N、以及一个或多个闪存电路112A-N。闪存电路112A-N各自包括闪存的一个或多个物理块(例如，302A-P)，物理块也可以被指代为块并在下面参考图4进一步讨论。
如图3所示，通道113A将闪存电路112A耦合到总线111，通道113B将闪存电路112B耦合到总线111，通道113C将闪存电路112C耦合到总线111，并且通道113N将闪存电路112N耦合到总线111。然而，在闪存电路112A接收到数据之后，闪存电路112A可能处于忙状态，在该状态期间闪存电路112A可能不会接收额外的读取和/或写入命令。因此，同时处于忙状态的闪存电路112A-N的数量可以限制数据存储设备110。其他通道113B-N可以以类似的方式操作。
为了说明的目的，图3的数据存储设备110被示出为包括四个通道113A-N，并且通道113A-N中的每一个被示出为通信地耦合到闪存电路112A-N。然而，数据存储设备110可以包括任何数量的通道，诸如8、16、32。类似地，通道113A-N中的每一个可以通信地耦合到任何数量(诸如任意数量)的闪存电路112A-N。在一个或多个实施方式中，通道113A-N中的一个或多个可以通信地耦合到不同数目的闪存电路112A-N。
图4示出根据一个或多个实施方式的在示例数据存储设备110中分布在不同通道上的非易失性存储器电路的示例块。然而，并非所有描绘的组件都是必需的，并且一个或多个实施方式可以包括图中未示出的额外的组件。在不脱离本文中阐述的权利要求的精神或范围的情况下，可以对组件的布置和类型进行变化。可以提供额外的组件、不同的部组件或更少的组件。
为了说明的目的，图3的数据存储设备110被示出为包括闪存电路112A。闪存电路112A包括闪存的一个或多个物理块202A-D，其也可以被指代为块202A-D。物理块202A-D中的每一个可以包括闪存的一个或多个物理页面402A-D。物理块202A-D中的单独的物理页面402A-D可以是能够写入闪存电路112A-N中的最小单位，并且可以是，例如8-16千字节大小。在一个或多个实施方式中，闪存电路112A可以是16千兆字节大小并且可以包括4252个块，其中每一个块包括256个页面，每个页面存储17760个字节。
本公开的范围内的实施方式能够使用编码一个或多个指令的有形计算机可读存储介质(或一种或多种类型的多个有形计算机可读存储介质)来部分地或全部地实现。有形计算机可读存储介质本质上也能够是非瞬态的。
计算机可读存储介质能够是能够被通用或专用计算设备读取、写入、或以其他方式访问的任何存储介质，通用或专用计算设备包括能够运行指令的任何处理电子设备和/或处理电路。例如，没有限制，计算机可读介质能够包括任何易失性半导体存储器，诸如RAM、DRAM(dynamic random access memory，动态RAM)、SRAM(static random-accessmemory，静态RAM)、T-RAM(Thyristor RAM，可控硅RAM)、Z-RAM和TTRAM(Twin TransistorRAM，双场效应管RAM)。计算机可读介质也可以包括诸如ROM(Read-Only Memory，只读存储器)、PROM(Programmable ROM，可编程ROM)、EPROM(Electrically PROM，电可编程ROM)、EEPROM(Electrically-Erasable Programmable Read-Only Memory，电可擦除ROM)、NVRAM(Non-Volatile RAM，非易失性RAM)、闪存、nvSRAM(non-volatile SRAM，非易失性SRAM)、FeRAM(Ferroelectric Memory，铁电存储器)、FeTRAM(Ferroelectric Transistor RAM，铁电晶体管RAM)、MRAM(Magnetoresistive RAM，磁阻RAM)、PRAM(Phase Change Memory，相变存储器)、CBRAM(Conductive-Bridging RAM，导电桥RAM)、SONOS(Silicon Oxide NitrideOxide Silicon，硅-氧化物-氮化物-氧化物-硅)、RRAM(Resistance RAM，电阻RAM)、NRAM(Nano-RAM，纳米管RAM)、赛道(racetrack)存储器、FJG(Floating Junction Gate，浮动结栅)和千足虫(Milipede)存储器的任何非易失性半导体存储器。
此外，计算机可读存储介质能够包括任何非半导体存储器，诸如光盘存储器、磁盘存储器、磁带、其他磁存储设备或、或能够存储一个或多个指令的任何其他介质。在一些实施方式中，有形计算机可读存储介质能够直接耦合到计算设备，而在其他实施方式中，有形计算机可读存储介质能够间接(例如，经由一个或多个有限连接、一个或多个无线连接、或其任何组合)耦合到计算设备。
指令能够直接运行或能够用于开发可运行指令。例如，指令能够被实现为可运行或不可运行的机器代码，或者被实现为能够被编译以产生可运行或不可运行的机器代码的高级语言的指令。此外，指令也能够被实现为或能够包括数据。计算机可运行指令也能够以任何格式来组织，包括例程、子例程、程序、数据结构、对象、模块、应用编程、小编程、函数等。如本领域技术人员所认识的，包括但不限于指令的数量、结构、序列、和组织的细节，能够很大地改变，而不改变基础逻辑、功能、处理和输出。
虽然以上讨论主要涉及运行软件的微处理器或多核处理器，但是一个或多个实施方式由一个或多个集成电路(例如专用集成电路(application specific integratedcircuit，ASIC)或现场可编程门阵列(field programmable gate arrays，FPGA))执行。在一个或多个实施方式中，这样的集成电路运行存储在电路本身上的指令。
本领域的技术人员将认识到，可以将本文中描述的各种说明性块、模块、元件、组件、方法、和算法实施为电子硬件、计算机软件、或两者的组合。为了说明硬件和软件的这种可互换性，上面已经根据其功能一般地描述了各种说明性块、模块、元件、组件、方法、和算法。这种功能是被实施为硬件还是软件，取决于特定的应用和对整个系统施加的设计约束。熟练的技术人员可以针对每个特定应用以各种方式实施所描述的功能。各种部件和块可以不同地布置(例如，以不同的顺序布置、或以不同的方式分割)，而不脱离本主题技术的范围。
应该理解，所公开的过程中的框的任何特定顺序或层次是示例方法的说明。基于设计偏好，可以理解的是，可以重新布置过程中的块的特定顺序或层次，或者执行所有示出的块。任何块可以同时执行。在一个或多个实施方式中，多任务和并行处理可能是有利的。不仅如此，上述实施方式中的各种系统组件的分离不应该被理解为在所有实施方式中都需要这种分离，并且应该理解，所描述的编程组件和系统一般地能够一起集成在单个软件产品中或者封装到多个软件产品中。
如在本说明书和本申请的任何权利要求中所使用的，术语“基站”、“接收器”、“计算机”、“服务器”、“处理器”和“存储器”都指代电子或其他技术设备。这些术语不包括人或人群。为了说明的目的，术语“显示”或“正显示”意味着在电子设备上显示。
如本文中所使用的，在一系列术语之前的短语“……中的至少一个”，和将任何术语分开的术语“和”或“或”，将列表作为整体修饰，而不是修饰列表中的每个成员(即每个术语)。短语“……中的至少一个”不需要选择列出的每个术语中的至少一个；相反，该短语允许包括任何一个术语中的至少一个、和/或术语的任何组合中的至少一个、和/或每个项目中的至少一个的含义。举例来说，短语“A、B和C中的至少一个”或“A、B或C中的至少一个”各自仅指A、仅指B、或仅指C；A、B和C的任意组合；以及/或A、B和C中的每一个中的至少一个。
谓词“配置为”、“可操作为”、和“编程为”不暗示主体的任何特定的有形或无形的修改，而相反是旨在可互换地使用。在一个或多个实施方式中，被配置为监视和控制操作或组件的处理器也可以意味着被编程为监视和控制操作的处理器，或可操作为监视和控制操作的处理器。类似地，被配置为运行代码的处理器能够被解释为被编程为运行代码或可操作为运行代码的处理器。
诸如一方面、该方面、另一方面、一些方面、一个或多个方面、实施方式、该实施方式、另一实施方式、一些实施方式、一个或多个实施方式、配置、该配置、另一种配置、一些配置、一种或多种配置、主题技术、公开、本公开、其其他变化等都是为了方便，并不暗示涉及这样的短语的公开对于主题技术是必不可少的，或者这样的公开适用于主题技术的所有配置。涉及这样的短语的公开可以适用于所有配置或者一个或多个配置。涉及这样的短语的公开可以提供一个或多个示例。诸如一方面或一些方面的短语可以指一个或多个方面，反之亦然，并且这与其他前述短语类似地应用。
本文中使用词语“示例性”来表示“用作示例、实例或说明”。本文中被描述为“示例性”或“示例”的任何实施方式不必被解释为优于其他实施方式的优选的或有利的实施方式。此外，就在说明书或权利要求书中使用的术语“包括”、“具有”等而言，这样的术语旨在以与术语“包含”类似的方式是包括性的，因为“包含”是在用作权利要求中的过渡词时加以解释。
本领域普通技术人员已知或稍后将为本领域技术人员所知的本公开所描述的各个方面的要素的所有结构和功能等同物通过引用被明确地并入本文中，并且旨在被权利要求。不仅如此，在此公开的任何内容都不旨在致力于公众，不管这些公开是否在权利要求中明确记载。权利要求内容不得根据35U.S.C.§112第六段的规定解释，除非使用短语“用于...的部件”明确叙述该元件，或者在方法权利要求的情况下，使用短语“用于...的步骤”来叙述该元件。
提供之前的描述是为了使本领域的任何技术人员能够实践本文描述的各个方面。这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且这里定义的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文所示的方面，而是要符合与语言权利要求相一致的全部范围，其中以单数形式引用的元件并非意在表示“一个且仅一个”(除非具体如此陈述)，而是“一个或多个”。除非另有特别说明，否则术语“一些”是指一个或多个。男性(例如他)的代词包括女性和中性(例如她和她的)，反之亦然。标题和副标题(如果有的话)仅为了方便，并不限制主题内容。

Claims (20)

1.一种数据存储设备，包含：
非易失性存储器电路；和
控制器，被配置为：
确定已经发生电源故障事件；
响应于所述已经发生电源故障事件的确定，确定哪些所述非易失性存储器电路正在运行第一类型的存储器命令；以及
向所确定的非易失性存储器电路发出停止命令，以停止第一类型的存储器命令的运行。
2.根据权利要求1所述的数据存储设备，其中，所述第一类型的存储器命令包含擦除命令。
3.根据权利要求1所述的数据存储设备，其中，所述第一类型的存储器命令包含用于写入第一类型的数据的编程命令。
4.根据权利要求3所述的数据存储设备，其中，所述第一类型的数据包含未确认的主机数据。
5.根据权利要求1所述的数据存储设备，其中，所述控制器还被配置为：
响应于所发出的停止命令，向所确定的非易失性存储器电路发出第二类型的存储器命令。
6.根据权利要求5所述的数据存储设备，其中，所述第二类型的存储器命令包含用于写入第二类型的数据的编程命令。
7.根据权利要求6所述的数据存储设备，其中，所述第二类型的数据包含系统数据或确认的主机数据中的一个或多个。
8.根据权利要求1所述的数据存储设备，其中，所述停止命令包含暂停所述第一类型的存储器命令的运行的暂停命令，其中，响应于来自所述控制器的后续命令，恢复所暂停的第一类型的存储器命令。
9.根据权利要求1所述的数据存储设备，其中，所述停止命令包含终止所述第一类型的存储器命令的运行的终止命令，其中，所终止的第一类型的存储器命令不响应于来自所述控制器的后续命令而恢复。
10.根据权利要求1所述的数据存储设备，其中，所述控制器还被配置为：
在来自内部电源的电能下降到低于预定阈值之前，将来自易失性存储器的数据写入到所述非易失性存储器电路，当已经发生所述电源故障事件时，所述非易失性存储器电路由内部电源供电。
11.根据权利要求10所述的数据存储设备，其中，所述内部电源包括电池或电容元件。
12.根据权利要求1所述的数据存储设备，其中，基于所发出的停止命令，所确定的非易失性存储器电路从编程状态转变到暂停状态，其中，基于来自所述控制器的后续编程命令，所确定的非易失性存储器电路从暂停状态转变回到编程状态。
13.根据权利要求1所述的数据存储设备，其中，基于所发出的停止命令，所确定的非易失性存储器电路从擦除状态转变到终止状态，其中，基于来自所述控制器的后续擦除命令，所确定的非易失性存储器电路从终止状态转变回到擦除状态。
14.一种系统，包含：
多个闪存电路；
随机存取存储器(RAM)；以及
控制器，通信地耦合到所述多个闪存电路，所述控制器被配置为：
确定已经发生电源故障事件；
响应于所述已经发生电源故障事件的确定，确定哪些所述多个闪存电路正在运行擦除命令或编程命令；以及
基于向所确定的闪存电路发出的停止命令，停止所述擦除命令或所述编程命令的运行。
15.根据权利要求14所述的系统，其中，所述控制器还被配置为：
响应于所发出的停止命令，向所确定的闪存电路发出写入命令；以及
在来自内部电源的电能下降到低于预定阈值之前，响应于所发出的写入命令，将数据写入到所述多个闪存电路中的至少一个。
16.根据权利要求14所述的系统，其中，所述控制器还被配置为：
向所确定的闪存电路发起后续编程命令以恢复所停止的编程命令。
17.根据权利要求14所述的系统，其中，基于所发出的停止命令，所确定的非易失性存储器电路从第一状态转变到第二状态，其中，基于来自所述控制器的后续命令，所确定的非易失性存储器电路从第二状态转变回到第一状态，其中所述第一状态包括编程状态，并且所述第二状态包括终止状态，其中所述第一状态包括擦除状态，并且所述第二状态包括终止状态。
18.一种方法，包含：
确定已经发生电源故障事件；
响应于所述已经发生电源故障事件的确定，确定数据存储设备中的哪些闪存电路正在运行擦除命令或编程命令；以及
向所确定的闪存电路发出停止命令以终止所述擦除命令或暂停所述编程命令。
19.根据权利要求18所述的方法，还包含：
响应于所发出的停止命令，向所确定的闪存电路发出写入命令；以及
在来自内部电源的电能下降到低于预定阈值之前，响应于所发出的写入命令，将数据写入到所确定的闪存电路中的至少一个。
20.一种系统，包含：
用于确定在闪存中已经发生电源故障事件的部件；
用于响应于所述已经发生电源故障事件的确定而确定所述闪存中的哪些闪存电路正在运行擦除命令或编程命令的部件；以及
用于向所确定的闪存电路发出停止命令以终止所述擦除命令或暂停所述编程命令的部件。
CN201810225063.5A 2017-05-31 2018-03-19 使用停止命令进行电源故障处理 Active CN108983939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/610,423 2017-05-31
US15/610,423 US10379979B2 (en) 2017-05-31 2017-05-31 Power fail handling using stop commands

Publications (2)

Publication Number Publication Date
CN108983939A true CN108983939A (zh) 2018-12-11
CN108983939B CN108983939B (zh) 2021-09-03

Family

ID=64279030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810225063.5A Active CN108983939B (zh) 2017-05-31 2018-03-19 使用停止命令进行电源故障处理

Country Status (3)

Country Link
US (2) US10379979B2 (zh)
CN (1) CN108983939B (zh)
DE (1) DE102018105440A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111722975A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 电子设备和电子设备的信息记录方法
CN112542204A (zh) * 2020-12-29 2021-03-23 深圳市芯天下技术有限公司 非易失型芯片的低电压报警方法、装置、存储介质和终端
JP2022523558A (ja) * 2019-03-04 2022-04-25 サイプレス セミコンダクター コーポレーション 暗号化ギャングプログラミング

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180138398A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
TWI678621B (zh) * 2018-06-01 2019-12-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN111984441B (zh) 2019-05-21 2023-09-22 慧荣科技股份有限公司 瞬间断电回复处理方法及装置以及计算机可读取存储介质
JP7407188B2 (ja) * 2019-06-21 2023-12-28 京セラ株式会社 電子機器、車両、及び制御方法
KR20210117609A (ko) * 2020-03-19 2021-09-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049924A1 (en) * 2000-10-19 2002-04-25 Ssd Company Limited Information processing apparatus and memory cartridge system
US20050108491A1 (en) * 2003-11-17 2005-05-19 Micron Technology, Inc. Method for testing flash memory power loss recovery
US20080141222A1 (en) * 2001-09-24 2008-06-12 Oracle International Corporation Techniques For Debugging Computer Programs Involving Multiple Computing Machines
CN101996144A (zh) * 2009-08-20 2011-03-30 联芯科技有限公司 Flash控制方法及装置
CN102043735A (zh) * 2009-10-16 2011-05-04 深圳Tcl新技术有限公司 外接存储设备及其掉电保护方法
CN106328059A (zh) * 2016-09-07 2017-01-11 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置
CN106575271A (zh) * 2014-06-23 2017-04-19 谷歌公司 管理存储设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996672B2 (en) * 2002-03-26 2006-02-07 Hewlett-Packard Development, L.P. System and method for active-active data replication
DE602005021098D1 (de) * 2004-05-28 2010-06-17 Nxp Bv Busverbindungseinrichtung
JP4536785B2 (ja) * 2008-02-01 2010-09-01 富士通株式会社 情報処理装置、該情報処理装置で行われるデータ記憶を制御する制御部およびデータ記憶の制御方法
JP4696171B2 (ja) * 2009-05-19 2011-06-08 富士通株式会社 記憶装置、データ保存方法およびデータ保存プログラム
WO2012082792A2 (en) * 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US20130179614A1 (en) * 2012-01-10 2013-07-11 Diarmuid P. Ross Command Abort to Reduce Latency in Flash Memory Access
US9430306B2 (en) * 2013-10-08 2016-08-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Anticipatory protection of critical jobs in a computing system
WO2015106162A1 (en) * 2014-01-09 2015-07-16 SanDisk Technologies, Inc. Selective copyback for on die buffered non-volatile memory
US20170123994A1 (en) * 2015-10-28 2017-05-04 Sandisk Technologies Inc. Handling Of Plane Failure In Non-Volatile Storage
JP6406223B2 (ja) * 2015-11-19 2018-10-17 コニカミノルタ株式会社 情報処理装置
US10139884B2 (en) * 2015-12-23 2018-11-27 Toshiba Memory Corporation Power loss protection for solid state drives
US10089178B2 (en) * 2016-02-29 2018-10-02 International Business Machines Corporation Developing an accurate dispersed storage network memory performance model through training
US10521305B2 (en) * 2016-04-29 2019-12-31 Toshiba Memory Corporation Holdup time measurement for solid state drives

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049924A1 (en) * 2000-10-19 2002-04-25 Ssd Company Limited Information processing apparatus and memory cartridge system
US20080141222A1 (en) * 2001-09-24 2008-06-12 Oracle International Corporation Techniques For Debugging Computer Programs Involving Multiple Computing Machines
US20050108491A1 (en) * 2003-11-17 2005-05-19 Micron Technology, Inc. Method for testing flash memory power loss recovery
CN101996144A (zh) * 2009-08-20 2011-03-30 联芯科技有限公司 Flash控制方法及装置
CN102043735A (zh) * 2009-10-16 2011-05-04 深圳Tcl新技术有限公司 外接存储设备及其掉电保护方法
CN106575271A (zh) * 2014-06-23 2017-04-19 谷歌公司 管理存储设备
CN106328059A (zh) * 2016-09-07 2017-01-11 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022523558A (ja) * 2019-03-04 2022-04-25 サイプレス セミコンダクター コーポレーション 暗号化ギャングプログラミング
JP7309893B2 (ja) 2019-03-04 2023-07-18 サイプレス セミコンダクター コーポレーション 暗号化ギャングプログラミング
CN111722975A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 电子设备和电子设备的信息记录方法
CN111722975B (zh) * 2019-03-18 2023-08-04 铠侠股份有限公司 电子设备和电子设备的信息记录方法
CN112542204A (zh) * 2020-12-29 2021-03-23 深圳市芯天下技术有限公司 非易失型芯片的低电压报警方法、装置、存储介质和终端

Also Published As

Publication number Publication date
US10379979B2 (en) 2019-08-13
US20180349240A1 (en) 2018-12-06
CN108983939B (zh) 2021-09-03
DE102018105440A1 (de) 2018-12-06
US20190347174A1 (en) 2019-11-14
US11068366B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
CN108983939A (zh) 使用停止命令进行电源故障处理
KR102175032B1 (ko) 제어기 메모리 버퍼를 사용한 적응적 조기 완료 포스팅을 위한 시스템 및 방법
US10846000B2 (en) Geometry-aware command scheduling
JP6562602B2 (ja) 書き込み時の欠落の緩和
KR101919653B1 (ko) 데이터 저장 디바이스들에서 하부 페이지 변형을 방지하기 위한 방법들 및 디바이스들
US8254172B1 (en) Wear leveling non-volatile semiconductor memory based on erase times and program times
US9305610B2 (en) Apparatus, system, and method for power reduction management in a storage device
KR101517416B1 (ko) 셀당 단일 비트 ｎａｎｄ 플래시 메모리를 에뮬레이팅하기 위한 셀당 다수 비트 ｎａｎｄ 플래시 메모리에 대한 제어기
US9170941B2 (en) Data hardening in a storage system
KR101560469B1 (ko) 메모리 시스템 컨트롤러들을 포함하는 장치 및 관련 방법들
CN101800071B (zh) 固态盘设备及其编程失败处理方法
US10643711B1 (en) Workload based dynamic erase suspend adaptation
EP2778888A1 (en) Selecting between non-volatile memory units having different minimum addressable data unit sizes
US10446254B1 (en) Method for maximizing power efficiency in memory interface block
CN107799150A (zh) 3d nand闪存的错误缓解
US11061619B1 (en) Power management for data storage devices implementing non-volatile memory (NVM) sets
CN110413222A (zh) 数据存储装置及其操作方法
CN109426627A (zh) 数据存储装置及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
US10474582B2 (en) NAND flash storage device and methods using non-NAND storage cache
KR20200025518A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN103198861B (zh) 存储器储存装置、存储器控制器与控制方法
US11056211B1 (en) Apparatus and method for handling temperature dependent failures in a memory device
US11314638B2 (en) Data storage device, operating method thereof and storage system using the same
CN112394879A (zh) 操作存储设备的方法、存储设备及操作存储系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant