CN108983866A - 电流镜阵列的电子电路及方法 - Google Patents

Abstract

本发明提供一种电流镜阵列的电子电路及方法。此电子电路包含多个电流镜元件，其实体布置在阵列中并且被配置为接收数字字元，以进一步接收参考电流，并且通过将数字字元通过镜像参考电流而转换成输出电流。电流镜元件包含第一电流镜元件，其沿着阵列的周边布置，并被配置为产生独立于数字字元的输出电流的固定基准分量，以及第二电流镜元件，其布置在阵列的内部，并被配置为产生取决于数字字元的输出电流的可编程分量。本发明能够在广泛的工艺变化和工作条件下产生高精度的可编程输出电流，而无需复杂的校正。

Description

电流镜阵列的电子电路及方法

技术领域

本发明涉及时脉信号的产生技术领域，具体涉及电流镜阵列的电子电路及方法。

背景技术

电流镜电路用于各种各样的应用中。电流镜电路通常旨在通过控制另一个主动装置中的电流来复制或镜像(mirror)出流经主动装置(例如，晶体管)的电流。电流镜像电路通常被设计成使得其输出电流独立于负载。电流镜元件可以镜像恒定电流(constantcurrent)，例如，应用在恒定电流源-CCS中；或时变电流(time-varying current)，例如应用在电流放大器中。

发明内容

这里描述的本发明的实施例提供了包含多个电流镜元件的电子电路。电流镜元件实体布置在阵列中并且被配置为接收数字字元，以进一步接收参考电流并且通过镜像参考电流将数字字元转换成输出电流。电流镜元件包含(i)多个第一电流镜元件，其沿着阵列的周边布置，并被配置用于产生独立于数字字元的输出电流的固定基准分量(fixedbaseline component)，以及(ii)多个第二电流镜元件，其布置在阵列的内部，并被配置用于产生取决于数字字元的输出电流的可编程分量(programmable component)。

在一些实施例中，每个电流镜元件包含一个或多个晶体管，并且阵列中的电流镜元件的晶体管排列成多个行和多个列，使得属于第二电流镜元件的任何晶体管在所有侧上被相邻晶体管围绕。在一实施例中，阵列包含至少一个虚拟晶体管(dummy transistor)。

在一些实施例中，数字字元指定时脉信号的频率，并且电路还包含信号产生电路，信号产生电路被配置为产生时脉信号并且响应于由电流镜元件产生的输出电流来调整时脉信号的频率。在一实施例中，多个电流镜元件还被配置为通过镜像该参考电流来产生附加输出电流，并且信号产生电路被配置为基于输出电流产生时脉信号的正部分，以及基于附加输出电流产生时脉信号的负部分。

根据本发明的实施例，另外提供了一种包含接收数字字元的方法。通过使用实体布置在阵列中的多个电流镜元件通过镜像参考电流来将数字字元转换成输出电流，(i)使用沿着阵列的周边布置的第一电流镜元件产生独立于数字字元的输出电流的固定基准分量，以及(ii)使用布置在阵列的内部的第二电流镜元件，根据数字字元来产生输出电流的可编程分量。

根据本发明的实施例，还提供了一种用于制造电子电路的方法。该方法包含沿着阵列的周边布置多个第一电流镜元件，第一电流镜元件被配置为产生独立于提供给电子电路的数字字元的输出电流的固定基准分量。布置在阵列的内部的第二电流镜元件配置成产生取决于数字字元的输出电流的可编程分量。

本发明能够在广泛的工艺变化和工作条件下产生高精度的可编程输出电流，而无需复杂的校正。

附图说明从下面结合附图对本发明的实施例的详细描述中可以更全面地理解本发明，其中：

附图说明

图1是绘示根据本发明实施例的时脉产生器的示意性方块图；

图2是绘示根据本发明实施例的图1的时脉产生器中使用的数字到电流(D2I)转换电路；以及

图3是绘示根据本发明实施例的一对电流镜阵列的实体布局。

附图标号

20：时脉产生器

24：电流源电路

28、CMA1、CMA2：电流镜阵列

32：比较器和锁存器电路

36：开关

AMP：运算放大器

A[0]、A[1]、A[2]、A[3]、A[5]、A[4：0]：数字字元

BUFF：缓冲器

C1、C2：电容

CLOCK OUT：时脉信号

COMP1、COMP2：比较器

DUM：虚拟晶体管

EN：使能信号

F1、F2：信号

IREF：调节参考电流

LATCH：锁存器

N1、N2：NMOS晶体管

NREF：负通道金属氧化物半导体场效应晶体管

O1、O2：COMP的输出

P0、P1、P2、P3、P4、PDC：电流镜元件

PB：晶体管

PBIAS：偏置信号

R：电阻

VC、VC1、VC2：输出电流信号

VDD：电源电压

VREF：精确参考电压

X1、X2、X4、X8、X16：频率步阶

具体实施方式

概观

这里描述的本发明的实施例提供了用于数字到电流(digital-to-current，D2I)转换的改进的电子电路以及相关的方法。在一些实施例中，所揭露的D2I转换电路被用作可编程频率时脉信号产生器的一部分。

在揭露的实施例中，D2I电路被配置为接收数字字元，以进一步接收参考电流，并且通过镜像参考电流将数字字元转换成输出电流。D2I电路包含实体布局成二维阵列(two-dimensional array)(称为电流镜阵列-CMA)的多个电流镜元件。

CMA中的一些电流镜元件(称为“固定电流镜元件”)被配置为产生独立于数字字元的输出电流的固定基准分量。剩余的电流镜元件(称为“可选电流镜元件(selectablecurrent-mirror devices)”)被配置为产生取决于数字字元的输出电流的可编程分量。

如下面将详细解释的，CMA的实体布局是根据两种设计考虑来设计的。首先考虑的是可选电流镜元件通常比固定电流镜元件对性能变化更敏感。这种差异的一个原因是，在可选电流镜元件中校正D2I电路以补偿固定电流镜元件中的错误是相当简单的。

第二个设计考虑是沿着阵列周边的电流镜元件相对于位于阵列内部的电流镜元件，典型地遭受导致更大性能变化的“边缘效应(edge effects)”。这种差异的一个原因是位于阵列内部的电流镜元件都具有与其周围相邻装置相同的对称布置。另一方面，沿着周边的电流镜元件具有相邻装置的不同的，不对称的布置。

基于上述两个设计考虑，所揭露的D2I电路被设计用于最佳性能和最小化芯片面积。在所揭露的实施例中，CMA的实体布局被设计为使得(i)固定电流镜元件沿着阵列的周边布置，并且(ii)可选电流镜元件布置在阵列的内部。

在这个方案中，敏感的装置位于内部的对称且可重复(repeatable)的环境中。易受边缘效应的周边用于放置较不敏感的装置。

通过使用这种解决方案，D2I转换电路能够在广泛的工艺变化和工作条件下产生高精度的可编程输出电流，而无需复杂的校正。由于所揭露的解决方案消除了沿着周边需要(或者至少减少了)专用虚拟装置的数量，所以所揭露的D2I转换电路可以在小芯片区域上实现。基于这种D2I转换电路的时脉产生器因此可以实现高精度、小尺寸和低成本。

系统描述

图1是根据本发明的实施例的时脉产生器电路20的示意性方块图。时脉产生器20产生时脉信号，例如用于为集成电路(Integrated Circuit，IC)中的电子电路提供时脉。时脉信号(在图中表示为“CLOCK OUT”)具有由数字字元(在本实施例中，图中表示为A[4：0]的5位字元)设定的可编程频率。

在一个例示性实施例中，时脉产生器20被配置为产生100-120MHz之间的时脉频率(即，具有100MHz的基准时脉频率，以及0-20MHz之间的可编程补偿)。或者，可以使用任何其他合适的频率范围。时脉产生器20使用本文详细描述的技术，在不同工艺、电压和温度(PVT)条件下，产生具有高度准确的频率和占空比的时脉信号。

在本实施例中，时脉产生器20包含电流源电路24，表示为CMA1和CMA2的两个电流镜阵列28，以及比较器和锁存器电路32。电流源24包含表示为AMP的运算放大器(operational amplifier)，表示为NREF的负通道金属氧化物半导体(NMOS)场效应晶体管(FET)，表示为PB的正通道MOS(PMOS)FET以及表示为R的电阻。电流源电路24连接到电源电压VDD，并接收表示为VREF的精确参考电压作为输入。电流源产生表示为IREF的调节参考电流，其中IREF＝VREF/R。调节参考电流IREF流过晶体管PB，从而产生表示为PBIAS的偏置信号(bias signal)。

每个CMA28(CMA1和CMA2中的每一个)包含电流镜元件的阵列，其镜像由电流源电路24产生的电流。每个CMA接收偏置信号PBIAS和数字字元A[4：0]作为输入。CMA启动当前镜像装置的选定子集(subset)，具体取决于数字字元A[4：0]的值。结果，CMA产生表示为VC的输出电流信号(对于CMA1为VC1、对于CMA2为VC2)，其幅度(magnitude)取决于数字字元的值。换句话说，每个CMA都是一个可编程的“数字到电流”(D2I)转换器。CMA28的内部结构和实体布局如图2和图3所示。

两个输出电流信号VC1和VC2作为输入提供给比较器和锁存器电路32。如下所述，输出电流信号VC1(由CMA1产生)控制时脉信号的正部分的持续时间，信号VC2(由CMA2产生)控制时脉信号的负部分的持续时间。

在本实施例中，比较器和锁存器电路32包含表示为COMP1和COMP2的两个比较器以及表示为LATCH的双输入置位复位锁存器(dual-input set-reset latch)。比较器和锁存器电路32通过由CMA1驱动的充电周期以及由CMA2驱动充电周期产生时脉信号的每个周期。当使能信号(enable signal)(表示为EN)被断言(assert)时，时脉产生过程开始。

在断言EN之后，CMA1的充电周期开始。输出电流信号VC1开始对电容C1充电，C1两端的电压逐渐升高。比较器COMP1将电容C1两端的电压与参考电压VREF进行比较。当C1两端的电压达到VREF时，COMP1的输出(表示为O1)上升到逻辑值“1”，启动LATCH的SET输入。LATCH的启动导致三个事件：

LATCH的输出通过缓冲器BUFF将CLOCK OUT设定为逻辑值“1”。时脉周期的正部分开始。

信号F2上升到逻辑值“1”，其导通(switches-on)使电容C1放电的NMOS晶体管N1(准备下一个CMA1的充电循环)。

信号F1下降到逻辑值“0”并触发CMA2开始其充电周期。

CMA2的充电周期从输出电流信号VC2向电容C2充电开始。C2两端的电压逐渐升高。比较器COMP2将电容C2两端的电压与参考电压VREF进行比较。当C2上的电压达到VREF时，COMP2的输出(表示为O2)上升到逻辑值“1”，启动LATCH的RESET输入。LATCH的启动导致三个事件：

LATCH的输出经由缓冲器将CLOCK OUT设定为逻辑值“0”。时脉周期的负部分开始。

信号F1上升到逻辑值“1”，其导通使电容C2放电的NMOS晶体管N2(准备下一个CMA2的充电循环)。

信号F2下降到逻辑值“0”并触发CMA1开始其充电周期。

只要使能信号EN为高，就重复上述过程，产生CLOCKOUT的连续周期。如果EN设定为“0”，则时脉信号被禁用。

从以上描述中可以看出，“CLOCKOUT”信号的频率精确度由VC1和VC2的精确度(更具体地，由VC1+VC2的精确度)决定。另外，“CLOCKOUT”信号的工作周期的精确度由VC1/VC2的精确度决定。例如，为了保持50％的精确工作周期，保持VC1＝VC2是重要的。这些关系通常应当在时脉产生器20的指定范围的操作条件以及预期的制造过程变化上维持。

电流镜阵列配置

图2是根据本发明的实施例示出基于CMA28的数字到电流(D2I)转换电路的图。如上所述，每个CMA28用作可编程“数字到电流”(D2I)转换器。CMA输出(用VC表示)是一个电流信号，其幅度取决于数字字元A[4：0]的值。时脉产生器20(图1)的CMA1和CMA2可以以这种方式实现，其中VC1对应于CMA1的输出(VC)，而VC2对应于CMA2的输出(VC)。

在本实施例中，CMA28包含表示为P0、P1、P2、P3、P4和PDC的六个电流镜元件。电流镜元件的源极连接到电源电压VDD。电流镜元件的漏极经由相应的开关36连接到CMA的输出(图中表示为VC)。电流镜元件的栅极连接到从电流源电路24(见图1)接收的偏置信号PBIAS。

电流镜元件P0、P1、P2、P3和P4是可选的。对于这些电流镜元件，开关36的栅极由数字字元的相应位A[0]、A[1]、A[2]、A[3]和A[4]控制。因此，对于P0、P1、P2、P3和P4中的每一个，由电流镜元件产生的电流可以连接到输出(VC)或根据相应的位值是“0”还是“1”而从输出端断开。

另一方面，电流镜元件PDC被固定。电流镜元件的开关36维持接地。无论A[4：0]的位值如何，电流镜元件PDC产生的电流都连接到输出(VC)。

在本实施例中，每个电流镜元件包含一个或多个PMOS晶体管。具体而言，P0包含单个PMOS，P1包含并联连接的2个PMOS晶体管(即，源极彼此连接，并且类似地，漏极彼此连接)，P2包含并联连接的4个PMOS晶体管，P3包含PMOS并联连接的8个晶体管，并且P4包含并联连接的16个PMOS晶体管。PDC也包含并联连接的16个PMOS晶体管。

使用这种二进位配置，CMA28在CMA输出将A[4：0]的32个可能的值转换为32个不同的VC大小。参考图1，CMA1以这种方式将A[4：0]转换为VC1，并且CMA2以这种方式将A[4：0]转换为VC2。

PDC产生的电流设定VC的基准分量。由P0、P1、P2、P3和P4的选定子集产生的电流之和设定VC的可编程分量。当在图1的时脉产生器20中运作时，由PDC产生的电流设订固定的基准频率，该频率可以由时脉产生器产生。由选定的P0、P1、P2、P3和P4的子集产生的电流之和设定相对于时脉信号的基准频率的可编程频率补偿(programmable frequencyoffset)。

图1和图2的电路配置是为了概念清晰而选择的例示性配置。在替代实施例中，所揭露的技术可以使用任何其他合适的配置来实现。例如，CMA28可以包含任何合适数量的可选电流镜元件，不一定是二进位配置。数字字元A[0：n]可以包含任何适当数量的位。基准分量的大小和VC的可编程分量(以及时脉频率)的解析度(resolution)可以设定为任何合适的值。进一步可选地，时脉产生器20可以使用单个CMA或以任何其它合适的方式来实现。

在一些实施例中，时脉产生器电路20的一些或全部元件可以使用常规的互补金属氧化物半导体(CMOS)工艺制造，可能与嵌入其中的电子电路(例如，IC)的其余部分一起制造。另外地或可选地，时脉产生器电路20的一些或全部元件可以用专用集成电路(Application-Specific Integrated Circuit，ASIC)或现场可编程门阵列(Field-Programmable Gate Array，FPGA)制造，或者甚至使用独立元件。

电流镜像阵列实体布局注意事项

如上所述，在图1和图2的实施例中，时脉产生器20的CMA28包含以下电流镜元件：

表1：每种电流镜元件的晶体管数量

在这个例子中，PMOS晶体管的总数是2+4+8+16+32+32＝94。在一些实施例中，CMA1和CMA2被实现为合适的IC的一部分，其中94个晶体管布置在基板上并且与另外的CMA硬件互连。

可以选择各种可能的实体布局来放置94个晶体管。一个主要的设计考虑是将不同电流镜元件之间的电气和功能表现和性能的变化最小化。换句话说，期望每个电流镜元件将控制在基本上相同的物理和电气环境，以保证电气和功能表现和性能的相似性。

当将PMOS晶体管置于阵列中时，位于阵列周边的晶体管控制为与位于阵列内部的晶体管不同的条件。例如，位于阵列内部的晶体管都具有与其周围晶体管相同的对称布置。另一方面，沿着周边的晶体管的相邻晶体管具有不同的、不对称的布置。

由于这种“边缘效应”，沿着周边的晶体管的性能通常比阵列内部的晶体管的性能更不平均，可重复性更低。

另一个设计考虑是可选电流镜元件(P0-P4)比固定电流镜元件(PDC)对性能变化更敏感。这种差别的一个原因是，在一些实施例中，时脉产生器20的时脉频率在生产期间被校正。最小基准时脉频率(由固定电流镜元件PDC决定)的校正相对简单直接。许多可能的补偿频率的校正(由可选电流镜元件P0-P4决定)是相当复杂、冗长、耗费存储器并且昂贵的。

另一个造成固定电流镜元件和可选择电流镜元件之间的性能差异敏感度不同的原因是固定电流镜元件(PDC)不影响时脉产生器20的频率步阶大小(step-size)(也称为“频率斜率(frequency slope”)。可选电流镜元件之间的失配(mismatch)可能在斜率中产生不希望的(正或负)的“跳位(jump)”，这会降低校正精度，并且可能产生时脉抖动(clockjitter和其他损伤。当在时脉产生器的操作期间实时执行校正时，这些效果尤其显著，例如克服温度漂移(temperature drift)和电源电压变化。

鉴于上述设计考虑，在本发明的一些实施例中，选择CMA28的实体布局，使得(i)固定电流镜元件(PDC)的PMOS晶体管沿着阵列的周边设置(ii)可选电流镜元件(P0、P1、P2、P3和P4)的PMOS晶体管设置在阵列的内部。这种布局提供了最好的性能和最佳的面积利用率，因为较敏感的晶体管放置在性能变化较小的位置，反之亦然。

图3是根据本发明的实施例的时脉产生器20的CMA1和CMA2的联合实体布局(jointphysical layout)的示意图。图中对应于其中实现CMA1和CMA2的IC的芯片区域的顶视图。图中的每个位置(“单元(cell)”)对应于相应的PMOS晶体管，并且用其所属的电流镜元件(P0、P1、P2、P3、P4或PDC)的类型标记。

从图中可以看出，属于可选电流镜元件(P0、P1、P2、P3和P4)的所有晶体管都位于阵列的内部。属于固定电流镜元件(PDC)的晶体管位于阵列的周边。每种类型的电流镜元件的晶体管数量与上表1中最右边的行相匹配。

在本实施例中，阵列是二维的，即电流镜元件的晶体管排列成多个行和多个列。所选择的布局确保了属于可选电流镜元件的任何晶体管都被相邻晶体管所包围。

还要注意的是，在这个实施例中，CMA1和CMA2两者的晶体管被混合在相同的单个阵列的布局中。结果，CMA1的输出电流(VC1)与CMA2的输出电流(VC2)紧密匹配，从而提供具有高精度工作周期的时脉信号。

在本实施例中，晶体管的总数是94，而阵列中的总位置数是99。剩下的五个位置都填充有虚拟晶体管(图中标记为“DUM”)。虚拟晶体管在时脉产生器中不具有功能性作用，并被添加以便为与其相邻的功能晶体管提供更均匀的环境。

图3中所示的CMA1和CMA2的实体布局是一个例示性布局，其被选择来说明所揭露的技术的原理。在替代实施例中，可以使用任何其他合适的布局。例如，可以容许与上述规则(内部的可选电流镜元件的晶体管，沿着周边的固定电流镜元件的晶体管)的轻微偏差。

在一个替代实施例中，可选电流镜元件中晶体管的总数量是每个CMA69个。得到的频率步阶表示为x0.25、x0.5、x1、x2、x4、x8、x16、x32。分步(fractional steps)(x0.25和x0.5)分别通过串联4个或2个晶体管来实现。另外，固定电流镜元件中的晶体管数量是每个CMA16个。每个CMA还包含用于“额外(extra)”电流镜元件的8个晶体管。“额外”电流镜元件包含例如用于粗调频率(coarse frequency tuning)的装置，因此也不具有严格的匹配要求。另外，两个CMA包含22个虚拟晶体管。

在该实施例中，包含CMA1和CMA2的阵列的尺寸是16×13的晶体管(总共208个)。所有可选电流镜元件都布置在阵列的内部。阵列的周长由(i)固定电流镜元件、(ii)“额外”电流镜元件和(iii)10个虚拟晶体管组成。阵列内部分布有12个附加的虚拟晶体管。在这个实施例中控制CMA的数字字元是8位字元，表示为A[7：0]。控制总线包含4个附加位，用于控制“额外”装置进行粗调。

另外，在该实施例中，CMA的每个分支(即，x1分支、x2分支、x4分支、x8分支、x16分支和PDC分支)包含与分支的电流镜元件串联连接的附加PMOS装置。这些额外的PMOS装置用于共源共栅，用于改善电流镜元件(P0～P4和PDC装置)的VDS效应。当装置的漏极-源极电压(VDS)发生变化时，VDS效应会导致装置中的电流发生变化。额外的级联(cascode)装置消除了这种影响，保持了VDS常数，从而提高了电流镜元件的精度和装置之间的电流匹配。额外的共源共栅装置的栅极被在电流源电路24中产生的信号PCAS偏置。

尽管这里描述的实施例主要涉及时脉产生器，但是本文描述的方法和系统还可以用于涉及D2I转换的其他应用和电路，即将数字元值转换成电流，例如通用的数字到模拟转换器(DAC)。

因此将意识到，上述实施例是作为例子引用的，并且本发明不限于上文已经特别示出和描述的内容。相反，本发明的范围包含上文描述的各种特征的组合和子组合，以及本领域技术人员在阅读前述描述时将会想到的未在现有技术出现过的变化和修改。在本专利申请中通过引用并入的文件被认为是本申请的组成部分，除了在这些并入的文件中以与在本说明书中明确地或隐含地定义的定义冲突的方式定义的任何术语应该考虑本说明书中的定义。

Claims (7)

1.一种电流镜阵列的电子电路，其特征在于，包含：

多个电流镜元件，该多个电流镜元件实体布置在一阵列中并且被配置为接收一数字字元以及接收一参考电流，并且通过镜像该参考电流以将该数字字元转换为一输出电流，

其中该多个电流镜元件包含：

一第一电流镜元件，沿着该阵列的周边布置并且被配置为产生独立于该数字字元的该输出电流的一固定基准分量；以及

一第二电流镜元件，布置在该阵列的内部，并被配置为产生取决于该数字字元的该输出电流的一可编程分量。

2.如权利要求1所述的电子电路，其特征在于，该多个电流镜元件中的每一个电流镜元件包含至少一晶体管，并且该阵列中的该多个电流镜元件的该多个晶体管排列成多个行和多个列，使得属于该第二电流镜元件的所有该晶体管在每一侧皆有相邻的晶体管围绕。

3.如权利要求1所述的电子电路，其特征在于，该阵列包含至少一虚拟晶体管。

4.如权利要求1所述的电子电路，其特征在于，该数字字元指定一时脉信号的一频率，并且该电子电路包含一信号产生电路，该信号产生电路配置为产生该时脉信号，并且响应于由该多个电流镜元件组成的该阵列产生的该输出电流来调整该时脉信号的频率。

5.如权利要求4所述的电子电路，其特征在于，该多个电流镜元件还被配置为通过镜像该参考电流以产生一附加输出电流，并且该信号产生电路被配置为基于该输出电流产生该时脉信号的正部分，并基于该附加输出电流产生该时脉信号的负部分。

6.一种电流镜阵列的运行方法，其特征在于，包含：

接收一数字字元；以及

通过使用实体布置在一阵列中的多个电流镜元件通过镜像一参考电流以将该数字字元转换为一输出电流：

使用沿着该阵列的周边布置的一第一电流镜元件，产生独立于该数字字元的该输出电流的一固定基准分量；以及

使用布置在该阵列的内部中的一第二电流镜元件，根据该数字字元来产生该输出电流的一可编程分量。

7.一种制造电流镜阵列的电子电路的方法，其特征在于，包含：

沿着阵列的周边布置一第一电流镜元件，该第一电流镜元件被配置为产生独立于提供给该电子电路的一数字字元的一输出电流的一固定基准分量；以及

在该阵列的内部布置一第二电流镜元件，该第二电流镜元件被配置为产生取决于该数字字元的该输出电流的一可编程分量。