CN108962725A - 一种人构性高介电常数的介电薄膜及其制备方法 - Google Patents

一种人构性高介电常数的介电薄膜及其制备方法 Download PDF

Info

Publication number
CN108962725A
CN108962725A CN201810852884.1A CN201810852884A CN108962725A CN 108962725 A CN108962725 A CN 108962725A CN 201810852884 A CN201810852884 A CN 201810852884A CN 108962725 A CN108962725 A CN 108962725A
Authority
CN
China
Prior art keywords
film
sub
dielectric
high dielectric
people
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810852884.1A
Other languages
English (en)
Other versions
CN108962725B (zh
Inventor
吴春亚
以色列·米加
李昀儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mccorson Technology Co Ltd
Original Assignee
Mccorson Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mccorson Technology Co Ltd filed Critical Mccorson Technology Co Ltd
Priority to CN201810852884.1A priority Critical patent/CN108962725B/zh
Publication of CN108962725A publication Critical patent/CN108962725A/zh
Application granted granted Critical
Publication of CN108962725B publication Critical patent/CN108962725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种人构性高介电常数的介电薄膜及其制备方法。该介电薄膜包括多个周期性重叠的子薄膜单元，每个单元由低漏电材料的子薄膜与高介电材料的子薄膜重叠构成，每一层子薄膜的厚度均小于1nm；介电薄膜的最底层和最上层均为低漏电材料的子薄膜；低漏电材料和高介电材料的子薄膜均可以采用一种或多种不同材料；当介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列。本发明的人构性高介电常数介电薄膜具有高介电常数和低漏电流，可以用但不限于原子层沉积、化学气相沉积方法在低于300摄氏度的温度下制备而成，满足低温制备的需求。

Description

一种人构性高介电常数的介电薄膜及其制备方法
技术领域
本发明涉及电子技术领域，尤其涉及一种人构性高介电常数介电薄膜结构及其制备方法。
背景技术
高介电常数介电薄膜因在晶体管、存储器、薄膜电容等超大规模集成电路基本单元电子器件中的广泛应用而被持续关注，这些器件要求介电薄膜不仅要拥有高的介电常数而且须有低的漏电流。新近发展起来的玻璃或柔性衬底上的巨微集成电子或光电子系统更要求高介电常数介电薄膜必须在低温下沉积而成。
已见报道的研究(Davide Ceresoli and David Vanderbilt,Structural anddielectric properties of amorphous ZrO2and HfO2,Phys.Rev.B 74,125108–Published 13September 2006)或专利(如CN102208442A)，主要集中在硅酸铪、硅酸锆、二氧化铪、二氧化锆或它们与其他材料叠成的复合薄膜，但用这些薄膜作为MIM单板平面电容中的介质，其电容密度很难超过20fF/um2，而且薄膜的物理厚度都为几或十几纳米，这使得薄膜很容易被机械击穿和电击穿，从而影响器件的可靠性。
发明内容
针对以上现有介电薄膜存在的不足，本发明提供一种能满足大规模集成电路、巨微电子或光电子集成系统所需求的高介电常数、低漏电流、可在低温下制备、可靠性良好的高介电常数介电薄膜。同时，本发明提供一种制备该介电薄膜的方法。
本发明的目的通过以下技术方案实现：
一种人构性高介电常数的介电薄膜，该介电薄膜包括多个周期性重叠的子薄膜单元，每个子薄膜单元由低漏电材料的子薄膜与高介电材料的子薄膜重叠构成，每一层子薄膜的厚度均小于1nm；所述介电薄膜的最底层和最上层均为低漏电材料的子薄膜；所述低漏电材料的子薄膜采用一种或者多种不同材料；所述高介电材料的子薄膜采用一种或者多种不同材料；当所述介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列。
进一步地，每个子薄膜单元中，最底层的子薄膜为介电常数最小的子薄膜。
进一步地，所述低漏电材料的子薄膜采用本征的或掺杂的氧化铪、硅酸铪、氧化锆、硅酸锆、钆酸镧、氧化硅、氮化硅、氮氧化硅、氧化钽或以它们为基础的合金、混晶中的一种或者多种；所述高介电材料的子薄膜采用本征的或掺杂的氧化钛、SrTiOx、ZnOx或以它们为基础的合金、混晶中的一种或者多种。
进一步地，所述介电薄膜的下表面、上表面、或分别在其上表面和下表面设有一层几纳米厚的漏电流阻挡层；所述漏电流阻挡层采用无机氧化物材料或有机自组装单分子层材料。
本发明一种人构性高介电常数的介电薄膜的制备方法，包括如下步骤：
(1)在基底上生长厚度小于1nm的低漏电材料的子薄膜，然后在该子薄膜上生长厚度小于1nm的高介电材料的子薄膜；
(2)重复操作步骤(1)，交替沉积低漏电材料的子薄膜和高介电材料的子薄膜；所述低漏电材料的子薄膜采用一种或者多种不同材料；所述高介电材料的子薄膜采用一种或者多种不同材料；当所述介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列；
(3)最终在高介电材料的子薄膜上生长厚度小于1nm的最上层低漏电材料的子薄膜，从而形成人构性高介电常数的介电薄膜。
进一步地，步骤(2)的每个子薄膜单元中，最底层为介电常数最小的子薄膜。
进一步地，在所述介电薄膜的下表面、上表面、或分别在其上表面和下表面再沉积一层几纳米厚的漏电流阻挡层；所述漏电流阻挡层采用无机氧化物材料或有机自组装单分子层材料。
优选地，所述无机氧化物材料为采用原子层方法或化学气相方法沉积的本征的或掺杂的氧化铪、硅酸铪、氧化锆、硅酸锆、钆酸镧、氧化硅、氮化硅、氮氧化硅、氧化钽或以它们为基础的合金、混晶中的一种或者多种。
优选地，所述有机自组装单分子层材料采用磷酸正十八酯、1-十四基磷酸、1-癸基磷酸或1-丁基磷酸形成的自组装单分子层。
上述一种人构性高介电常数的介电薄膜可用于SiC、GaN、InGaZnO或Si的MOSFET、薄膜晶体管、氧栅或能量存储器件。
与现有技术相比，本发明的有益效果如下：
(1)本发明利用禁带宽度、介电常数不同的子薄膜材料的周期性交替重叠，形成了一种具有高介电常数、低漏电流的人构性高介电常数介电薄膜。
(2)本发明的人构性介电薄膜利用亚纳米厚的低漏电子薄膜、亚纳米厚的高介电常数子薄膜的周期性叠层的物理效应来获得高介电常数，利用此技术可制备出与二氧化硅等厚等效介电常数超过200的高介电薄膜。
(3)本发明的人构性介电薄膜作单板MIM电容的介质层，在1V偏置电压下，其电容密度高达30fF/μm2，明显高于现已公布的类似单板薄膜电容的电容密度。
(4)本发明的介电薄膜的物理厚度在20纳米以上，比常规SiO2，HfO2，Al2O3，SiNx厚得多，使得相应的MIM器件的电学和机械性能有更好的可靠性和稳定性；用本发明的人构性高介电薄膜制备的单板MIM电容与电容相当的同质单层薄膜电容相比，其击穿电压提高了3V多；TDDB(Time-Dependent Dielectric Breakdown，电场应力击穿寿命)表明在相同电场偏置下，本发明的人构性高介电薄膜MIM电容寿命显著提高，TDDB结果预测的10年寿命电场应力提高了8MV/cm以上。
(5)本发明的人构性高介电常数介电薄膜，可以用但不限于原子层沉积(ALD)、化学气相沉积方法在低于300摄氏度的温度下制备而成，满足低温制备的需求。
(6)本发明的介电薄膜可以作为电容的介质、场效应晶体管的绝缘层、存储器件的介质等，不仅可适用于晶体硅、石英等传统耐高温衬底上的电子器件、电路或系统中，还可以适用于玻璃、塑料等低温大面积衬底上的电子器件、电路或系统中。
附图说明
图1是本发明的人构性高介电常数介电薄膜结构剖面示意图，
(a)是介电薄膜整体剖面示意图，其中，1是由20－1000个周期、亚纳米厚的子薄膜周期性地交替重叠构成的薄膜，每个周期单元的构成见图1(b)-(d)；2是低漏电材料的子薄膜；3是漏电流阻挡层；
(b)由两种介电特性不同的子薄膜构成的一个周期单元示意图，4是低漏电材料的子薄膜，5是高介电材料的子薄膜；
(c)由三种介电特性不同的子薄膜构成的一个周期单元示意图，6是漏电流最低的子薄膜，7是漏电流次低的子薄膜，8是漏电流最高、介电常数最高的子薄膜；
(d)由三种以上介电特性不同的子薄膜构成的一个周期单元示意图，子薄膜按漏电流从最小到最大再到次最小的顺序依次叠层，或按禁带宽度从最大到最小再到次最大的顺序依次叠层，9是漏电流最低或禁带宽度最宽的子薄膜，10是漏电流次低或禁带宽度次宽的子薄膜，11是漏电流更高或禁带宽度更窄的子薄膜，12是漏电流次高或禁带宽度次窄的子薄膜，13是漏电流最高或禁带宽度最窄、介电常数最高的子薄膜。
图2是本发明实施例的人构性高介电常数介电薄膜MIM电容的I-V曲线。
图3是本发明实施例的人性高介电常数介电薄膜MIM电容的C-V曲线。
图4是本发明实施例的人构性高介电常数介电薄膜MIM电容的击穿特性曲线。
图5是本发明实施例的人构性高介电常数介电薄膜MIM电容的TDDB特性。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细说明，但本发明的实施方式并不限于此。
本发明提供一种人构性高介电常数的介电薄膜，由亚纳米厚(即厚度小于1纳米)的两种、三种、甚至多于三种的介电特性不同的子薄膜周期性交替重叠构成，产生麦克斯韦-瓦格纳效应(Maxwell-Wagner)，从而形成具有比这些子薄膜自身介电常数高得多的等效高介电常数的人构性介电薄膜(等效介电常数在200以上)，结构如图1所示。需说明的是，附图1采用简化的形式、非精准的比例，以达到辅助说明实施方式的目的。
本发明的介电薄膜中，至少一种子薄膜是低漏电材料，至少另一种子薄膜为高介电常数材料。低漏电材料(漏电流密度小于1×10-3A/cm2)，可以是但不局限于氧化铪(HfOx)、硅酸铪(HfxSiOy)、氧化锆(ZrOx)、硅酸锆(ZrxSiOy)、钆酸镧(LaxGdOy)、氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化钽(TaOx)或以它们为基础的掺杂物、合金或混晶。高介电常数材料(相对介电常数大于30)，可以是但不局限于氧化钛(TiOx)、SrTiOx、ZnOx或以它们为基础的掺杂物、合金或混晶中的一种或者多种。
如图1(b)所示，对于由两种介电特性不同的子薄膜构成的介电薄膜，其制备方法为：使用但不局限于原子层沉积(ALD)或化学气相沉积(CVD)方法在基底上生长厚度小于1nm的第一层低漏电材料的子薄膜，然后用但不局限于ALD或CVD方法在该子薄膜上生长厚度小于1nm的第一层高介电材料的子薄膜，再用但不局限于ALD或CVD方法在第一层高介电材料的子薄膜上生长厚度小于1nm的第二层低漏电材料，该材料与第一层低漏电材料的子薄膜的相同；然后再在第二层低漏电材料上用但不局限于ALD或CVD方法生长厚度小于1nm的第二层高介电材料，该材料与第一层高介电材料的子薄膜的相同；依上述步骤重复操作，再用但不局限于ALD或CVD方法在最终高介电的子薄膜上生长厚度小于1nm的最上层低漏电材料，最后形成周期性重叠的人构性高介电常数介电薄膜。
如图1(c)和1(d)所示，对于由三种或多于三种介电特性不同的子薄膜构成的人构性高介电常数介电薄膜，在各子薄膜单元中，从最底层按漏电流从最小到最大再到次最小的顺序排列，或从最底层按禁带宽度从最大到最小再到次最大的顺序排列，或者只要最底层为介电常数最小的子薄膜就可以，往上的排列方式不限。然后将各个单元按相同的顺序叠加，即第二个单元的最底层放置在第一个单元的最上层上。因此，在上述制备方法的基础上，从最底层依次沉积各层低漏电材料和高介电材料的子薄膜，每层厚度均小于1nm，依此周期性重复，并保证最上层为漏电最小的子薄膜，从而制备出由三种或多于三种介电特性不同的子薄膜构成的人构性高介电常数介电薄膜。此外，可以在人构性介电薄膜的下表面、上表面、或分别在其上表面和下表面沉积一层几纳米厚的漏电阻挡层，可以明显减小其漏电流。
实施例1
一种HfOx/TiOx人构性高介电常数介电薄膜(附图中编号：SN－PSD_H.5T.5_100/H5)，在250℃的温度下，
a.用原子层沉积(ALD)方法在带有300nm厚热氧化层的单晶硅基底上生长厚度为0.5nm的第一层氧化铪(HfOx)；
b.用原子层沉积(ALD)方法在第一层氧化铪上生长厚度为0.5nm的第一层氧化钛(TiOx)；
c.再用原子层沉积(ALD)方法在第一层氧化钛上生长厚度为0.5nm的第二层氧化铪，
d.再在第二层氧化铪上用原子层沉积(ALD)方法生长厚度为0.5nm的第二层氧化钛，
e.按步骤a-d的方法周期性重复操作100次，
f.再用原子层沉积(ALD)方法在最上层的氧化钛上生长厚度为0.5nm的一层氧化铪；
g.最后用原子层沉积方法在最上层的氧化铪上生长一层5nm厚的氧化铪漏电阻挡层。
至此形成带电流阻挡层的HfOx/TiOx人构性高介电常数介电薄膜。
图2所示包括本实施例中人构性高介电常数介电薄膜MIM电容的I-V曲线，为了比较，图2-5也给出9nm厚HfO2、6nm厚Al2O3和150nm厚AlOx/TiOx纳米复合薄膜(附图中编号：SN－PSD_A.3T.7_150/A5)的MIM电容的相应特性。图3所示包括本实施例中人构性高介电常数介电薄膜MIM电容的C-V曲线。由图2和图3可见，在1V偏置电压下，带电流阻挡层的100nm厚HfOx/TiOx人构性薄膜MIM电容的电容密度可以高达30.2fF/ìm2，漏电流可以低达2.1x10-5A/cm2。
本发明的人构性亚纳米周期性叠层薄膜可以制备成均匀性很好的大面积薄膜。测试结果还表明，用以上实施例中的HfOx/TiOx人构性介质层制备的MIM电容，其空间不均匀性只有～5％，说明本发明所提供的人构性高介电常数介电薄膜有很好的空间均匀性。
实施例2
一种HfOx/TiOx人构性高介电常数介电薄膜(附图中编号：SN－PSD_H.7T.3_100/H5)，在250℃的温度下，
a.用原子层沉积(ALD)方法在带有300nm厚热氧化层的单晶硅基底上生长厚度为0.7nm的第一层氧化铪(HfOx)；
b.用原子层沉积(ALD)方法在第一层氧化铪上生长厚度为0.3nm的第一层氧化钛(TiOx)；
c.再用原子层沉积(ALD)方法在第一层氧化钛上生长厚度为0.7nm的第二层氧化铪，
d.再在第二层氧化铪上用原子层沉积(ALD)方法生长厚度为0.3nm的第二层氧化钛，
e.按步骤a-d的方法周期性重复操作100次，
f.再用原子层沉积(ALD)方法在最上层的氧化钛上生长厚度为0.7nm的一层氧化铪；
g.最后用原子层沉积方法在最上层的氧化铪上生长一层5nm厚的氧化铪漏电阻挡层。
至此形成带电流阻挡层的HfOx/TiOx人构性高介电常数介电薄膜。
图2所示包括本实施例中人构性高介电常数介电薄膜MIM电容的I-V曲线。图3所示包括本实施例中人构性高介电常数介电薄膜MIM电容的C-V曲线。由图2和图3可见，在1V偏置电压下，带电流阻挡层的100nm厚HfOx/TiOx人构性薄膜MIM电容的电容密度可以高达14.6fF/ìm2，漏电流可以低达1.1x10-6A/cm2。图4包括本实施例中人构性高介电常数介电薄膜MIM电容的击穿特性曲线，其击穿电压为6.9V。图5显示了本实施例的人构性高介电常数介电薄膜MIM电容的TDDB特性，其预期偏置在4.0V下、对应二氧化硅等效电场为16.5Mv/cm寿命可达10年。
图2-5所示的100nm厚的实施例2(附图中编号：SN－PSD_H.7T.3_100/H5)、150nm厚的AlOx/TiOx纳米复合薄膜(附图中编号：SN－PSD_A.3T.7_150/A5)和9nm厚HfO2(附图中编号：HfO2-9nm)MIM电容的电容密度相当，但图2-5的结果显示，实施例2的击穿电压、TDDB寿命比常用高介电HfO2和AlOx/TiOx纳米复合薄膜MIM电容明显高，也比电容密度低很多的常用高介电Al2O3MIM电容明显高(附图中编号：Al2O3-6nm)，这说明本发明所提供的人构性高介电常数介电薄膜有更好的电学、机械可靠性。
实施例3
一种带有自组装单分子漏电流阻挡层的HfOx/TiOx人构性高介电常数介电薄膜，在250℃的温度下，
a.用原子层沉积(ALD)方法在带有300nm厚热氧化层的单晶硅基底上生长厚度为0.5nm的第一层氧化铪(HfOx)；
b.用原子层沉积(ALD)方法在第一层氧化铪上生长厚度为0.5nm的第一层氧化钛(TiOx)；
c.再用原子层沉积(ALD)方法在第一层氧化钛上生长厚度为0.5nm的第二层氧化铪，
d.再在第二层氧化铪上用原子层沉积(ALD)方法生长厚度为0.5nm的第二层氧化钛，
e.按步骤a-d的方法周期性重复操作100次，
f.再用原子层沉积(ALD)方法在最上层的氧化钛上生长厚度为0.5nm的一层氧化铪；
g.最后用单分子自组装沉积方法在最上层的氧化铪上用磷酸正十八酯自组装一层单分子漏电阻挡层。
至此形成带自组装单分子电流阻挡层的HfOx/TiOx人构性高介电常数介电薄膜。
实施例4
一种ZrOx/HfOx/TiOx人构性高介电常数介电薄膜，在250℃的温度下，
a.用原子层沉积(ALD)方法在带有300nm厚热氧化层的单晶硅基底上生长厚度为0.3nm的第一层氧化锆(ZrOx)；
b.用原子层沉积(ALD)方法在第一层氧化锆(ZrOx)上生长厚度为0.3nm的第一层氧化铪(HfOx)；
c.用原子层沉积(ALD)方法在第一层氧化铪上生长厚度为0.4nm的第一层氧化钛(TiOx)；
d.再用原子层沉积(ALD)方法在第一层氧化钛上生长厚度为0.3nm的第二层氧化锆；
e.再用原子层沉积(ALD)方法在第二层氧化锆上生长厚度为0.3nm的第二层氧化铪；
f.再在第二层氧化铪上用原子层沉积(ALD)方法生长厚度为0.4nm的第二层氧化钛；
g.按步骤a-f的方法周期性重复操作50次；
h.再用原子层沉积(ALD)方法在最上层的氧化钛上生长厚度为0.3nm的一层氧化铪；
i.再用原子层沉积(ALD)方法在最上层的氧化铪上生长厚度为0.3nm的一层氧化锆；
j.最后用原子层沉积方法在最上层的氧化锆上生长一层5nm厚的氧化锆漏电阻挡层。
至此形成带电流阻挡层的ZrOx/HfOx/TiOx人构性高介电常数介电薄膜。
以上实施例仅为了便于说明而举例，并非用以限定本发明的权利保护范围，本领域的技术人员在不脱离本发明原理、技术和范围的前提下所作的任何更动与修饰，都在本发明的所述求的保护范围内。本发明所述求的权利保护范围以权利要求书为准。

Claims (10)

1.一种人构性高介电常数的介电薄膜，其特征在于，该介电薄膜包括多个周期性重叠的子薄膜单元，每个子薄膜单元由低漏电材料的子薄膜与高介电材料的子薄膜重叠构成，每一层子薄膜的厚度均小于1nm；所述介电薄膜的最底层和最上层均为低漏电材料的子薄膜；所述低漏电材料的子薄膜采用一种或者多种不同材料；所述高介电材料的子薄膜采用一种或者多种不同材料；当所述介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列。
2.根据权利要求1所述的一种人构性高介电常数的介电薄膜，其特征在于，每个子薄膜单元中，最底层的子薄膜为介电常数最小的子薄膜。
3.根据权利要求1或2所述的一种人构性高介电常数的介电薄膜，其特征在于，所述低漏电材料的子薄膜采用本征的或掺杂的氧化铪、硅酸铪、氧化锆、硅酸锆、钆酸镧、氧化硅、氮化硅、氮氧化硅、氧化钽或以它们为基础的合金、混晶中的一种或者多种；所述高介电材料的子薄膜采用本征的或掺杂的氧化钛、SrTiOx、ZnOx或以它们为基础的合金、混晶中的一种或者多种。
4.根据权利要求1或2所述的一种人构性高介电常数的介电薄膜，其特征在于，所述介电薄膜的下表面、上表面、或分别在其上表面和下表面设有一层几纳米厚的漏电流阻挡层；所述漏电流阻挡层采用无机氧化物材料或有机自组装单分子层材料。
5.一种人构性高介电常数的介电薄膜的制备方法，其特征在于，包括如下步骤：
(1)在基底上生长厚度小于1nm的低漏电材料的子薄膜，然后在该子薄膜上生长厚度小于1nm的高介电材料的子薄膜；
(2)重复操作步骤(1)，交替沉积低漏电材料的子薄膜和高介电材料的子薄膜；所述低漏电材料的子薄膜采用一种或者多种不同材料；所述高介电材料的子薄膜采用一种或者多种不同材料；当所述介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列；
(3)最终在高介电材料的子薄膜上生长厚度小于1nm的最上层低漏电材料的子薄膜，从而形成人构性高介电常数的介电薄膜。
6.根据权利要求5所述的制备方法，其特征在于，步骤(2)的每个子薄膜单元中，最底层为介电常数最小的子薄膜。
7.根据权利要求5或6所述的制备方法，其特征在于，在所述介电薄膜的下表面、上表面、或分别在其上表面和下表面再沉积一层几纳米厚的漏电流阻挡层；所述漏电流阻挡层采用无机氧化物材料或有机自组装单分子层材料。
8.根据权利要求7所述的制备方法，其特征在于，所述无机氧化物材料为采用原子层方法或化学气相方法沉积的本征的或掺杂的氧化铪、硅酸铪、氧化锆、硅酸锆、钆酸镧、氧化硅、氮化硅、氮氧化硅、氧化钽或以它们为基础的合金、混晶中的一种或者多种。
9.根据权利要求7所述的制备方法，其特征在于，所述有机自组装单分子层材料采用磷酸正十八酯、1-十四基磷酸、1-癸基磷酸或1-丁基磷酸形成的自组装单分子层。
10.如权利要求1所述一种人构性高介电常数的介电薄膜的应用，其特征在于，所述介电薄膜用于SiC、GaN、InGaZnO或Si的MOSFET、薄膜晶体管、氧栅或能量存储器件。
CN201810852884.1A 2018-07-30 2018-07-30 一种人构性高介电常数的介电薄膜及其制备方法 Active CN108962725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810852884.1A CN108962725B (zh) 2018-07-30 2018-07-30 一种人构性高介电常数的介电薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852884.1A CN108962725B (zh) 2018-07-30 2018-07-30 一种人构性高介电常数的介电薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN108962725A true CN108962725A (zh) 2018-12-07
CN108962725B CN108962725B (zh) 2022-10-18

Family

ID=64466193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852884.1A Active CN108962725B (zh) 2018-07-30 2018-07-30 一种人构性高介电常数的介电薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN108962725B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243971A (zh) * 2020-01-22 2020-06-05 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063141A1 (en) * 2003-09-19 2005-03-24 Samsung Electronics Co., Ltd. Analog capacitor having at least three high-k dielectric layers, and method of fabricating the same
US20050110115A1 (en) * 2003-11-22 2005-05-26 Hynix Semiconductor Inc. Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
CN1988078A (zh) * 2005-12-22 2007-06-27 财团法人工业技术研究院 金属－绝缘体－金属电容器
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
US20100302705A1 (en) * 2009-06-02 2010-12-02 Vassil Antonov Capacitors, And Methods Of Forming Capacitors
US20100315760A1 (en) * 2009-06-12 2010-12-16 Rishikesh Krishnan Capacitors Having Dielectric Regions That Include Multiple Metal Oxide-Comprising Materials
CN102610749A (zh) * 2011-01-25 2012-07-25 中国科学院微电子研究所 阻变型随机存储单元及存储器
US20130264680A1 (en) * 2012-04-05 2013-10-10 Uchicago Argonne Llc NANOLAMINATES OF Al2O3/TiO2 WITH GIANT DIELECTRIC CONSTANT LOW-LEAKAGE-LOW LOSS-EXTENDED FREQUENCY OPERATION FOR NEW-GENERATION NANOELECTRONICS AND ENERGY STORAGE DEVICES

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063141A1 (en) * 2003-09-19 2005-03-24 Samsung Electronics Co., Ltd. Analog capacitor having at least three high-k dielectric layers, and method of fabricating the same
US20050110115A1 (en) * 2003-11-22 2005-05-26 Hynix Semiconductor Inc. Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
CN1988078A (zh) * 2005-12-22 2007-06-27 财团法人工业技术研究院 金属－绝缘体－金属电容器
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
US20100302705A1 (en) * 2009-06-02 2010-12-02 Vassil Antonov Capacitors, And Methods Of Forming Capacitors
US20100315760A1 (en) * 2009-06-12 2010-12-16 Rishikesh Krishnan Capacitors Having Dielectric Regions That Include Multiple Metal Oxide-Comprising Materials
CN102610749A (zh) * 2011-01-25 2012-07-25 中国科学院微电子研究所 阻变型随机存储单元及存储器
US20130264680A1 (en) * 2012-04-05 2013-10-10 Uchicago Argonne Llc NANOLAMINATES OF Al2O3/TiO2 WITH GIANT DIELECTRIC CONSTANT LOW-LEAKAGE-LOW LOSS-EXTENDED FREQUENCY OPERATION FOR NEW-GENERATION NANOELECTRONICS AND ENERGY STORAGE DEVICES

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243971A (zh) * 2020-01-22 2020-06-05 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
WO2021147284A1 (zh) * 2020-01-22 2021-07-29 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法

Also Published As

Publication number Publication date
CN108962725B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
Simon et al. On the control of the fixed charge densities in Al2O3-based silicon surface passivation schemes
Cho et al. New TIT capacitor with ZrO2/Al2O3/ZrO2 dielectrics for 60 nm and below DRAMs
CN102132367B (zh) 电容器及其制造方法
Jeon et al. Selector-free resistive switching memory cell based on BiFeO3 nano-island showing high resistance ratio and nonlinearity factor
US8647943B2 (en) Enhanced non-noble electrode layers for DRAM capacitor cell
Tsai et al. Oxide heteroepitaxy-based flexible ferroelectric transistor
Cheng et al. Highly controllable and silicon-compatible ferroelectric photovoltaic synapses for neuromorphic computing
CN104362252A (zh) 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法
Xia et al. Epitaxy of ferroelectric P (VDF-TrFE) films via removable PTFE templates and its application in semiconducting/ferroelectric blend resistive memory
Tan et al. Polarization imprint effects on the photovoltaic effect in Pb (Zr, Ti) O3 thin films
Chen et al. A bi-functional ferroelectric Pb (Zr0. 52Ti0. 48) O3 films: Energy storage properties and ferroelectric photovoltaic effects
CN107109697A (zh) 在衬底表面外延生长超薄有机晶体层的方法及其应用
US20130052791A1 (en) Doped electrode for dram applications
Auciello et al. Super high-dielectric-constant oxide films for next-generation nanoelectronics and supercapacitors for energy storage
CN108962725A (zh) 一种人构性高介电常数的介电薄膜及其制备方法
Yin et al. High Energy Storage Performance of All-Inorganic Flexible Antiferroelectric–Insulator Multilayered Thin Films
Pintilie et al. Properties of perovskite ferroelectrics deposited on F doped SnO2 electrodes and the prospect of their integration into perovskite solar cells
Huang et al. Significant modulation of ferroelectric photovoltaic behavior by a giant macroscopic flexoelectric effect induced by strain‐relaxed epitaxy
CN208848856U (zh) 一种人构性高介电常数的介电薄膜
Jameson et al. Charge trapping in high-$ k $ gate stacks due to the bilayer structure itself
CN108878429B (zh) 一种二维材料-有机铁电材料超晶格存储器单元及其制备
Park et al. Rectification mechanism of a P-type oxide-based metal–insulator–oxide semiconductor–metal thin-film diode
KR20210047592A (ko) 전자 소자 및 그 제조방법
US20180102372A1 (en) Ferroelectric composition on semiconductor and method for producing same
JP6489867B2 (ja) 薄膜積層構造体及び太陽電池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant