CN108933747A - 一种数字预失真时延估计方法及装置、终端 - Google Patents

Abstract

一种数字预失真时延估计方法及装置、终端，所述方法包括：响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与训练序列相关联；响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；根据所述相关结果，确定数字预失真时延。本发明中的技术方案可以减少资源消耗。

Description

一种数字预失真时延估计方法及装置、终端

技术领域

本发明涉及通信领域，尤其涉及一种数字预失真时延估计方法及装置、终端。

背景技术

随着无线通信技术的发展，信号传输速率的不断增加，在无线通信技术中，更高的调制速率应用十分广泛，例如，正交频分复用、265正交振幅调制(Quadrature AmplitudeModulation，QAM)等。随着信号的峰均比不断增加，为了保证数据的正确传播，对射频器件的线性度要求较高，在射频链路中功率放大器(PowerAmplitfier，PA)是非线性的重要来源。

数字预失真是一种广泛运用的线性化技术，也被称为“预矫正”“预畸变”(DigitalPre-Distortion，DPD)，是一种在发射信号之前，通过数字处理在数字域对输入信号进行与非线性器件的非线性特性相反的畸变，以达到与非线性器件的非线性特性相抵消的效果的技术。

为了保证预设真参数估计的准确性，需要估计并消除发射信号与反馈信号的时延。目前广泛使用的时延估计方法有互相关算法、滑窗算法等。但是，现有的时延估计方法的资源消耗有待减少。

发明内容

本发明解决的技术问题是减少时延估计方法的资源消耗。

为解决上述技术问题，本发明实施例提供一种数字预失真时延估计方法，包括：响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与训练序列相关联；响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；根据所述相关结果，确定数字预失真时延。

可选的，所述逐点进行所述反馈信号和预设序列的相关计算包括：按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，所述预设的时间间隔为所述训练序列中每个数据位的时域长度。

可选的，按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算包括：在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；确定最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

可选的，根据所述相关结果，确定数字预失真时延包括：将最大值时间段与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延，所述最大值时间段是所述最大值时间点与所述发送训练序列的时间点之间的时间段。

可选的，所述相关结果还包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

可选的，根据所述相关结果，确定数字预失真时延还包括：根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果得到拟合抛物线；对所述拟合抛物线进行插值处理；从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

可选的，所述确定最大值时间点包括：存储并更新当前的相加结果中的最大值以及该最大值对应的预设时间点。

可选的，所述训练序列为自相关特性大于预设阈值的序列。

可选的，所述训练序列为伪随机序列。

可选的，所述训练序列为M序列或ZC序列。

本发明实施例还提供一种数字预失真时延估计装置，包括：反馈信号获取单元，适于响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与所述训练序列相关联；相关计算单元，适于响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；数字预失真时延确定单元，适于根据所述相关结果，确定数字预失真时延。

可选的，所述相关计算单元，适于按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，所述预设的时间间隔为所述训练序列中每个数据位的时域长度。

可选的，所述相关计算单元包括：相乘单元，适于在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；相加单元，适于将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；最大值时间点确定单元，确定所述最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

可选的，所述相乘单元包括：D触发器以及乘法器，所述相加单元包括加法器；所述D触发器的数量比所述训练序列的数据位少一个，所述乘法器的数量与所述训练序列的数据位的数量相同；多个所述D触发器相串联，第一个所述D触发器的输入端输入所述反馈信号；多个所述乘法器中每个乘法器的输入端依次输入所述训练序列的各个数据位的数据，多个所述乘法器中每个乘法器的另一个输入端分别与多个所述D触发器相连接；所述多个乘法器的输出端均连接至所述加法器。

可选的，所述数字预失真时延确定单元包括整数时延单元，适于将所述最大值时间点与发送所述训练序列的时间点之间的时间长度与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延。

可选的，所述相关结果还包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

可选的，所述数字预失真时延确定单元还包括：抛物线拟合单元，适于根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果拟合抛物线；差值处理单元，适于对所述拟合抛物线进行插值处理；极值点选取单元，适于从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；小数时延确定单元，适于将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

可选的，所述最大值时间点确定单元，适于存储并更新当前的相加结果中的最大值以及该最大值对应的预设时间点。

可选的，所述训练序列为自相关特性大于预设阈值的序列。

可选的，所述训练序列为伪随机序列。

可选的，所述训练序列为M序列或ZC序列。

本发明实施例还提供一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行所述数字预失真时延估计方法的步骤。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，反馈信号中包括反馈序列，反馈序列与训练序列相关联。响应于发送所述训练序列，逐点进行预设序列与反馈信号的相关计算，并且根据预设序列和反馈信号的相关结果确定预失真。由于训练序列是已知的特定序列，根据已知的训练序列设置预设序列，故在本发明实施例中无需存储发射信号。由于逐点进行反馈信号和预设序列的相关计算，也即在不同的时刻分别进行当前的反馈信号与预设序列的相关计算，故在本发明实施例中也无需存储当前时刻以外的反馈信号，进而可以减少资源消耗。

进一步，利用M序列作为训练序列，由于M序列只有两种数值：+1和-1，故在相关计算的过程中，仅需进行取反和相加计算，计算较为简单，进而可以减少本发明实施例中数字预失真方法的计算量。

附图说明

图1是本发明施例中一种数字预失真时延估计方法的流程图；

图2是一种射频系统的部分结构示意图；

图3是本发明实施例中一种进行相关计算的流程图；

图4是本发明实施例中一种相关计算的具体实现的硬件结构示意图；

图5是本发明实施例中根据相关结果确定数字预失真时延的流程图；

图6是本发明实施例中一种数字预失真时延估计调整前的信号示意图；

图7是本发明实施例中一种数字预失真时延估计调整后的信号示意图；

图8是本发明实施例中一种数字预失真时延估计装置的结构示意图；

图9是本发明实施例中一种相关计算单元的结构示意图；

图10是本发明实施例中一种数字预失真时延确定单元的结构示意图。

具体实施方式

如前所述，数字预失真是一种广泛运用的线性化技术，也被称为“预矫正”“预畸变”(Digital Pre-Distortion，DPD)，是一种在发射信号之前，通过数字处理在数字域对输入信号进行与非线性器件的非线性特性相反的畸变，以达到与非线性器件的非线性特性相抵消的效果的技术。

在得到预失真的参数的过程中，需要对齐发射信号和反馈信号，故需要进行发射信号的时延估计。

一种时延估计的算法是滑窗算法，将输入信号和反馈信号的幅度值分别存储到一定长度的寄存器中，输入信号的长度通常可以为L，反馈信号的长度通常可以为2L。以输入信号为基准，在反馈信号上滑动，计算输入信号与反馈信号的幅度差值的绝对值之和。长度为L的输入信号与长度为2L的反馈信号中某段长度为L的信号幅度差值的绝对值和最小的时刻，作为输入信号和反馈信号对齐的时刻。在这种时延估计的方法中，需要存储反馈信号和输入信号，占用资源较多。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

在本发明实施例中，响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，反馈信号中包括反馈序列，反馈序列与训练序列相关联。响应于发送所述训练序列，逐点进行预设序列与反馈信号的相关计算，并且根据预设序列和反馈信号的相关结果确定预失真。

由于训练序列是已知的特定序列，根据已知的训练序列设置预设序列，故在本发明实施例中无需存储发射信号。由于逐点进行反馈信号和预设序列的相关计算，也即在不同的时刻分别进行当前的反馈信号与预设序列的相关计算，故在本发明实施例中也无需存储当前时刻以外的反馈信号，进而可以减少资源消耗。

图1是本发明实施例中一种数字预失真时延估计方法的流程图，包括如下步骤：

步骤S11，响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与训练序列相关联。

步骤S12，响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同。

步骤S13，根据所述相关结果，确定数字预失真时延。

图2是一种射频系统的部分结构示意图，以下结合图1和图2对本发明实施例进行说明。

功率放大器21是发射链路上非线性的主要来源，故本发明实施例中的发送所述训练序列中进行发送动作的节点，可以是功率放大器21的输入端或者功率放大器21之前的其它节点，也即，发送所述训练序列，可以是向功率放大器21发送训练序列，或者发射链路中在功率放大器21之前的器件发送训练序列。例如，可以是向模数转换器22发送训练序列。

在本发明其它实施例中，发送训练序列可以是发送信号Tr，训练序列还可以经过模数转换器22、上变频器23等器件，也即发送所述训练序列中进行发送动作的节点在预失真器24的输入端。

本领域技术人员可以理解的是，进行预失真处理的节点，也即图中预失真器24的位置与发送所述训练序列的节点是一致的。从这个角度，发送训练序列可以是指向预失真器24输入训练序列。

可以通过耦合器24进行耦合将送至天线25的信号以得到反馈信号反馈信号。例如可以耦合将送至天线25的信号后，经过可调衰减器26、下变频器27、模数转换器28后得到信号Fb作为反馈信号。

反馈信号响应于发送训练序列得到。在发送训练序列后，训练序列尚未到达耦合器24前，得到的反馈信号通常为噪声信号，或者若设置在发送训练序列之前发送全0序列，则反馈信号为全0序列和噪声的混合信号；在训练序列到达耦合器24后，可以得到反馈序列。当训练序列发送完成后，可以在训练序列后发送全0序列，全0序列的长度可以根据需要确定。

反馈序列与训练序列相关联，可以是训练序列经过发射通路、耦合器24和接收通路后得到的序列。发射通路可以包括模数转换器22、上变频器23、功率放大器21，接收通路可以包括可调衰减器26、下变频器27、模数转换器28。发射通路和接收通路包含的部件可以与图2所示不同。

由于在步骤S12中响应于发送所述训练序列，开始逐点进行反馈信号和预设序列的相关计算，故得到的相关结果可以反映反馈信号到达的时间和开始发送训练序列的时间差，进而可以通过步骤S13根据相关结果确定数字预失真时延。

更直观的讲，当训练序列尚未到达耦合器之前反馈信号通常是噪声信号，此时反馈信号和预设序列的进行相关计算得到的相关结果较小；当反馈序列到达预设真参数估计装置29时，由于反馈序列和训练序列相关联，此时得到的相关结果较大。故通过相关计算得到的相关结果，可以确定数字预失真时延，也即发送训练序列的时刻与反馈序列到达预失真参数估计装置29的时间差。

预失真参数估计装置29可以进行数字预失真参数的计算，其中可以包括数字预失真时延估计装置，数字预失真时延估计装置可以执行本发明实施例中的数字预失真时延估计方法。

在本发明实施例中，可以选取自相关特性较好的序列，也即自相关特性大于预设的阈值的序列作为训练序列，可以更精确的确定数字预失真时延。自相关特性的阈值可以利用多种方式进行确定，例如，可以通过对序列加噪声，判断能识别出该序列的成功率等方式进行确定。

进一步地，可以选取伪随机序列作为训练序列。如此，预失真时延估计装置仅需获知伪随机序列的种类、长度，即可自行生成预设序列，无需利用更多的资源进行训练序列的存储。

具体地，可以利用M序列作为训练序列。由于M序列只有两种数值：+1和-1，故在相关计算的过程中，仅需进行取反和相加计算，计算较为简单，进而可以减少本发明实施例中数字预失真方法的计算量。

在本发明其它实施例中，也可以利用ZC序列作为训练序列。本领域技术人员可以理解的是，其它相关特性较好的伪随机序列也可以作为本发明中的训练序列。对不同的训练序列进行步骤S12中的相关计算时可以采用不同的硬件设计。

步骤S12中逐点进行反馈信号和预设序列的相关计算，可以是按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，预设的时间间隔可以是训练序列中每个数据位的时域长度。

进一步地，参见图3，进行相关计算可以包括如下步骤：

步骤S31，在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；

步骤S32，将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；

步骤S33，确定最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

当前时刻存储的反馈信号的长度可以与预设的训练序列的长度相同，可以是按照预设的时间间隔，在预设的时间点进行存储的反馈信号。在此基础上，可以将存储的反馈信号与训练序列进行相关计算。

故在本发明实施例中，仅在进行相关计算的过程中进行实时的反馈信号的存储，进行相关计算是与反馈信号的接收同步的，需要的存储资源较少，并且效率较高。

图4是本发明实施例中一种相关计算的具体实现的硬件结构示意图，以下结合图4对图3中各个步骤的具体实现进行进一步说明。

在步骤S31中，当前时刻存储的反馈信号可以包括多个D触发器41存储的信号，D触发器41存储的每位数据以及输入第一个D触发器41的数据，可以作为步骤S31中所述的当前时刻的反馈信号的每位数据。

训练序列为可以是长度为n的序列，各位数据可以分别是M₁M₂……M_n-1、M_n.。预设序列与训练序列相同，若训练序列为伪随机序列，例如M序列，则根据训练序列的长度即可生成预设序列。可以在多个乘法器42的其中一个输入端依次输入预设序列的各位数据，乘法器42的另一输入端，输入响应的反馈信号的每位数据，在各个预设的时间点利用乘法器42将各个对应的数据位相乘。

预设的时间点可以是根据训练序列中每个数据位的时域长度确定的，每隔该时域长度触发D触发器41，从而可以是反馈信号依次通过各个D触发器41，从而可以将反馈信号中的每位数据分别与预设序列中的每位数据进行相乘运算。在步骤S32中可以利用加法器43将各个相乘结果相加，进而可以得到相加结果。

根据相加结果可以判断当前时刻存储的反馈信号与预设序列的相关性，相加结果最大时，反馈序号与预设序列的相关性最高。在步骤S33中可以确定最大值时间点，相关结果中可以包括该最大值时间点。

当相关结果中包括最大值时间点时，图1中步骤S13的具体实现可以包括：将最大值时间段与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延，最大值时间段可以是所述最大值时间点与所述发送训练序列的时间点之间的时间段。

具体地，最大值时间段可以通过计数获得，响应于发送训练序列开始计数，每次进行相关计算时计数加1，通过预设的时间间隔和最大值时间点可以得到最大值时间段，最大值时间段可以是二者之间的时间段。可以通过设置计数器进行计数和存储。

进一步地，相关结果中还可以包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

具体地，可以设置最大值存储器以及相邻数值存储器，如果当前时间点的相加结果大于前一时间点的相加结果，则在最大值存储器中存储当前时间点的相加结果，并且将前一时间点的相加结果和后一时间点的相加结果存储值相邻数值存储器。

当相关结果中包括所述相加结果中的最大值、最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果时，参见图5，根据相关结果确定数字预失真时延还可以包括：

步骤S51，根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果拟合抛物线；

步骤S52，对所述拟合抛物线进行插值处理；

步骤S53，从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；

步骤S54，将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

其中，步骤S51中的最大值可以从前述的最大值寄存器中取出，最大值时间点、以及最大所述最大值时间点两侧的预设时间点可以通过计数器得到，所述最大值时间点两侧的预设时间点的所述相加结果可以从前述的相邻数值存储器中取出。也即，上述数据所需的资源支持可以仅为一个计数器以及三个寄存器，以及进行相关运算时所需的器件，占用资源较少。

最大值时间点可以直接利用计数器数值，步骤S52中对所述拟合抛物线进行插值处理步骤S52中的差值处理可以根据系统频率进行。相加结果可以对应于信号相关后的幅度值。

若所述相加结果中的最大值记为V_max、所述最大值时间点两侧的预设时间点的所述相加结果分别记为V_n和V_p，在上述基础上构建三个坐标点：(0，V_max)、(-1，V_n)和(1，V_p)，采用抛物线拟合公式y＝a*x*x+b*x+c，计算出a、b和c的数值，从而可以得到拟合抛物线。

步骤S52中可以对拟合抛物线进行差值处理，差值可以根据系统的采样率选择对应的内插倍数，记为U_interp，构建内插数组X_c＝[-(U_interp-1)/U_interp，-(U_interp-2)/U_interp，…,(U_interp-2)/U_interp,(U_interp-1)/U_interp]。

在步骤S53中，根据数组X_c的子元素和计算得到的a、b、c可以计算出对应的y输出数组Y_c,搜索出Y_c的最大值所对应的X_c。

由于在得到拟合抛物线时，最大值时间点对应的坐标为0，故数值X_c可以作为步骤S54中的小数时延。

图6是本发明实施例中一种数字预失真时延估计调整前的信号示意图。

其中如图例61所示的曲线示意数字预失真时延估计调整前的输入信号的幅度，具体可以是图2中输入预失真器24的输入信号；图例62所示的曲线示意数字预失真时延估计调整前的反馈信号幅度，具体是图2中的反馈信号Fb的幅度。可以看出，在经过数字预失真时延估计调整前，输入信号和反馈信号存在时延。

图7是本发明是合理中一种数字预失真时延估计调整后的信号示意图。

其中如图例71所示的曲线示意经过数字预失真时延估计调整后的输入信号的幅度，图例72所示的曲线示意经过数字预失真时延估计调整后的反馈信号幅度。数字预失真时延估计调整时根据本发明实施例中的数字预失真时延估计方法得到的数字预失真时延进行的。

通过比较图6和图7可以发现，利用本发明实施例中的数字预失真时延估计方法得到的数字预失真时延进行调整可以较好的实现输入信号和反馈信号的对齐。

故当输入信号为训练序列时，可以较好的对齐训练序列与反馈序列，进而在此基础上，可以更为精确的计算数字预失真的参数，得到更好的数字预失真的效果。

本发明实施例还提供一种数字预失真时延估计装置，其结构示意图参见图8，具体可以包括：

反馈信号获取单元81，适于响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与所述训练序列相关联；

相关计算单元82，适于响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；

数字预失真时延确定单元83，适于根据所述相关结果，确定数字预失真时延。

在具体实施中，所述相关计算单元82，适于按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，所述预设的时间间隔为所述训练序列中每个数据位的时域长度。

在具体实施中，参见图9，所述相关计算单元82可以是程序模块，包括：

相乘单元91，适于在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；

相加单元92，适于将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；

最大值时间点确定单元93，确定所述最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

在具体实施中，相关计算单元还可以通过硬件实现，结合图9和图4，相乘单元91可以包括：D触发器41以及乘法器42，所述相加单元92可以包括加法器43；所述D触发器41的数量可以比所述训练序列的数据位少一个，所述乘法器42的数量可以与所述训练序列的数据位的数量相同。

多个所述D触发器41相串联，第一个所述D触发器41的输入端输入所述反馈信号；多个所述乘法器42中每个乘法器42的输入端依次输入所述训练序列的各个数据位的数据，所述多个乘法器42中每个乘法器42的另一个输入端分别与多个所述D触发器41相连接；所述多个乘法器42的输出端均连接至所述加法器43，可以连接至加法器的输入端。

在具体实施中，所述数字预失真时延确定单元83可以包括整数时延单元(图中未示出)，适于将所述最大值时间点与发送所述训练序列的时间点之间的时间长度与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延。

在具体实施中，所述相关结果还包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

在具体实施中，参见图10，图8中所述数字预失真时延确定单元83还可以包括：

抛物线拟合单元101，适于根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果拟合抛物线；

差值处理单元102，适于对所述拟合抛物线进行插值处理；

极值点选取单元103，适于从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；

小数时延确定单元104，适于将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

继续参见图9在具体实施中，所述最大值时间点确定单元93适于存储并更新当前的相加结果中的最大值以及该最大值对应的预设时间点。

在具体实施中，所述训练序列可以是自相关特性大于预设阈值的序列。

在具体实施中，所述训练序列可以是伪随机序列。例如，所述训练序列为M序列或ZC序列。

本发明实施例中的时延估计装置的具体实现和有益效果可以参见时延估计方法，在此不再赘述。

本发明实施例还提供一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行前述的数字预失真时延估计方法的步骤。

所述终端可以是智能手机、平板电脑等各种适当的终端。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种数字预失真时延估计方法，其特征在于，包括：

响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与训练序列相关联；

响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；

根据所述相关结果，确定数字预失真时延。

2.根据权利要求1所述的数字预失真时延估计方法，其特征在于，所述逐点进行所述反馈信号和预设序列的相关计算包括：按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，所述预设的时间间隔为所述训练序列中每个数据位的时域长度。

3.根据权利要求2所述的数字预失真时延估计方法，其特征在于，按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算包括：

在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；

将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；

确定最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

4.根据权利要求3所述的数字预失真时延估计方法，其特征在于，根据所述相关结果，确定数字预失真时延包括：

将最大值时间段与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延，所述最大值时间段是所述最大值时间点与所述发送训练序列的时间点之间的时间段。

5.根据权利要求4所述的数字预失真时延估计方法，其特征在于，所述相关结果还包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

6.根据权利要求5所述的数字预失真时延估计方法，其特征在于，根据所述相关结果，确定数字预失真时延还包括：

根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果得到拟合抛物线；

对所述拟合抛物线进行插值处理；

从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；

将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

7.根据权利要求3所述的数字预失真时延估计方法，其特征在于，所述确定最大值时间点包括：存储并更新当前的相加结果中的最大值以及该最大值对应的预设时间点。

8.根据权利要求1所述的数字预失真时延估计方法，其特征在于，所述训练序列为自相关特性大于预设阈值的序列。

9.根据权利要求8所述的数字预失真时延估计方法，其特征在于，所述训练序列为伪随机序列。

10.根据权利要求9所述的数字预失真时延估计方法，其特征在于，所述训练序列为M序列或ZC序列。

11.一种数字预失真时延估计装置，其特征在于，包括：

反馈信号获取单元，适于响应于发送训练序列，耦合将送至天线的信号，以得到反馈信号，所述反馈信号包括反馈序列，所述反馈序列与所述训练序列相关联；

相关计算单元，适于响应于发送所述训练序列，逐点进行所述反馈信号和预设序列的相关计算，以得到相关结果，所述预设序列和所述训练序列相同；

数字预失真时延确定单元，适于根据所述相关结果，确定数字预失真时延。

12.根据权利要求11所述的数字预失真时延估计装置，其特征在于，所述相关计算单元，适于按照预设的时间间隔，在预设的时间点进行所述反馈信号和预设序列的相关计算，所述预设的时间间隔为所述训练序列中每个数据位的时域长度。

13.根据权利要求12所述的数字预失真时延估计装置，其特征在于，所述相关计算单元包括：

相乘单元，适于在各个所述预设的时间点，当前时刻存储的所述反馈信号的每位数据，分别与训练序列在对应位置的每位数据相乘，以得到相乘结果；

相加单元，适于将各个相乘结果相加，以得到相加结果，所述相加结果的数量与所述预设的时间点的数量一致；

最大值时间点确定单元，确定所述最大值时间点，所述最大值时间点为所述相加结果中的最大值对应的预设时间点，所述相关结果至少包括最大值时间点。

14.根据权利要求13所述的数字预失真时延估计装置，其特征在于，所述相乘单元包括：D触发器以及乘法器，所述相加单元包括加法器；所述D触发器的数量比所述训练序列的数据位少一个，所述乘法器的数量与所述训练序列的数据位的数量相同；

多个所述D触发器相串联，第一个所述D触发器的输入端输入所述反馈信号；

多个所述乘法器中每个乘法器的输入端依次输入所述训练序列的各个数据位的数据，多个所述乘法器中每个乘法器的另一个输入端分别与多个所述D触发器相连接；

所述多个乘法器的输出端均连接至所述加法器。

15.根据权利要求13所述的数字预失真时延估计装置，其特征在于，所述数字预失真时延确定单元包括整数时延单元，适于将所述最大值时间点与发送所述训练序列的时间点之间的时间长度与所述训练序列时域长度的差值作为所述数字预失真时延的整数时延。

16.根据权利要求15所述的数字预失真时延估计装置，其特征在于，所述相关结果还包括：所述相加结果中的最大值、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果。

17.根据权利要求16所述的数字预失真时延估计装置，其特征在于，所述数字预失真时延确定单元还包括：

抛物线拟合单元，适于根据所述相加结果中的最大值、所述最大值时间点、所述最大值时间点两侧的预设时间点，以及所述最大值时间点两侧的预设时间点的所述相加结果拟合抛物线；

差值处理单元，适于对所述拟合抛物线进行插值处理；

极值点选取单元，适于从所述插值处理得到的数值中，选取所述拟合抛物线的极值点；

小数时延确定单元，适于将所述极值点中的时间点与所述最大值时间点之间的差值，作为所述数字预失真时延的小数时延。

18.根据权利要求根据权利要求13所述的数字预失真时延估计装置，其特征在于，所述最大值时间点确定单元，适于存储并更新当前的相加结果中的最大值以及该最大值对应的预设时间点。

19.根据权利要求根据权利要求18所述的数字预失真时延估计装置，其特征在于，所述训练序列为自相关特性大于预设阈值的序列。

20.根据权利要求根据权利要求19所述的数字预失真时延估计装置，其特征在于，所述训练序列为伪随机序列。

21.根据权利要求根据权利要求20所述的数字预失真时延估计装置，其特征在于，所述训练序列为M序列或ZC序列。

22.一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1至10任一项所述数字预失真时延估计方法的步骤。