CN108920400A - 一种多路高速高频串行数据采集装置及其采集方法 - Google Patents

一种多路高速高频串行数据采集装置及其采集方法 Download PDF

Info

Publication number
CN108920400A
CN108920400A CN201811076251.2A CN201811076251A CN108920400A CN 108920400 A CN108920400 A CN 108920400A CN 201811076251 A CN201811076251 A CN 201811076251A CN 108920400 A CN108920400 A CN 108920400A
Authority
CN
China
Prior art keywords
serial data
data packet
high frequency
module
multipath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811076251.2A
Other languages
English (en)
Inventor
周磊
李玉松
王亚会
黄彦海
李红玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan Costar Group Co Ltd
Original Assignee
Henan Costar Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan Costar Group Co Ltd filed Critical Henan Costar Group Co Ltd
Priority to CN201811076251.2A priority Critical patent/CN108920400A/zh
Publication of CN108920400A publication Critical patent/CN108920400A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种多路高速高频串行数据采集装置及其采集方法，包括串行数据包处理缓存单元和与所述串行数据包处理缓存单元连接的处理器，所述串行数据包处理缓存单元包括串行数据包采集模块和缓冲模块，所述串行数据包采集模块将多路高速高频串行数据进行解码，解码后产生的标志信号输入缓冲模块，所述缓冲模块根据标识信号即时更新缓存数据，当处理器需要数据时即可读取。与现有技术相比，本发明由串行数据包接受处理缓存单元和处理器组成，串行接受处理缓存单元通过可编程逻辑器件内逻辑并行实现，满足多路高速高频的串行数据接收需求，由处理器需要时直接读取，基本不占用主处理器时间，而且系统实时性好，功能器化，可扩展性好。

Description

一种多路高速高频串行数据采集装置及其采集方法
技术领域
本发明涉及信号采集技术领域，具体涉及一种多路高速高频串行数据采集装置及其采集方法。
背景技术
在光电伺服稳定控制系统中，常用陀螺作为系统的惯性传感器件，为增加系统对载体干扰的隔离能力，提高系统的稳定性能，所选的陀螺的带宽较高，其输出的数据更新频率高，位时间短，并且常常需要两路以上的数据接收，普通的控制器或串口专用接收电路无法满足系统实时性要求，如何在不影响系统正常运行的情况下实现超高速、高频、多串口数据的实时采集是系统要解决的难题。
发明内容
为解决上述缺陷，本发明的目的在于提供一种多路高速高频串行数据采集装置，采用可编程逻辑器件设计多串口的并行采集、解码、提取和缓存读取架构实现多路可扩展的串行数据采集，系统实时性好，功能器化，可扩展性好。
本发明的另一目的是提供一种多路高速高频串行数据采集装置的采集方法。
为实现上述目的，本发明采用的技术方案是：一种多路高速高频串行数据采集装置，包括串行数据包处理缓存单元和与所述串行数据包处理缓存单元连接的处理器，所述串行数据包处理缓存单元包括串行数据包采集模块和缓冲模块，所述串行数据包采集模块将多路高速高频串行数据进行解码，解码后产生的标志信号输入缓冲模块，所述缓冲模块根据标识信号即时更新缓存数据，当处理器需要数据时通过连接有DBUS数据总线、ABUS地址总线、RD读信号、WR写信号及CS片选信号即可读取。
进一步地，所述串行数据包采集模块包括串行解码元件和数据包提取处理元件，当多路高速高频串行数据进入串行数据包采集模块后，经过串行解码元件处理后，将得到的多个单字节数据和采集标识输入数据包提取处理元件中再次进行解码，并解码后产生的标志信号输入缓冲模块。
所述串行数据包处理缓存单元还包括时钟处理模块，所述时钟处理模块分别为串行数据包采集模块和缓冲模块提供高速时钟。
所述时钟处理模块包括时钟分配元件，所述时钟分配元件在时钟和设定的波特率条件下，分别为串行数据包采集模块和缓冲模块提供高速时钟。
所述串行数据包处理缓存单元内部还设有可编程逻辑器件，该器件能使所述串行数据包处理缓存单元并行采集多路高速高频串行数据。
一种多路高速高频串行数据采集装置的采集方法，其特征在于包括以下步骤：
1）多路高速高频串行数据进入串行数据包处理缓冲单元后，串行数据包采集模块中的串行解码元件对上述数据进行解码后，将得到的多个单字节数据和采集标识输入数据包提取处理元件中再次进行解码，并解码后产生的标志信号输入缓冲模块；
2）所述时钟处理模块中的所述时钟分配元件在时钟和一定的波特率条件下，分别为串行数据包采集模块和缓冲模块提供高速时钟；
3）当处理器需要数据时通过连接有DBUS数据总线、ABUS地址总线、RD读信号、WR写信号及CS片选信号即可读取。
进一步地，步骤2）中的波特率通过设置不同的波特率参数实现波特率的变化。
本发明采用可编程逻辑器件实现对两路或更多路高速串行数据的采集解析和数据结果缓存，通过处理器外扩总线直接读取可编程逻辑器件内的缓存数据；本发明由串行数据包接受处理缓存单元和处理器组成，串行接受处理缓存单元通过可编程逻辑器件内逻辑并行实现，满足多路高速、高频率的串行数据接收需求，接收到的数据存入缓存，由处理器需要时直接读取，基本不占用主处理器时间，而且系统实时性好，功能器化，可扩展性好，通过修改波特率参数，可实现其他诸如374400 bps、460800 bps、1843200 bps等速率的高速数据实时采集，在内部对器进行简单复制即可实现多于两路的数据采集解析。
附图说明
下面结合附图及实施例，对本发明的结构和特征作进一步描述。
图1是本发明的工作原理示意图。
图2是本发明中所述串行数据包处理缓存单元的工作原理示意图。
图3是本发明中对多路高速高频串行数据的处理流程。
具体实施方式
本发明采用可编程逻辑器件实现对两路或更多路高速串行数据的采集解析和数据结果缓存，通过处理器外扩总线直接读取可编程逻辑器件内的缓存数据。
参看附图1和图2为本发明的一种实施例，公开了一种多路高速高频串行数据采集装置，包括串行数据包处理缓存单元（FPGA）和与所述串行数据包处理缓存单元连接的处理器(DSP)，串行数据包接受处理缓存单元接收两路串口数据（C1通道和C2通道，但不限于2个通道）,与处理器直接通过DBUS数总线、ABUS地址总线、RD读信号、WR写信号和CS片选信号相连，串行接受处理缓存单元通过可编程逻辑器件内逻辑并行实现，满足多路高速、高频率的串行数据接收需求，接收到的数据存入缓存，由处理器需要时直接读取，基本不占用主处理器时间；其中串行数据包接受处理缓存单元包括串行数据包采集模块(U0)、缓冲模块(U1)及时钟处理模块(U3)，时钟处理模块(U3)通过时钟分配元件（U30）通过倍频分频，分别为串行数据包采集模块(U0)和缓冲模块(U1)提供高速时钟c1k0和clk1，其中串行数据包采集模块(U0)包括串行解码元件(U01)和数据包提取处理元件(U02)，高速串行数据RXD进入串行解码元件 (U01)，进行过串行解码后得到的单个字节数据byte和采集标志B_ready送给数据包提取处理元件(U02)解码后得到最终数据data，并产生数据准备好的标志信号D_ready给缓冲模块(U1)，缓冲模块(U1)根据标志信号即时更新缓存数据，待主机通过DBUS数总线、ABUS地址总线、RD读信号、WR写信号和CS片选线号读取。
本发明在使用时包括以下步骤：
1）多路高速高频串行数据通过可编程逻辑器件的处理，使所述串行数据包处理缓存单元能够实现并行采集这些串行数据；
2）步骤1）中采集的串行数据在可编程逻辑器内实现信息帧的并行解析；
3）解析后得到的数据按照格式要求存在缓冲模块中，后端处理器（DSP或其他）通过总线按需直接读取缓存中的数据。
附图3描述的是本发明中对多路高速高频串行数据的处理流程，以一个典型的串行数据包的接收处理为例描述接收处理流程，传输的一个数据帧包括N个字节，每个字节包括1个起始位，1个停止位，数据位8个，具体步骤如下：
S0：进程开始；
S1：进程A开始进行位同步信号的实时监测，如果检测到有效的位同步信号则转入S2步骤，否则一致处于S1状态；
S2: 开始进行后面位数据的逐个采集，当采集的数据位大于等于8时转入S3步骤，否则继续进行位采集；
S3：单字节采集完毕，置位采集标志位，进入S4步骤；
S4:采集标志位触发进程B开始处理接收的数据；
S5: 进程B判断本次采集到的数据是否是帧头，如是则转入S6步骤，否则继续进行帧头判断；
S6:开始后面数据字节的逐个接收，如果接收的字节数达到N个，则转入S7数据处理步骤，否则继续等待进行数据字节的接收；
S7:按照数据帧的协议对接收到的数据字节进行实时解析，解析处理完置数据标志位，转入S8步骤；
S8：进入进程C,数据存入缓存；
S9: 在读取指令的控制下通过总线输出相应的数据；
S10:一帧数据的接收输出结束。
使用时，通过设置不同的波特率参数可实现灵活波特率变化；设置不同的数据包格式可实现不同格式的数据包解析和数据提取。
通过本发明的实施例，可对波特率921600bps，数据帧率2KHz的多路串行数据包实现实时并行接受和解析，上位机处理器可以再2KHz的频率实时读取解析后得数据；通过修改波特率参数，可实现其他诸如374400 bps、460800 bps、1843200 bps等速率的高速数据实时采集。
以上所描述的仅为本发明的较佳实施例，上述具体实施例不是对本发明的限制，凡本领域的普通技术人员根据以上描述所做的润饰、修改或等同替换，均属于本发明的保护范围。

Claims (7)

1.一种多路高速高频串行数据采集装置，其特征在于：包括串行数据包处理缓存单元和与所述串行数据包处理缓存单元连接的处理器，所述串行数据包处理缓存单元包括串行数据包采集模块和缓冲模块，所述串行数据包采集模块将多路高速高频串行数据进行解码，解码后产生的标志信号输入缓冲模块，所述缓冲模块根据标识信号即时更新缓存数据，当处理器需要数据时通过连接有DBUS数据总线、ABUS地址总线、RD读信号、WR写信号及CS片选信号即可读取。
2.根据权利要求1所述的多路高速高频串行数据采集装置，其特征在于：所述串行数据包采集模块包括串行解码元件和数据包提取处理元件，当多路高速高频串行数据进入串行数据包采集模块后，经过串行解码元件处理后，将得到的多个单字节数据和采集标识输入数据包提取处理元件中再次进行解码，并解码后产生的标志信号输入缓冲模块。
3.根据权利要求1所述的多路高速高频串行数据采集装置，其特征在于：所述串行数据包处理缓存单元还包括时钟处理模块，所述时钟处理模块分别为串行数据包采集模块和缓冲模块提供高速时钟。
4.根据权利要求3所述的多路高速高频串行数据采集装置，其特征在于：所述时钟处理模块包括时钟分配元件，所述时钟分配元件在时钟和设定的波特率条件下，分别为串行数据包采集模块和缓冲模块提供高速时钟。
5.根据权利要求1所述的多路高速高频串行数据采集装置，其特征在于：所述串行数据包处理缓存单元内部还设有可编程逻辑器件，该器件能使所述串行数据包处理缓存单元并行采集多路高速高频串行数据。
6.根据权利要求1所述的多路高速高频串行数据采集装置的采集方法，其特征在于包括以下步骤：
1）多路高速高频串行数据进入串行数据包处理缓冲单元后，串行数据包采集模块中的串行解码元件对上述数据进行解码后，将得到的多个单字节数据和采集标识输入数据包提取处理元件中再次进行解码，并解码后产生的标志信号输入缓冲模块；
2）所述时钟处理模块中的所述时钟分配元件在时钟和一定的波特率条件下，分别为串行数据包采集模块和缓冲模块提供高速时钟；
3）当处理器需要数据时通过连接有DBUS数据总线、ABUS地址总线、RD读信号、WR写信号及CS片选信号即可读取。
7.根据权利要求6所述的多路高速高频串行数据采集装置的采集方法，其特征在于：步骤2）中的波特率通过设置不同的波特率参数实现波特率的变化。
CN201811076251.2A 2018-09-14 2018-09-14 一种多路高速高频串行数据采集装置及其采集方法 Pending CN108920400A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811076251.2A CN108920400A (zh) 2018-09-14 2018-09-14 一种多路高速高频串行数据采集装置及其采集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811076251.2A CN108920400A (zh) 2018-09-14 2018-09-14 一种多路高速高频串行数据采集装置及其采集方法

Publications (1)

Publication Number Publication Date
CN108920400A true CN108920400A (zh) 2018-11-30

Family

ID=64408268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811076251.2A Pending CN108920400A (zh) 2018-09-14 2018-09-14 一种多路高速高频串行数据采集装置及其采集方法

Country Status (1)

Country Link
CN (1) CN108920400A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102355382A (zh) * 2011-09-28 2012-02-15 东南大学 一种控制器局域网总线分析与触发的方法
CN103793353A (zh) * 2012-11-05 2014-05-14 张聪 一种usb3.0的高速光纤数据采集设备
CN104132663A (zh) * 2014-05-27 2014-11-05 北京遥测技术研究所 一种基于fpga的导航计算机协处理器
CN104481503A (zh) * 2014-11-13 2015-04-01 中国科学院声学研究所 一种应用于随钻声波测井仪的采集控制电路及测井装置
WO2018076679A1 (zh) * 2016-10-31 2018-05-03 深圳市中兴微电子技术有限公司 一种基于串行Flash控制器接收数据的方法及装置
CN209118271U (zh) * 2018-09-14 2019-07-16 河南中光学集团有限公司 一种多路高速高频串行数据采集装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102355382A (zh) * 2011-09-28 2012-02-15 东南大学 一种控制器局域网总线分析与触发的方法
CN103793353A (zh) * 2012-11-05 2014-05-14 张聪 一种usb3.0的高速光纤数据采集设备
CN104132663A (zh) * 2014-05-27 2014-11-05 北京遥测技术研究所 一种基于fpga的导航计算机协处理器
CN104481503A (zh) * 2014-11-13 2015-04-01 中国科学院声学研究所 一种应用于随钻声波测井仪的采集控制电路及测井装置
WO2018076679A1 (zh) * 2016-10-31 2018-05-03 深圳市中兴微电子技术有限公司 一种基于串行Flash控制器接收数据的方法及装置
CN209118271U (zh) * 2018-09-14 2019-07-16 河南中光学集团有限公司 一种多路高速高频串行数据采集装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Similar Documents

Publication Publication Date Title
CN106257434B (zh) 一种基于增强型外设互连协议总线的数据传输方法及装置
CN106155960B (zh) 基于gpio握手和edma的uart串口通信方法
CN110417780B (zh) 定制化数据传输协议的多通道高速数据接口转化模块
CN101419278A (zh) 多通道高速遥感数据采集处理设备
CN106034199B (zh) 一种模拟数据源的图像采集装置和方法
CN113190291B (zh) 一种基于片上网络数据采集的可配置协议转换系统及方法
CN105573711B (zh) 一种数据缓存方法及装置
CN102521181A (zh) 多通道异型雷达数据实时解析集中收发卡及其通信方法
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN209149287U (zh) 大数据运算加速系统
CN107908587A (zh) 基于usb3.0的实时数据采集传输装置
CN106656714A (zh) 一种基于EtherCAT总线的通信协议方法及系统
CN209118271U (zh) 一种多路高速高频串行数据采集装置
CN112637080A (zh) 一种基于fpga的负载均衡处理系统
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN109240831A (zh) 一种操作请求处理方法、装置、设备及可读存储介质
CN108920400A (zh) 一种多路高速高频串行数据采集装置及其采集方法
CN107153412A (zh) 一种具有发送fifo的can总线控制器电路
CN109408426A (zh) 一种灵活通用的串行通信方法及系统
CN105939238B (zh) 一种基于SOC隔离Memory的10Gbps以太网实时数据采集方法
CN110912841B (zh) 面向128bit位宽的SRIO协议控制字符与数据包分离系统
CN108667706A (zh) 串口数量动态可调的以太网串口服务器及其数据传输方法
CN107277062A (zh) 数据包的并行处理方法及装置
CN108614792A (zh) 1394事务层数据包存储管理方法及电路
CN101464844B (zh) 一种ram使用权的控制方法及总线接口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination