CN108899060A - 嵌入式存储器测试方法 - Google Patents

嵌入式存储器测试方法 Download PDF

Info

Publication number
CN108899060A
CN108899060A CN201810697560.5A CN201810697560A CN108899060A CN 108899060 A CN108899060 A CN 108899060A CN 201810697560 A CN201810697560 A CN 201810697560A CN 108899060 A CN108899060 A CN 108899060A
Authority
CN
China
Prior art keywords
pin
memory
chip
line memory
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810697560.5A
Other languages
English (en)
Inventor
谢晋春
辛吉升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810697560.5A priority Critical patent/CN108899060A/zh
Publication of CN108899060A publication Critical patent/CN108899060A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer

Abstract

本发明公开了一种嵌入式存储器测试方法，包含：第1步，针对一个嵌入式存储器芯片，芯片上包含有多个容量相同的存储器；第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；第3步，每个存储器的测试结果使用一个状态来表示；第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。本发明针对包含有n个容量相同的存储器的芯片，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。

Description

嵌入式存储器测试方法
技术领域
本发明涉及半导体器件制造与测试领域，特别是指一种嵌入式存储器测试方法。
背景技术
在半导体行业，芯片设计中，某些SOC产品，需要用到多个嵌入式存储器(EE或者flash两个或者两个以上)，有些产品中使用的嵌入式存储器大小类型等均是相同的。在晶圆级的量产测试中，目前一般均是对这些SOC产品中的多个嵌入式存储器串行测试的，也就是说先测试一个嵌入式存储器，再接着测试下一个嵌入式存储器，一直测试到最后一个存储器为止。
假如在一个晶圆上含有两种类型、大小相同的嵌入式存储器测试时，通过一个MODE选择信号来选择存储器一或者存储器二进行测试，见图1。
假如在一个晶圆上含有八种类型、大小相同的嵌入式存储器测试时，通过三个MODE选择信号来选择存储器一或者存储器二进行测试，见图2。
由上述可知，一个含有多个嵌入式存储器的SOC芯片，晶圆级存储器测试时间为T＝n*tn，其中n为SOC中含有嵌入式存储器的数量，tn为单个嵌入式存储器的测试时间。可见，按照目前的方式测试，SOC中含有的嵌入式存储器数量越多，测试时间越长。
BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ATE)的依赖程度。
发明内容
本发明所要解决的技术问题在于提供一种嵌入式存储器测试方法。
为解决上述问题，本发明所述的一种嵌入式存储器测试方法，包含如下的步骤：
第1步，针对一个嵌入式存储器芯片，芯片上包含有多个容量相同的存储器；
第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；
第3步，每个存储器的测试结果使用一个状态来表示；
第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。
进一步地，所述第2步，使用一个管脚PIN或者几个管脚PIN的组合来进入BIST模式；或者是使用一组特定命令发送至芯片的相应管脚PIN来使芯片进入BIST模式；或者是使用前述方法的组合。
进一步地，所述第2步，所述对管脚PIN的定义是，当管脚PIN为高电平时，表示芯片进入BIST模式，在此模式下能对存储器进行操作测试。
进一步地，所述第2步中使用的管脚PIN能被复用。
进一步地，所述第3步中，通过使用L代表测试结果为PASS，H代表测试结果为FAIL。
进一步地，所述第4步中，定义输出bit同内部存储器FM的对应关系，bit0对应存储器FM0,bit1对应存储器FM1…,以此类推。
本发明所述的嵌入式存储器测试方法，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。
附图说明
图1是含有两个类型，大小相同的嵌入式存储器测试时，通过一个MODE选择信号来选择存储器一或者存储器二进行测试的示意图。
图2是含有八个类型，大小相同的嵌入式存储器测试时，通过三个MODE选择信号来选择存储器一或者存储器二进行测试的示意图。
图3是在BIST模式设计中，设计一个模式或命令，可以同时对内含8个容量相同的嵌入式存储器操作的示意图。
图4是本发明方法具体实施步骤。
具体实施方式
在BIST模式设计中，设计一个可以同时对所有嵌入式存储器操作的模式或命令。可以通过使用一个PALL PIN来定义是否对所有存储器操作，比如PALL PIN为H高电平，代表对所有存储器进行操作。或者通过进入BIST模式后，定义输入一组命令A，比如0X5c后，代表对所有存储器进行操作。同时对所有存储器器进行操作，意味着同时对所有存储器进行擦除、写、读的动作。
因为是量产测试，在这个模式下，我们只要求知道所有存储器最终的测试结果即可，每个存储器的测试结果用一个状态来表示，比如L代表测试结果为PASS，H代表测试结果为FAIL。在BIST模式下，对所有存储器的最终测试结果输出到到IO时，按照一个bit输出一个存储器的结果。可以定义输出bit同内部存储器的对应关系，比如定义输出bit0对应存储器0(FM0)，bit1对应FM1，bitn对应FMn。
例如，我们假定一个芯片包含8个存储器(FM0，FM1，…,FM7),定义输出模式为高位先输出MSB，如果读出的测试结果为0XFC，则我们知道共有6个存储器在测试中，结果是失效的，只有FM0，FM1测试结果为PASS。
按照这样的设计后，包含有n个存储器的芯片，其所有存储器的测试时间T基本同一个存储器的测试时间tn差异不大，有效节省了测试时间，大大提高了测试效率。在测试中，也能够较好的区分出芯片中每个存储器的测试结果。
基于上述思路，本发明所述的嵌入式存储器测试方法，包含如下的步骤：
第1步，确定一个嵌入式存储器芯片，芯片上包含有不少于两个的容量相同的存储器；
第2步，通过使用一个管脚PIN或者几个管脚PIN的组合来定义是否对所有存储器操作。比如，当管脚PIN为高电平时，表示芯片进入BIST模式，在此模式下能对存储器进行操作测试。
或者是，使用一组特定命令A发送至芯片的相应管脚PIN来使芯片进入BIST模式，比如0X5c来代表对所有存储器进行操作；或者是使用前述管脚PIN+命令方法的组合进入BIST模式。
该管脚PIN也可以被复用，或者本身就是是复用其他功能的管脚。
第3步，每个存储器的测试结果使用一个状态来表示。比如，通过使用L代表测试结果为PASS，H代表测试结果为FAIL。
第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。定义输出bit同内部存储器FM的对应关系，bit0对应存储器FM0,bit1对应存储器FM1…,以此类推。假如一个内含8个存储器的芯片，那么在测试结果中，包含有bit0～bit7共八个测试结果，分别对应FM0～FM7共8个存储器。
如图3所示，按照这样的设计后，包含有n个存储器的芯片，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。
在测试中，也能够较好的区分出芯片中每个存储器的测试结果。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种嵌入式存储器测试方法，其特征在于：
第1步，针对一个嵌入式存储器芯片，确定该芯片上包含有多个容量相同的存储器；
第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；
第3步，每个存储器的测试结果使用一个状态来表示；
第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。
2.如权利要求1所述的嵌入式存储器测试方法，其特征在于：所述第2步，使用一个管脚PIN或者几个管脚PIN的组合来进入BIST模式；或者是使用一组特定命令发送至芯片的相应管脚PIN来使芯片进入BIST模式；或者是使用前述方法的组合。
3.如权利要求1所述的嵌入式存储器测试方法，其特征在于：所述第2步，所述对管脚PIN的定义是，当管脚PIN为高电平时，表示芯片进入BIST模式，在此模式下能对存储器进行操作测试。
4.如权利要求1所述的嵌入式存储器测试方法，其特征在于：所述第2步中使用的管脚PIN能被复用。
5.如权利要求1所述的嵌入式存储器测试方法，其特征在于：所述第3步中，通过使用L代表测试结果为PASS，H代表测试结果为FAIL。
6.如权利要求1所述的嵌入式存储器测试方法，其特征在于：所述第4步中，定义输出bit同内部存储器FM的对应关系，bit1对应存储器FM1,bit2对应存储器FM2…,以此类推。
CN201810697560.5A 2018-06-29 2018-06-29 嵌入式存储器测试方法 Pending CN108899060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810697560.5A CN108899060A (zh) 2018-06-29 2018-06-29 嵌入式存储器测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810697560.5A CN108899060A (zh) 2018-06-29 2018-06-29 嵌入式存储器测试方法

Publications (1)

Publication Number Publication Date
CN108899060A true CN108899060A (zh) 2018-11-27

Family

ID=64346868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810697560.5A Pending CN108899060A (zh) 2018-06-29 2018-06-29 嵌入式存储器测试方法

Country Status (1)

Country Link
CN (1) CN108899060A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758382A (zh) * 2004-03-23 2006-04-12 三星电子株式会社 具有并行测试的存储器模块
US20090287972A1 (en) * 2008-05-13 2009-11-19 Hynix Semiconductor, Inc. Test method for nonvolatile memory device
CN205176829U (zh) * 2013-07-25 2016-04-20 中国航天科工集团第三研究院第八三五七研究所 一种测试配置多种通讯协议的系统芯片的测试系统
CN106920577A (zh) * 2015-12-24 2017-07-04 北京兆易创新科技股份有限公司 存储器芯片的检测方法、检测装置和检测系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758382A (zh) * 2004-03-23 2006-04-12 三星电子株式会社 具有并行测试的存储器模块
US20090287972A1 (en) * 2008-05-13 2009-11-19 Hynix Semiconductor, Inc. Test method for nonvolatile memory device
CN205176829U (zh) * 2013-07-25 2016-04-20 中国航天科工集团第三研究院第八三五七研究所 一种测试配置多种通讯协议的系统芯片的测试系统
CN106920577A (zh) * 2015-12-24 2017-07-04 北京兆易创新科技股份有限公司 存储器芯片的检测方法、检测装置和检测系统

Similar Documents

Publication Publication Date Title
US6321353B2 (en) Intelligent binning for electrically repairable semiconductor chips
US7215134B2 (en) Apparatus for determining burn-in reliability from wafer level burn-in
US7603595B2 (en) Memory test circuit and method
US20060156136A1 (en) System for storing device test information on a semiconductor device using on-device logic for determination of test results
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
CN105139893A (zh) 一种存储器测试装置及一种存储器芯片测试方法
US7945823B2 (en) Programmable address space built-in self test (BIST) device and method for fault detection
CN108682442A (zh) 一种不同封装闪存芯片在线测试和分类方法及测试系统
US4583179A (en) Semiconductor integrated circuit
US7243273B2 (en) Memory testing device and method
CN115656769A (zh) Fpga多芯片的并行测试方法、装置和计算机设备
CN105138440A (zh) 一种自带对比功能的标准单元库功能测试方法
CN114764117A (zh) 高速集成电路测试
US20120229155A1 (en) Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method
CN108899060A (zh) 嵌入式存储器测试方法
CN103366827A (zh) 存储器、通过测试机台对存储器进行测试的方法
CN101097877A (zh) 探测器的控制方法和控制程序
US7065693B2 (en) Implementation of test patterns in automated test equipment
CN101165502A (zh) 测试仪同测方法
US11686768B2 (en) System and method of testing single DUT through multiple cores in parallel
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
CN109901650B (zh) 一种内嵌flash芯片的基准源修调方法
US7188291B2 (en) Circuit and method for testing a circuit having memory array and addressing and control unit
JP2007107930A (ja) 検査回路および検査システム
CN115148270B (zh) 一种id编码熔丝阵列烧熔方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181127