CN108897938A - 一种提高bjt器件失配模型适用性的方法及系统 - Google Patents

一种提高bjt器件失配模型适用性的方法及系统 Download PDF

Info

Publication number
CN108897938A
CN108897938A CN201810639518.8A CN201810639518A CN108897938A CN 108897938 A CN108897938 A CN 108897938A CN 201810639518 A CN201810639518 A CN 201810639518A CN 108897938 A CN108897938 A CN 108897938A
Authority
CN
China
Prior art keywords
mismatch
routing
placement
mismod
mis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810639518.8A
Other languages
English (en)
Inventor
张志双
张昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810639518.8A priority Critical patent/CN108897938A/zh
Publication of CN108897938A publication Critical patent/CN108897938A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开一种提高BJT器件失配模型适用性的方法及系统，所述方法包括如下步骤：步骤一，于失配模型中增加不同布局布线模式下的失配选择因子mismod；步骤二，根据失配选择因子mismod选择不同的布局布线模式进行仿真，本发明可提高双极晶体管BJT器件失配模型适用性，减小实测和预测的偏差。

Description

一种提高BJT器件失配模型适用性的方法及系统
技术领域
本发明涉及失配模型技术领域，特别是涉及一种提高BJT器件失配模型适用性的方法及系统。
背景技术
目前双极晶体管(BJT)的失配模型(mismatch model)是固定基于1：1对管结构(pair Structure)的布局布线(layout)模式。该现有技术失配模型中只考虑单一布局布线模式下的失配，如图1所示，具体参数如下：
失配仿真开关misfactor＝1，
当前使用双极晶体管面积area＝4×10-12，
第一增益失配系数bf_0＝0.018555，
第一饱和导通电流失配系数is_0＝0.006855，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流失配随机量randomb_is＝agauss(1.1,1.0,1)，
增益失配量
饱和导通电流失配量
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)，
ispnp2为当前使用的PNP双极晶体管的is(饱和导通电流)基准值，其他参数为仿真基本设置。
对于该种基于1：1对管结构(pair Structure)的布局布线(layout)模式，如图2(a)所示，布局布线(layout)时，成对使用的两个双极晶体管(BJT)置于中心位置，在这成对使用的两个双极晶体管(对管)的周围放置伪晶体管/dummy(与对管相同的晶体管，但不接出来)。由于布局走线(layout)对失配特性影响比较大，因此用现有失配模型来预测不同的布局走线(layout)方式如1：8对管结构时的失配是不合适的，图2(b)所示为1：8对管结构的布局布线示意图，按九宫格形式，单个双极晶体管(BJT)置于中心，在中心单个双极晶体管(BJT)的外面放置8个并联的相同尺寸的双极晶体管(BJT)。
从各个双极晶体管的外围情况看，1：8时中心单个双极晶体管(BJT)的外面与8个对管相邻，而1：1时则只有1个面与对管相邻，因此使用现有技术的失配模型预测不同布局布线时的失配必然存在误差。图3为用现有技术的失配模型对1：1和1：8布局布线时实测值对比示意图，可见1：8时明显与1：1时实测值偏差大。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种提高BJT器件失配模型适用性的方法及系统，以提高双极晶体管BJT器件失配模型适用性，减小实测和预测的偏差。
为达上述及其它目的，本发明提出一种提高BJT器件失配模型适用性的方法，包括如下步骤：
步骤一，于失配模型中增加不同布局布线模式下的失配选择因子mismod；
步骤二，根据失配选择因子mismod选择不同的布局布线模式进行仿真。
进一步地，于步骤二中，当失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真。
进一步地，当失配选择因子mismod＝1，选择1：8布局布线方式进行仿真。
进一步地，于步骤二中，设计如下参数：
失配仿真开关misfactor＝1，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流失配随机量randomb_is＝agauss(1.1,1.0,1)，
1：1布局布线时第一增益失配系数bf_0＝0.0192，
1：1布局布线时第一饱和导通电流失配系数is_0＝0.00653，
1：1布局布线时第一增益失配量
1：1布局布线时第一饱和导通电流失配量
进一步地，于步骤二中，设计如下参数：
1：8布局布线时第二增益失配系数bf_1＝0.01482，
1：8布局布线时第二饱和导通电流失配系数is_1＝0.0048，
1：8布局布线时第二增益失配量
1：8布局布线时第二饱和导通电流失配量
进一步地，于步骤二中，设计如下参数
增益失配量bf_mis＝(1-mismod)×bf_0_mis+mismod×bf_1_mis，
饱和导通电流失配量is_mis＝(1-mismod)×is_0_mis+mismod×is_1_mis，
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)。
为达到上述目的，本发明还提供一种提高BJT器件失配模型适用性的系统，包括：
失配选择因子增加单元，用于于失配模型中增加不同布局布线模式下的失配选择因子mismod；
判断选择单元，用于根据失配选择因子mismod选择不同的布局布线模式进行仿真。
进一步地，判断选择单元于失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真。
进一步地，判断选择单元于失配选择因子mismod＝1时，选择1：8布局布线方式进行仿真。
进一步地，所述判断选择单元设计如下参数：
失配仿真开关misfactor＝1，
1：1布局布线时第一增益失配系数bf_0＝0.0192，
1：1布局布线时第一饱和导通电流失配系数is_0＝0.00653，
1：8布局布线时第二增益失配系数bf_1＝0.01482，
1：8布局布线时第二饱和导通电流失配系数is_1＝0.0048，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流失配随机量randomb_is＝agauss(1.1,1.0,1)，
1：1布局布线时第一增益失配量
1：1布局布线时第一饱和导通电流失配量
1：8布局布线时第二增益失配量
1：8布局布线时第二饱和导通电流失配量
增益失配量bf_mis＝(1-mismod)×bf_0_mis+mismod×bf_1_mis，
饱和导通电流失配量is_mis＝(1-mismod)×is_0_mis+mismod×is_1_mis，
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)。
与现有技术相比，本发明一种提高BJT器件失配模型适用性的方法及系统通过于失配模型中增加不同布局布线模式下的失配选择因子，提高了提高双极晶体管BJT器件失配模型适用性，减小了实测和预测的偏差。。
附图说明
图1为现有技术中失配模型的代码示意图；
图2(a)为基于1：1对管结构(pair Structure)的布局布线模式示意图；
图2(b)为1：8对管结构的布局布线示意图；
图3为用现有技术的失配模型对1：1和1：8布局布线时的实测值对比示意图；
图4为本发明一种提高BJT器件失配模型适用性的方法的步骤流程图；
图5为本发明具体实施例的代码示意图；
图6为本发明一种提高BJT器件失配模型适用性的系统的系统架构图；
图7为本发明一种提高BJT器件失配模型适用性的系统针对增益Beta在1：1和1：8布局布线时的仿真值和实测值对比示意图；
图8为本发明一种提高BJT器件失配模型适用性的系统针对集电极电流Ic在1：1和1：8布局布线时的仿真值和实测值对比示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种提高BJT器件失配模型适用性的方法的步骤流程图。如图4所示，本发明一种提高BJT器件失配模型适用性的方法，包括如下步骤：
步骤401，于失配模型中增加不同布局布线模式下的失配选择因子。在本发明具体实施例中，增加失配选择因子mismod。
步骤402，根据失配选择因子mismod选择不同的布局布线模式进行仿真。具体地，当失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真；当失配选择因子mismod＝0，选择1：8布局布线方式进行仿真。
也就是说，本发明一种提高BJT器件失配模型适用性的方法增加不同布局布线模式下的失配选择因子，如图5所示，其具体参数如下：
失配仿真开关misfactor＝1；
失配选择因子mismod，当选择1：1布局布线方式进行仿真时mismod＝0，当选择1：8布局布线方式进行仿真时mismod＝1，
当前使用双极晶体管面积area＝4×10-12，
1：1布局布线时第一增益失配系数bf_0＝0.0192，
1：1布局布线时第一饱和导通电流失配系数is_0＝0.00653，
1：8布局布线时第二增益失配系数bf_1＝0.01482，
1：8布局布线时第二饱和导通电流失配系数is_1＝0.0048，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流随机量randomb_is＝agauss(1.1,1.0,1)，
1：1布局布线时第一增益失配量
1：1布局布线时第一饱和导通电流失配量
1：8布局布线时第二增益失配量
1：8布局布线时第二饱和导通电流失配量
增益失配量bf_mis＝(1-mismod)×bf_0_mis+mismod×bf_1_mis，
饱和导通电流失配量is_mis＝(1-mismod)×is_0_mis+mismod×is_1_mis，
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)，
ispnp2为当前使用PNP双极晶体管的is(饱和导通电流)基准值，其他参数为仿真基本设置。
图6为本发明一种提高BJT器件失配模型适用性的系统的系统架构图。如图6所示，本发明一种提高BJT器件失配模型适用性的系统，包括：
失配选择因子增加单元601，用于于失配模型中增加不同布局布线模式下的失配选择因子。在本发明具体实施例中，增加失配选择因子mismod。
判断选择单元602，用于根据失配选择因子mismod选择不同的布局布线模式进行仿真。具体地，当失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真；当失配选择因子mismod＝0，选择1：8布局布线方式进行仿真。
图7为本发明一种提高BJT器件失配模型适用性的系统针对增益Beta在1：1和1：8布局布线时的仿真值和实测值对比示意图，可见在1：8布局布线时的仿真值和实测值吻合，仿真和实测数据明显比使用1：1布局布线时优化。
图8为本发明一种提高BJT器件失配模型适用性的系统针对集电极电流Ic在1：1和1：8布局布线时的仿真值和实测值对比示意图，可见在1：8布局布线时的仿真值和实测值吻合，仿真和实测数据明显比使用1：1布局布线时优化。
综上所述，本发明一种提高BJT器件失配模型适用性的方法及系统通过于失配模型中增加不同布局布线模式下的失配选择因子，提高了提高双极晶体管BJT器件失配模型适用性，减小了实测和预测的偏差。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种提高BJT器件失配模型适用性的方法，包括如下步骤：
步骤一，于失配模型中增加不同布局布线模式下的失配选择因子mismod；
步骤二，根据失配选择因子mismod选择不同的布局布线模式进行仿真。
2.如权利要求1所述的一种提高BJT器件失配模型适用性的方法，其特征在于：于步骤二中，当失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真。
3.如权利要求2所述的一种提高BJT器件失配模型适用性的方法，其特征在于：当失配选择因子mismod＝1，选择1：8布局布线方式进行仿真。
4.如权利要求3所述的一种提高BJT器件失配模型适用性的方法，其特征在于，于步骤二中，设计如下参数：
失配仿真开关misfactor＝1，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流失配随机量randomb_is＝agauss(1.1,1.0,1)，
1：1布局布线时第一增益失配系数bf_0＝0.0192，
1：1布局布线时第一饱和导通电流失配系数is_0＝0.00653，
1：1布局布线时第一增益失配量
1：1布局布线时第一饱和导通电流失配量
5.如权利要求4所述的一种提高BJT器件失配模型适用性的方法，其特征在于，于步骤二中，设计如下参数：
1：8布局布线时第二增益失配系数bf_1＝0.01482，
1：8布局布线时第二饱和导通电流失配系数is_1＝0.0048，
1：8布局布线时第二增益失配量
1：8布局布线时第二饱和导通电流失配量
6.如权利要求5所述的一种提高BJT器件失配模型适用性的方法，其特征在于，于步骤二中，设计如下参数
增益失配量bf_mis＝(1-mismod)×bf_0_mis+mismod×bf_1_mis，
饱和导通电流失配量is_mis＝(1-mismod)×is_0_mis+mismod×is_1_mis，
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)。
7.一种提高BJT器件失配模型适用性的系统，包括：
失配选择因子增加单元，用于于失配模型中增加不同布局布线模式下的失配选择因子mismod；
判断选择单元，用于根据失配选择因子mismod选择不同的布局布线模式进行仿真。
8.如权利要求7所述的一种提高BJT器件失配模型适用性的系统，其特征在于：判断选择单元于失配选择因子mismod＝0时，选择1：1布局布线方式进行仿真。
9.如权利要求8所述的一种提高BJT器件失配模型适用性的系统，其特征在于：判断选择单元于失配选择因子mismod＝1时，选择1：8布局布线方式进行仿真。
10.如权利要求9所述的一种提高BJT器件失配模型适用性的系统，其特征在于，所述判断选择单元设计如下参数：
失配仿真开关misfactor＝1，
1：1布局布线时第一增益失配系数bf_0＝0.0192，
1：1布局布线时第一饱和导通电流失配系数is_0＝0.00653，
1：8布局布线时第二增益失配系数bf_1＝0.01482，
1：8布局布线时第二饱和导通电流失配系数is_1＝0.0048，
增益失配随机量randomb_bf＝agauss(1.1,1.0,1)，
饱和导通电流失配随机量randomb_is＝agauss(1.1,1.0,1)，
1：1布局布线时第一增益失配量
1：1布局布线时第一饱和导通电流失配量
1：8布局布线时第二增益失配量
1：8布局布线时第二饱和导通电流失配量
增益失配量bf_mis＝(1-mismod)×bf_0_mis+mismod×bf_1_mis，
饱和导通电流失配量is_mis＝(1-mismod)×is_0_mis+mismod×is_1_mis，
饱和导通电流值is＝ispnp2×2.1298×10-017×(1+is_mis)。
CN201810639518.8A 2018-06-20 2018-06-20 一种提高bjt器件失配模型适用性的方法及系统 Pending CN108897938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810639518.8A CN108897938A (zh) 2018-06-20 2018-06-20 一种提高bjt器件失配模型适用性的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810639518.8A CN108897938A (zh) 2018-06-20 2018-06-20 一种提高bjt器件失配模型适用性的方法及系统

Publications (1)

Publication Number Publication Date
CN108897938A true CN108897938A (zh) 2018-11-27

Family

ID=64345254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810639518.8A Pending CN108897938A (zh) 2018-06-20 2018-06-20 一种提高bjt器件失配模型适用性的方法及系统

Country Status (1)

Country Link
CN (1) CN108897938A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569516A (zh) * 2021-07-30 2021-10-29 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560755B1 (en) * 2000-08-24 2003-05-06 Cadence Design Systems, Inc. Apparatus and methods for modeling and simulating the effect of mismatch in design flows of integrated circuits
US20040193390A1 (en) * 2003-03-31 2004-09-30 Drennan Patrick G. Method and apparatus for rapid evaluation of component mismatch in integrated circuit performance
US6978229B1 (en) * 1999-11-18 2005-12-20 Pdf Solutions, Inc. Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits
CN102385641A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 双极型晶体管的器件失配的修正方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978229B1 (en) * 1999-11-18 2005-12-20 Pdf Solutions, Inc. Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits
US6560755B1 (en) * 2000-08-24 2003-05-06 Cadence Design Systems, Inc. Apparatus and methods for modeling and simulating the effect of mismatch in design flows of integrated circuits
US20040193390A1 (en) * 2003-03-31 2004-09-30 Drennan Patrick G. Method and apparatus for rapid evaluation of component mismatch in integrated circuit performance
CN102385641A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 双极型晶体管的器件失配的修正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吕伟锋，王光义，林弥，孙玲玲: "随机栅长变化引起纳米MOSFET失配模型", 《计算机辅助设计与图形学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569516A (zh) * 2021-07-30 2021-10-29 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统
CN113569516B (zh) * 2021-07-30 2024-02-27 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
US10846451B1 (en) Methods of modelling irregular shaped transistor devices in circuit simulation
CN101201850B (zh) 双极结型晶体管spice模型的建模方法
KR102255052B1 (ko) 집적회로 내부의 비아 배치
CN205376473U (zh) 一种电迁移测试结构
CN105844012A (zh) 一种分立器件的版图比对原理图验证方法及装置
CN111428435A (zh) 一种集成电路版图功耗优化方法及装置
KR20170056531A (ko) 전압 평균화를 채용하는 분산형 전압 네트워크 회로들, 및 관련 시스템들 및 방법들
CN105653744A (zh) 版图布局的设计方法及装置
CN108897938A (zh) 一种提高bjt器件失配模型适用性的方法及系统
CN111274660B (zh) 一种基于多扰动交替进行的模拟退火算法的线路布局方法
CN107480306B (zh) 快速提取osm数据中自定义多边形区域内路网的方法
CN114186462A (zh) 一种Fanout信号线电热仿真方法
US20140258955A1 (en) Metal Interconnect Modeling
CN105279574A (zh) 一种基于有向图优化技术的卫星电缆最短路径规划方法
CN102654549A (zh) 基于实时数字仿真仪的平行线路故障仿真分析平台
CN103915407A (zh) 集成电路的可配置电路和网状结构
CN106528923B (zh) 一种芯片全局布局方法
Angelov et al. An empirical HBT large‐signal model for CAD
CN104573283B (zh) 一种半导体器件参数提取装置及方法
Branĉík et al. Matlab simulation of transmission lines with skin effect via fractional telegraph equations and NILT
CN117725867B (zh) 芯片设计方法、芯片、主板及电子设备
CN105137329A (zh) 一种检查电路中mos场效应管栅极悬空的方法及系统
CN115017856B (zh) 一种电路仿真软件中避雷器元件的自动添加方法
CN105744532A (zh) 无线网络规划方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181127

RJ01 Rejection of invention patent application after publication