CN1088915C - 集成电路模块的制造方法 - Google Patents

集成电路模块的制造方法 Download PDF

Info

Publication number
CN1088915C
CN1088915C CN97114569A CN97114569A CN1088915C CN 1088915 C CN1088915 C CN 1088915C CN 97114569 A CN97114569 A CN 97114569A CN 97114569 A CN97114569 A CN 97114569A CN 1088915 C CN1088915 C CN 1088915C
Authority
CN
China
Prior art keywords
module
modules
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97114569A
Other languages
English (en)
Other versions
CN1206222A (zh
Inventor
韩宗立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN97114569A priority Critical patent/CN1088915C/zh
Publication of CN1206222A publication Critical patent/CN1206222A/zh
Application granted granted Critical
Publication of CN1088915C publication Critical patent/CN1088915C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种集成电路模块的制造方法，包括步骤：在一印刷电路板划分出多个模块；在印刷电路板的各模块上固定多个集成电路；连接集成电路与各模块的电路；封装印刷电路板上的集成电路；绘制各模块的布线图；在各模块上装配多个电路元件，完成各模块的制作；以及测试及切割出模块。利用创新的大面积液态高分子涂覆和固化方法，配合晶块粘着和搭线技术来制作集成电路模块，以实现超小型集成电路模块的制作。

Description

集成电路模块的制造方法
本发明涉及一种集成电路模块(IC Module)的制造方法，且特别涉及一种利用创新集成电路模块工艺制作超小型且成本低廉的集成电路模块的制造方法。
目前所使用的IC模块，无论是动态随机存取存储器(DRAM)、快闪存储器(Flash ROM)还是网路通讯集成电路组装成的模块，其方法几乎均将传统的封装好的集成电路(IC Packages)组装在一印刷电路(Print Circuit，PC)板或卡上，其体积很大且须分段分工制作，成本高且工序复杂。图1A～1C是一种公知的集成电路模块制作过程示意图。
首先，参照图1A，提供一PC板10，在它其上绘制好一模块电路的布线(Layout)(未示出)，以便后续模块12的制作。
接着，参照图1B，将已封装好的集成电路14，利用焊接组装(SolderAssembly)技术，采用接脚(Load)16连接集成电路14与PC板10上的电路。
最后，参照图1C，组装模块12必须的电路元件18，例如电阻、电容或它们的组合，并测试模块12，完成IC模块12的制作。
然而，上述的IC模块制作直接用已封装好的IC来组装，因此公知IC模块工艺的流程图应如图2所示，它必须经过先期的IC制作、封装及测试等流程，再配合已制成的PC板，才能进行IC模块的组装及测试。
虽然，也有一种公知的使用板上晶片(Chip on Board，COB)技术的低成本的制作方法，但其工艺可靠性低且烦琐，不能对IC模块制造带来太大好处，故而目前很少使用。
本发明的主要目的是采用一种较先进的晶片阵列封装(Chip ArrayPackage)技术制造IC模块，将模块一次加工成型及测试，可快速制作出IC模块或IC卡。
本发明的另一目的是利用一体化IC模块工艺制作出超小型且成本低廉的IC模块。
根据本发明的目的，一种集成电路模块的制造方法包括下列步骤：
在一印刷电路板上利用阵列排列方式划分出的多个模块，且这些模块分别具有模块电路的布线；
利用晶块粘着技术在该印刷电路板的各个模块上固定多个集成电路；
利用搭线技术，采用金线或铝线连接这些集成电路表面与各个模块表面的多个镀金铜垫，以分别连接这些集成电路与各个模决的电路；
对这些集成电路进行一老化测试和其它测试，以修复取代不良集成电路；
在整个该印刷电路板上涂覆一液状Hysol 4450或等效高分子聚合物，并利用干燥及固化处理，使该聚合物定型来封装该印刷电路板上的这些集成电路；
利用光刻工艺蚀刻各个模块的部分区域，将之暴露出来，以制作出各个模块的布线图；
在各个模块上装配多个电路元件，完成各个模块的制作；
利用探针测试技术对这些模块进行切割前的测试；
将该印刷电路板上的这些模块切割成单一模块；以及
利用公知的模块测试技术对个别模块进行切割后的测试。
利用本发明的方法制作的集成电路模块至少具有下列好处：
1.从PC板到模块成品，只须一段分工(即一次流程完成)，较之必须以多段分工来完成的传统方法，即从PC板、IC封装、IC测试到模块组装和测试，不论在工时及工序上都大为简化，同样地，其制作成本也较低。
2.传统将IC先封装再制作模块，所占的空间很大，本发明直接将IC置于PC板上，配合全面地高分子涂覆与模块切割技术，可大幅缩小所占的空间，而且利用BT树脂或相似功能材料的PC板和软金线材料，可以用金线热超声焊接(Thermosonic)技术实现金线或铝线的搭线连接，比传统的板上晶片(COB)方法的可靠性高很多。
3.利用液态的封装(Encapsulate)技术进行大面积固定尺寸PC板的IC涂覆，本发明直接将此技术用于模块制作的领域，同板上晶片(COB)方法相比，省去了封装(Package)的工序与成本。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：
图1A～1C是公知一种集成电路模块制作过程的示意图；
图2是公知的集成电路模块制作的流程图；
图3A～3F是本发明较佳实施例的一种超小型集成电路模块制作过程的示意图；以及
图4是本发明较佳实施例的制作流程图。
参照图3A～3F的本发明较佳实施例的一种集成电路模块制作过程的示意图。
首先，如图3A所示，在一印刷电路板(PC Board)30上，例如在尺寸为10×10平方英寸的大面积BT或其它树脂材料的PC板上，已划分出形成模块阵列(Module Array)排列方式并且分别具有模块电路布线的多个模块32。
接着，参照图3b的图3A中模块32的剖面图，在该模块上有多个集成电路(IC)34，这些集成电路以传统的晶块粘着(Die Attach)方法固定在各模块32的PC板30上。
然后，参照图3C，利用搭线技术(Wire-Bonding)，采用金线或铝线(Wire)36分别连接集成电路34表面和PC板30表面的镀金铜垫(Cu Pad)(未示出)。
之后，参照图3D，将用于封装(Encapsulate)的液状聚合物(Liquid TypePolymer)38，例如Hysol 4450或等效高分子聚合物材料，利用刮刀成型(Doctor Blade)、旋转涂覆(Spin Coating)或滴落(Dropping)等方法涂覆在整个PC板30上，并且必须完全覆盖住每一模块32的集成电路34及其搭线36。再将PC板30进行干燥(Drying)及固化(Curing)处理，利用高温将聚合物38定型。此外，也可在封装步骤前，加入对各模块32进行IC测试的步骤，即老化(Burn In)测试和探针测试，用于先期筛检出不良产品，若有的集成电路功能丧失，则对其进行修复(Repair)。
然后，参照图3E，利用光刻工艺，将各模块32必须暴露的区域蚀刻出来，以绘制各模块32的布线图。例如当聚合物38为感光(PhotoSensitivity)材料时，直接用一掩模(Mask)曝光后，将必须暴露的区域蚀刻出来；否则必须在先涂覆一光阻层(未示出)后，再将必须暴露出的区域蚀刻出来。
最后，参照图3F，在各模块32上组装电路元件40，例如电阻、电容等电路元件或它们的组合，完成各模块32的制作。之后，再测试及切割出模块32，这一步骤包括：切割前的测试，利用一探针测试(Probing)检测各模块32；将PC板30切割成单一模块32；以及切割后测试，利用公知的模块测试检测单一模块的合格率。
综合前述的较佳实施例的方法，图4流程图说明的本发明制造方法包括步骤：在完成PC板的制作42及IC制作44后，在PC板上粘着IC 46，并采用搭线48连接其间的电路，之后将整个IC封装50并绘制模块的布线图52，组装其它电路元件54，完成模块的制作56，接下来进行切割前的测试58、模块的切割60及切割后的测试62，最终完成IC模块的成品。此外，在封装50处理之前，可利用IC的老化测试和其它测试49进行先期的筛检，以修复取代不良IC 51。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，当可做各种更动与润饰，例如本发明亦可适用于制作双面都有集成电路的模块。因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (4)

1.一种集成电路模块的制造方法，包括下列步骤：
在一印刷电路板上利用阵列排列方式划分出的多个模块，且这些模块分别具有模块电路的布线；
利用晶块粘着技术在该印刷电路板的各个模块上固定多个集成电路；
利用搭线技术，采用金线或铝线连接这些集成电路表面与各个模块表面的多个镀金铜垫，以分别连接这些集成电路与各个模块的电路；
对这些集成电路进行一老化测试和其它测试，以修复取代不良集成电路；
在整个该印刷电路板上涂覆一液状Hysol 4450或等效高分子聚合物，并利用干燥及固化处理，使该聚合物定型来封装该印刷电路板上的这些集成电路；
利用光刻工艺蚀刻各个模块的部分区域，将之暴露出来，以制作出各个模块的布线图；
在各个模块上装配多个电路元件，完成各个模块的制作；
利用探针测试技术对这些模块进行切割前的测试；
将该印刷电路板上的这些模块切割成单一模块；以及
利用公知的模块测试技术对个别模块进行切割后的测试。
2.如权利要求1所述的方法，其中该印刷电路板由尺寸为10×10平方英寸的大面积BT树脂材料制成。
3.如权利要求1所述的方法，其中在该印刷电路板上利用刮刀、旋转涂覆及滴落方法中的一种方法涂覆该聚合物。
4.如权利要求1所述的方法，其中所述电路元件包括电阻、电容等电路元件或它们的组合。
CN97114569A 1997-07-18 1997-07-18 集成电路模块的制造方法 Expired - Fee Related CN1088915C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN97114569A CN1088915C (zh) 1997-07-18 1997-07-18 集成电路模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN97114569A CN1088915C (zh) 1997-07-18 1997-07-18 集成电路模块的制造方法

Publications (2)

Publication Number Publication Date
CN1206222A CN1206222A (zh) 1999-01-27
CN1088915C true CN1088915C (zh) 2002-08-07

Family

ID=5173012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97114569A Expired - Fee Related CN1088915C (zh) 1997-07-18 1997-07-18 集成电路模块的制造方法

Country Status (1)

Country Link
CN (1) CN1088915C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664592B (zh) * 2012-04-28 2014-12-31 成都泰格微波技术股份有限公司 一种小型机载上变频器及其制造工艺
CN112928171A (zh) * 2021-01-22 2021-06-08 深圳成光兴光电技术股份有限公司 一种光电传感器的ic模块封装方法

Also Published As

Publication number Publication date
CN1206222A (zh) 1999-01-27

Similar Documents

Publication Publication Date Title
US6693363B2 (en) Ball grid array chip packages having improved testing and stacking characteristics
US7155300B2 (en) Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
CN103872028B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
US7687921B2 (en) High density memory device manufacturing using isolated step pads
US6218202B1 (en) Semiconductor device testing and burn-in methodology
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
US7561938B2 (en) Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICs will undergo, such as additional repairs
US5457878A (en) Method for mounting integrated circuit chips on a mini-board
CN1088915C (zh) 集成电路模块的制造方法
DE102017217595A1 (de) Nichtlineare Mehrzweck-Halbleitergehäuse-Fertigungsstraße
US20050087851A1 (en) Electronic module having plug contacts and method for producing it
US6222211B1 (en) Memory package method and apparatus
CN1197149C (zh) 具有下弯部扰流板结构的封装构件
JP2000231786A (ja) メモリアレイの製造コストを最適化する方法
KR100307725B1 (ko) 집적회로모듈의제조방법
WO1999026288A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
EP0698920A2 (en) A method for assembling integrated circuits upon printed circuit boards
US6727584B2 (en) Semiconductor module
KR100287808B1 (ko) 반도체칩의 적층방법
KR0151006B1 (ko) 멀티 칩 패키지 및 제조방법
WO1985001390A1 (en) Wafer
KR19980022345A (ko) 전기테스트가 가능한 bga 반도체패키지용 회로기판
GB2232006A (en) Pre-testable encapsulated semiconductor die package
JPS63220542A (ja) 半導体装置の製造方法
JPH11204718A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020807