CN108885409B - 用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品 - Google Patents

用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品 Download PDF

Info

Publication number
CN108885409B
CN108885409B CN201780022627.9A CN201780022627A CN108885409B CN 108885409 B CN108885409 B CN 108885409B CN 201780022627 A CN201780022627 A CN 201780022627A CN 108885409 B CN108885409 B CN 108885409B
Authority
CN
China
Prior art keywords
design
regions
prone
computer system
overlay error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780022627.9A
Other languages
English (en)
Other versions
CN108885409A (zh
Inventor
K·沙赫
A·克罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN108885409A publication Critical patent/CN108885409A/zh
Application granted granted Critical
Publication of CN108885409B publication Critical patent/CN108885409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品。在使用期间，由计算机系统接收多重图案化制造装置的设计。接着，所述计算机系统自动从所述设计确定所述设计的易于引起重叠误差的一或多个区域。此外，由所述计算机系统将所确定的一或多个区域的指示输出到检验系统以用于检验根据所述设计制造的多重图案化装置。

Description

用于检测多重图案化制造装置中与重叠相关的缺陷的设计感 知系统、方法及计算机程序产品
相关申请案
本申请案主张2016年4月10日申请的第62/320,612号美国临时专利申请案的权利，所述申请案的全文以引用的方式并入本文中。
技术领域
本发明涉及制造装置的检验，且更特定来说，涉及检测制造装置中的缺陷。
背景技术
目前，可通过比较制造装置的目标组件与制造装置的参考组件来检测制造装置(例如，晶片)中的缺陷。检验系统通过出于比较目的取得目标及参考组件的图像而实现此举。特定来说，检测缺陷通常涉及执行两个单独比较以产生两个单独结果，一个比较在目标组件与参考组件中的一者之间且另一比较在目标组件与参考组件中的另一者之间。所述两个单独比较结果之间的任何相似性通常用作目标组件中的缺陷的指示符。这被称为两步做法或双重检测。
现有技术图1展示具有列102中的多个目标组件的晶片的传统布局，所述多个目标组件中的每一者是由参数(例如，焦距(F)及曝光(E))值的不同(例如，增量)组合调制(即，放大)的相同图案，且进一步具有列104、106中的多个参考组件，其位于目标组件的列的两侧上且各为相同图案的标称(即，未调制)版本。因此，针对列102中的目标组件的任何特定者，可使用来自列104的对应参考组件及来自列106的对应参考组件来检测特定目标组件中的缺陷(见框108)。尽管参考组件展示为邻接目标组件，但情况不必始终如此。例如，在其它晶片配置中，任何特定目标组件的参考组件可为那些最靠近但不必邻接特定目标组件的参考组件。
最近，已引入多重图案化光刻来增强制造装置的特征密度，这允许具有与传统组件相等或甚至有所增加的图案化的较小尺寸组件。图2展示制造装置且尤其用三重图案化印刷的结构的多重图案化组件的实例。如所展示，用其间具有间隔(区域1及2)的三个掩模(A、B及C)图案化单个层。但是，多重图案化光刻的使用引入了新类型的潜在缺陷，即，由不同掩模之间的定位误差导致的重叠缺陷。尽管已修改一些缺陷检测过程来解决重叠(例如，颁予马尔库奇利(Marcuccilli)等人的2013年3月2日申请的第2014/0037187号美国专利公开案)，但这些现有缺陷检测过程仍然展现各种限制。
特定来说，如上文所提及，已简单修改现有缺陷检测过程来解决重叠。因此，由这些缺陷检测过程使用的方法(例如相对于图1描述)未经改进而仅应用于新参数(重叠)。但是不幸的是，这些方法展现各种限制。现有缺陷检测过程的一个示范性限制是它们不是设计感知的。换句话来说，当执行缺陷检测时，这些过程不考虑组件的设计，而是由于在制造装置上检测的缺陷而简单地识别设计中的缺陷或误差。
因此需要解决与用于制造装置中的缺陷检测的现有技术相关联的这些及/或其它问题。
发明内容
本发明涉及一种用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品。在使用期间，由计算机系统接收多重图案化制造装置的设计。接着，所述计算机系统自动从所述设计确定所述设计的易于引起重叠误差的一或多个区域。此外，由所述计算机系统将所确定的一或多个区域的指示输出到检验系统以用于检验根据所述设计制造的多重图案化装置。
附图说明
图1展示根据现有技术的晶片的实例性布局。
图2展示根据现有技术的多重图案化结构的实例性布局。
图3A展示说明包含可在计算机系统上执行以用于执行本文描述的计算机实施方法中的一或多者的程序指令的非暂时性计算机可读媒体的一个实施例的框图。
图3B是说明经配置以检测制造装置上的缺陷的检验系统的一个实施例的侧视图的示意图。
图4说明根据实施例的用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知方法。
图5说明根据另一实施例的使用设计在多重图案化制造装置的单个层的两个掩模之间确定设计内易于出现重叠误差的区域的方法。
图6说明根据又另一实施例的具有重叠调制的晶片的布局。
图7说明根据又另一实施例的使用设计在多重图案化制造装置的单个层的全部掩模之间确定设计内易于出现重叠误差的区域的方法。
具体实施方式
以下描述揭示一种用于检测多重图案化制造装置中与重叠相关的缺陷的系统、方法及计算机程序产品。应注意，此系统、方法及计算机程序产品(包含下文描述的各种实施例)可在任何检验或重检系统(例如，晶片检验、主光罩检验、激光扫描检验系统、缺陷扫描电子显微镜(SEM)重检等等)的背景内容中实施，例如下文参考图3B描述的一者。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在计算机系统上执行以用于执行计算机实施设计感知方法的程序指令，所述计算机实施设计感知方法用于检测多重图案化制造装置中与重叠相关的缺陷。在图3A中展示一个这种实施例。特定来说，如图3A中所展示，计算机可读媒体300包含可在计算机系统304上执行的程序指令302。计算机实施方法包含下文参考图4描述的方法的步骤。可执行程序指令的计算机实施方法可包含本文描述的任何其它操作(例如，相对于图5及/或7的方法)。
实施例如本文描述的方法的程序指令302可存储于计算机可读媒体300上。计算机可读媒体可为存储媒体，例如磁盘或光盘或磁带或此项技术中已知的任何其它适合非暂时性计算机可读媒体。作为选项，计算机可读媒体300可位于计算机系统304内。
可以各种方式中的任一者实施程序指令，包含基于程序的技术、基于组件的技术及/或面向对象的技术等等。例如，可根据需要使用ActiveX控件、C++对象、JavaBeans、微软基础类(“MFC”)或其它技术或方法实施程序指令。
计算机系统304可采取各种形式，包含个人计算机系统、图像计算机、大型主计算机系统、工作站、网络设备、因特网设备或其它装置。一般来说，术语“计算机系统”可被广泛定义成涵盖具有一或多个处理器的任何装置，其执行来自存储器媒体的指令。计算机系统304也可包含此项技术中已知的任何适合处理器，例如并行处理器。另外，计算机系统304可包含具有高速处理及软件的计算机平台(作为单独或联网工具)。
额外实施例涉及一种设计感知系统，其经配置以用于检测多重图案化制造装置中与重叠相关的缺陷。在图3B中展示这种系统的一个实施例。所述系统包含经配置以产生制造于晶片(或其它装置)上的组件的输出的检验系统305，这个检验系统305在此实施例中可如参考图6描述那样配置。所述系统也包含经配置以用于执行下文参考图4描述的操作的一或多个计算机系统。一或多个计算机系统可经配置以根据本文描述的实施例中的任一者执行这些操作。计算机系统及系统可经配置以执行本文描述的任何其它操作且可如本文描述那样进一步配置。
在图3B中展示的实施例中，计算机系统中的一者是电子自动设计(EAD)工具的部分，且检验系统及计算机系统中的另一者不是EAD工具的部分。这些计算机系统可包含(例如)上文参考图3A描述的计算机系统304。例如，如图3B中所展示，计算机系统中的一者可为包含于EAD工具306中的计算机系统308。EAD工具306及包含于这个工具中的计算机系统308可包含任何商购EAD工具。
检验系统305可经配置以通过用光扫描晶片且在扫描期间检测来自晶片的光而产生制造于晶片上的组件的输出。例如，如图3B中所展示，检验系统305包含光源320，光源320可包含此项技术中已知的任何适合光源。可将来自光源的光引导到分束器318，分束器318可经配置以将来自光源的光引导到晶片322。光源320可耦合到任何其它适合元件(未展示)，例如一或多个聚光透镜、准直透镜、中继透镜、物镜、光圈、光谱滤波器、偏光组件及类似者。如图3B中所展示，可以法向入射角将光引导到晶片322。但是，可以任何适合入射角(包含接近法向及倾斜入射角)将光引导到晶片322。另外，可以一个以上入射角依序或同时将光或多个光束引导到晶片322。检验系统305可经配置以用任何适合方式使光扫描遍及晶片322。
可在扫描期间由检验系统305的一或多个通道收集且检测来自晶片322的光。例如，以相对接近法向的角度从晶片322反射的光(即，当入射是法向时的镜面反射光)可穿过分束器318到透镜314。透镜314可包含如图3B中展示的折射光学元件。另外，透镜314可包含一或多个折射光学元件及/或一或多个反射光学元件。可将由透镜314收集的光聚焦到检测器312。检测器312可包含此项技术中已知的任何适合检测器，例如电荷耦合装置(CCD)或另一类型的成像检测器。检测器312经配置以产生响应于由透镜314收集的反射光的输出。因此，透镜314及检测器312形成检验系统305的一个通道。检验系统305的这个通道可包含此项技术中已知的任何其它适合光学组件(未展示)。
由于图3B中展示的检验系统经配置以检测从晶片322镜面反射的光，所以检验系统305配置为BF检验系统。但是，这个检验系统305也可经配置以用于其它类型的晶片检验。例如，图3B中展示的检验系统也可包含一或多个其它通道(未展示)。其它通道可包含本文描述的配置为散射光通道的光学组件中的任一者，例如透镜及检测器。可如本文描述那样进一步配置透镜及检测器。以此方式，检验系统305也可经配置以用于DF检验。
检验系统305也可包含经配置以执行本文描述的方法的一或多个步骤的计算机系统310。例如，上文描述的光学元件可形成检验子系统305的光学子系统311，检验子系统305也可包含耦合到光学子系统311的计算机系统310。以此方式，可将由检测器在扫描期间产生的输出提供到计算机系统310。例如，计算机系统310可耦合到检测器312(例如，通过如图3B中的虚线展示的一或多个传输媒体，其可包含此项技术中已知的任何适合传输媒体)，使得计算机系统310可接收由检测器产生的输出。
检验系统305的计算机系统310可经配置以执行本文描述的任何操作。例如，计算机系统310可经配置以用于执行如本文描述的缺陷检测。另外，计算机系统310可经配置以执行本文描述的任何其它步骤。此外，尽管可由不同计算机系统执行本文描述的一些操作，但可由单个计算机系统(例如检验系统305的计算机系统或单独计算机系统)执行所述方法的全部操作。另外，计算机系统中的一或多者可配置为虚拟检验器，例如颁予巴斯卡(Bhaskar)等人的2012年2月28日申请的第8,126,255号美国专利中描述的虚拟检验器，所述专利以宛如全文阐述引用的方式并入本文中。
检验系统305的计算机系统310也可耦合到并非检验系统的部分的另一计算机系统(例如计算机系统308)，其可包含于例如上文描述的EAD工具306的另一工具中，使得计算机系统310可接收由计算机系统308产生的输出，所述输出可包含由所述计算机系统308产生的设计。例如，两个计算机系统可由共享计算机可读存储媒体(例如工厂数据库)有效地耦合或可由例如上文描述的传输媒体(例如，网络等等)耦合，使得可在两个计算机系统之间传输信息。
应注意，本文提供的图3B大体上说明可包含于本文描述的系统实施例中的检验系统的配置。显而易见，本文描述的检验系统配置可经更改以优化所述检验系统的性能，如设计商用检验系统时通常执行。另外，可使用现有检验系统(例如，通过将本文描述的功能添加到现有检验系统)实施本文描述的系统，例如商购自科磊公司(KLA-Tencor)的39xx/29xx/28xx系列工具。针对一些这种系统，可将本文描述的方法提供为系统的任选功能(例如，除系统的其它功能外)。替代地，本文描述的系统可“从头开始”设计以提供全新系统。
图4说明根据实施例的用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知方法400。可在上文参考图3A及/或3B描述的环境的背景内容中实施方法400。例如，可由上文图3A及/或3B中描述的计算机系统中的任一者实施方法400。此外，前述定义可同样应用于本描述。
如操作402中所展示，接收多重图案化制造装置的设计。在本描述的背景内容中，多重图案化制造装置包含具有用多个掩模图案化(即，印刷)的单个层的任何制造装置(例如，晶片)，其中在相邻掩模之间存在至少某一间隔。在上文描述的图2中展示多重图案化制造装置的一个实例。在实施例中，由针对多个掩模的单独图案化步骤制造多重图案化装置。在如下文描述在检验或重检期间也可见下层图案的情况下，此能力接着也可用于确定易于在不同图案化层之间出现重叠变动的特征。
为此，多重图案化制造装置的设计是可根据其制造多重图案化装置的模型或其它方案。所述设计指示用于多重图案化装置的预期特征、组件、测量等等，例如装置的单个层的多个掩模。如上文所提及，接收此设计，其可为从存储器检索或以任何其它所要方式识别的设计的结果。
另外，在操作404中，自动从设计确定设计的易于引起重叠误差的一或多个区域。换句话来说，以自动方式评估所述设计以确定设计的易于引起重叠误差的区域。这些区域中的每一者也可被称为关注区域(CA)。所述评估可涉及执行将所述设计作为输入且输出设计的易于引起重叠误差的区域的指示的脚本。应注意，在本描述的背景内容中，重叠误差是指不同掩模之间的定位误差。
举例而言，对设计的易于引起重叠误差的一或多个区域的自动确定可基于一或多个预定义规则。即，可将预定义规则应用于设计以确定设计的易于引起重叠误差的区域。这些规则可各自界定指示引起重叠误差的参数值，例如多重图案化制造装置的单个层的两个掩模之间的阈值距离、多重图案化制造装置的单个层的掩模的阈值图案密度、多重图案化制造装置的单元名等等。此外，作为选项，可以预先配置的顺序应用各种规则以逐渐过滤设计的区域，其中任何最终所得区域是确定为易于引起重叠误差的区域。
在一个实施例中，可相对于在多重图案化制造装置的单个层的设计中界定的仅两个掩模做出自动确定。在此实施例中，可接收来自指定两个掩模的用户的输入，且接着可通过评估所述两个掩模(例如，依据预定义规则)以确定设计的易于引起重叠误差的一或多个区域而相对于所述两个指定掩模执行对设计的易于引起重叠误差的一或多个区域的自动确定。如上文所提及，此评估可涉及确定两个掩模之间是否存在阈值间隔，其中具有小于阈值间隔的两个掩模之间的任何区域可确定为易于引起重叠误差。当然，相对于此实施例，可针对掩模对的不同组合重复操作404。
在另一实施例中，可相对于评估在多重图案化制造装置的单个层的设计中界定的全部掩模而做出自动确定。在此实施例中，可默认地选择全部掩模，且接着可通过评估所述掩模(例如，依据预定义规则)以确定设计的易于引起重叠误差的一或多个区域而相对于全部掩模执行对设计的易于引起重叠误差的一或多个区域的自动确定。评估全部掩模可包含确定相邻掩模之间是否存在阈值间隔，其中将具有小于所述阈值间隔的相邻掩模之间的任何区域确定为易于引起重叠误差。
作为另一选项，方法400可包含对确定为设计的易于引起重叠误差的一或多个区域中的每一者排名。相对于此选项，可用多个排名且所述排名可指示引起重叠误差的可能性的不同等级。例如，针对确定为设计的易于引起重叠误差的区域，确定使所述区域被确定为易于引起重叠误差的区域的参数值(例如，阈值间隔)，基于预先配置的步长识别多个增量范围，其中增量范围中的每一者与不同排名相关联，确定包含所述区域的参数值的增量范围中的一者，且所述区域分配有与针对所述区域确定的增量范围中的一者相关联的排名。也可通过模拟输入、与设计相关的属性、检验属性及重检产生的属性确定这个排名。针对与设计相关的属性，也可通过结构的可印刷性确定排名，例如凹结构将可能比凸结构更弱(即，更易于出现重叠误差)且因此将排名更高。可基于后续设计层上的这些所识别设计区域的重叠误差的效应完成对关键性的进一步排名。例如，如果存在易于归因于重叠误差而失效的两个竞争结构，那么与紧随其后的设计层更紧密地互相作用的一个结构可被赋予更高重要性。
此外，在操作406中，将所确定的一或多个区域的指示输出到检验系统以用于检验根据设计制造的多重图案化装置。可采用此检验来识别根据设计制造的多重图案化装置上的实际重叠误差，且如上文所提及，具体来说所述检验可聚焦到已确定为设计的易于出现重叠误差的区域上。当然，除了重叠参数外，检验也可涉及其它熟知参数，例如焦距及曝光参数。但是，上文描述的方法400可将归因于重叠误差而容易早期失效的区域与归因于传统焦距或曝光变动而失效的区域隔离开来。
例如，检验系统可以增加敏感度检验确定为易于引起重叠误差的区域。举另一实例，在其中也将上文描述的排名的结果输出到检验系统的情况下，检验系统可以排名的顺序检验确定为易于引起重叠误差的区域及/或可仅检验排名最高的区域。应注意，检验系统可为上文相对于图3B描述的检验系统及/或能够检验或以其它方式重检根据设计制造的多重图案化装置的任何其它检验或重检系统。
通过在任何检验之前确定设计的易于出现重叠误差的区域，可节省识别实际重叠误差所需的时间。例如，在其中如上文相对于现有技术描述的检验通常需要两步做法的情况下，本方法400可通过具体来说聚焦于已确定为易于出现重叠缺陷的区域上而实现一步做法。此外，在任何情况中，通过聚焦于已确定为易于出现重叠缺陷的区域上将减少检验系统需要的处理。
现在将阐述关于各种任选架构及特征的更多说明信息，所述任选架构及特征按照用户的期望可或可不用于实施前述架构。应特别注意，以下信息是为了说明目的而阐述且不应解释为以任何方式限制。可任选地并入以下特征中的任一者，其中排除或不排除描述的其它特征。
图5说明根据另一实施例的使用设计在多重图案化制造装置的单个层的两个掩模之间确定设计内易于出现重叠误差的区域的方法500。可在图4的方法400的背景内容中实施此方法500。例如，方法500可为图4的方法400的更具体实例。在一个实施例中，可使用现有科磊公司(KLA-Tencor)(宽带等离子体)BBP检验平台使用纳米点/针点技术实施方法500。
如操作502中所展示，从设计接收指定多重图案化制造装置的单个层的两个掩模(即，掩模1及掩模2)的用户输入。可通过图形用户接口(GUI)接收用户输入，图形用户接口(例如)呈现多重图案化制造装置的单个层的全部掩模且允许由用户选择两个掩模。例如，针对待以多重图案化印刷的给定过程层，在设计文件的间隔层ID中需要每一掩模的设计布局。仅举例来说，金属层可由3个掩模布局构成：A(层ID 1)、B(层ID 2)及C(层ID3)，在此情况中，可在给定过程层的设计中指定ID 1、ID 2及ID3。
用户输入也可指定(例如，通过GUI或其它GUI)用于确定设计的易于引起重叠误差的区域的额外配置参数。当然，替代地，可在本方法500之前界定这些配置参数(例如，且通常由方法500在评估不同设计时使用等等)。这些配置参数可为下文表1中展示的那些配置参数。
表1
1)方向(-X、+X(水平)，-Y、+Y(垂直))及组合
2)最大间隔：以埃为单位的浮点数，其标示两个掩模之间的多边形的边缘应相距多远以不被标记为CA
3)步长(任选)：以埃为单位的浮点数，其在需要CA的排名时是任选参数。实例：如果步长是2nm，那么将0到2nm距离CA排名为1，将2到4nm排名为2直到达到最大间隔。(通常1nm的步长被视为适合于14/10nm DR节点)。如果未界定，那么将标记最大间隔内的全部CA。
4)最小CA大小：以埃为单位的最小CA大小的尺寸
接着，在操作504中，执行基于规则的搜索以找出两个掩模的多边形之间的最靠近间隔。在实施例中，基于规则的搜索可识别两个掩模之间具有小于最大间隔的多边形。在一个实例中，方法500将沿X及Y两个方向(单独及一起)寻找属于掩模1的多边形的边缘/拐角到掩模2中的多边形的边缘/拐角之间的间隔(即，间隙)。可使用将设计分裂为小块以计算这些间隙的有限元法。
在操作506中，在内部标记最靠近间隔。换句话来说，可在存储器中标记两个掩模之间具有小于最大间隔的多边形。任选地，操作506可包含在内部存储上文描述的片段的质心。
接着，如操作508中所展示，应用额外规则以过滤标记的多边形。这些额外规则可涉及设计或检验的其它特征，且具体来说是选定掩模的其它特征，例如进一步指示设计的易于出现重叠误差的区域的其它几何特征。
此外，在操作510中，合并重叠的所得过滤多边形中的任一者。例如，如果两个紧邻合格质心沿任何方向重叠且属于相同方向群组(X、Y或XY)，那么可将它们合并在一起。作为选项，在合并之后，可对所得多边形排名以指示与易于出现重叠误差的设计区域相关联的可能性的等级。
以适合于检验的格式导出操作510的最终结果(或排名结果)，如操作512中所展示。此格式可为可由检验系统读取的特定文件格式。接着，将最终结果导入检验系统，如操作514中所展示，检验系统可出于各种目的(例如，探索、监测等等)而结合重叠调制映射使用所述结果以产生(例如，大区域)缺陷映射。图6说明半导体晶片上的重叠调制映射(以nm为单位)的实例。在各种示范性实施例中，可将检验系统的输出提供为度量控制方案或目标设计的输入及/或用于多重图案化制造装置上的重叠工艺窗。
图7说明根据又另一实施例的使用设计在多重图案化制造装置的单个层的全部掩模之间确定设计内易于出现重叠误差的区域的方法700。可在图4的方法400的背景内容中实施此方法700。例如，此方法700可为图4的方法400的更具体实例。
如操作702中所展示，从设计识别多重图案化制造装置的单个层的全部掩模。如上文所详细描述，此设计可用于多重图案化装置的最后制造。在一个实施例中，可默认地识别全部这些掩模(即，不需要选择掩模的用户输入，这与图5中的操作502相反)。另外，可识别例如上文表1中描述的配置参数。
接着，在操作704中，执行基于规则的搜索以找出掩模的多边形之间的最靠近间隔。在实施例中，所述基于规则的搜索可识别掩模之间具有小于最大间隔的多边形(即，CA)。这可如上文在图5的操作504中所描述那样执行，除了在本方法700中可考虑用于多重图案化制造装置的单个层的全部掩模外。应注意，此操作704可适用于没有特意在晶片上调制两个掩模之间的重叠误差的情况。操作704可通过评估设计中的全部掩模的多边形而以步长找出CA，因此把易于归因于随机或系统重叠误差而首先失效的CA作为目标。
在操作706中，在内部标记最靠近间隔。换句话来说，可在存储器中标记两个掩模之间具有小于最大间隔的多边形。任选地，操作706可包含在内部存储上文描述的片段的质心。
接着，如操作708中所展示，应用额外规则以过滤标记的多边形。这些额外规则可涉及设计的其它特征，且具体来说是选定掩模的其它特征，例如进一步指示设计的易于出现重叠误差的区域的其它几何特征。
此外，在操作710中，合并重叠的所得过滤多边形中的任一者。例如，如果两个紧邻合格质心沿任何方向重叠且属于相同方向群组(X、Y或XY)，那么可将它们合并在一起。作为选项，在合并之后，可对所得多边形排名以指示与易于出现重叠误差的设计区域相关联的可能性的等级。
以适合于检验的格式导出操作710的最终结果(或排名结果)，如操作712中所展示。此格式可为可由检验系统读取的特定文件格式。接着，将最终结果导入检验系统，如操作714中所展示，检验系统可出于各种目的(例如，探索、监测等等)而使用所述结果(例如，不考虑重叠调制映射)来产生(例如，大区域)缺陷映射。在各种示范性实施例中，检验系统的输出可提供为度量控制方案或目标设计的输入及/或用于监测根据设计制造的多重图案化装置的最弱结构(即，归因于重叠误差而最易失效的结构)。
尽管上文描述各种实施例，但应了解它们仅以实例方式呈现且不具有限制性。因此，优选实施例的幅度及范围不应限于上文描述的示范性实施例中的任一者，而应仅根据所附权利要求书及其等效物定义。

Claims (18)

1.一种设计感知方法，其包括：
由至少一个计算机系统接收多重图案化制造的装置的设计；
由所述至少一个计算机系统自动从所述设计确定所述设计的易于引起重叠误差的一或多个区域，其中对所述设计的易于引起重叠误差的所述一或多个区域的自动确定是进一步基于一或多个预定义规则，其中所述一或多个预定义规则各自界定指示引起重叠误差的参数值；
由所述至少一个计算机系统将所确定的一或多个区域的指示输出到检验系统以用于检验根据所述设计制造的多重图案化装置；
通过所述检验系统从所述至少一个计算机系统接收所确定的一或多个区域的所述指示；
响应于所确定的一或多个区域的所述指示的接收，通过下列各者经由所述检验系统针对缺陷检验所述多重图案化装置的所确定的一或多个区域：
所述检验系统的光源，其将光向所述多重图案化装置的所述一或多个区域引导；
所述检验系统的检测器，其接收从所述多重图案化装置的所述一或多个区域反射的光并响应于所接收的光产生输出；以及
将所述输出提供至所述至少一个计算机系统；
通过所述至少一个计算机系统接收所述输出；以及
通过所述至少一个计算机系统处理所述输出以在所述多重图案化装置中检测缺陷。
2.根据权利要求1所述的方法，其中所述多重图案化装置是晶片。
3.根据权利要求1所述的方法，其中所述多重图案化制造的装置的所述设计包含用于所述多重图案化制造的装置的单个层的多个掩模。
4.根据权利要求3所述的方法，其进一步包括由所述计算机系统接收来自指定所述掩模中的两者的用户的输入，其中所述设计的易于引起重叠误差的所述一或多个区域的所述自动确定包含评估所述两个掩模以确定所述设计的易于引起重叠误差的所述一或多个区域。
5.根据权利要求4所述的方法，其中评估所述两个掩模包含确定所述两个掩模之间是否存在阈值间隔。
6.根据权利要求5所述的方法，其中所述设计的所述一或多个区域中的每一者由于具有小于所述阈值间隔而被自动确定为易于引起重叠误差。
7.根据权利要求3所述的方法，其中对所述设计的易于引起重叠误差的所述一或多个区域的所述自动确定包含默认地评估全部所述掩模以确定所述设计的易于引起重叠误差的所述一或多个区域。
8.根据权利要求7所述的方法，其中评估全部所述掩模包含确定相邻掩模之间是否存在阈值间隔。
9.根据权利要求8所述的方法，其中所述设计的所述一或多个区域中的每一者由于具有小于所述阈值间隔而被自动确定为易于引起重叠误差。
10.根据权利要求1所述的方法，其中所述参数值包含所述多重图案化制造的装置的单个层的两个掩模之间的阈值距离。
11.根据权利要求1所述的方法，其中所述参数值包含所述多重图案化制造的装置的单个层的掩模的阈值图案密度。
12.根据权利要求1所述的方法，其进一步包括为所述设计的易于引起重叠误差的所述一或多个区域中的每一者排名。
13.根据权利要求12所述的方法，其中为所述设计的易于引起重叠误差的所述一或多个区域中的每一者排名包含：
确定使所述区域被确定为易于引起重叠误差的所述区域的参数值；
基于预先配置的步长识别多个增量范围，其中所述增量范围中的每一者与指示引起重叠误差的可能性的不同等级的不同排名相关联；
确定包含所述区域的所述参数值的所述增量范围中的一者；及
为所述区域分配与针对所述区域确定的所述增量范围中的一者相关联的所述排名。
14.根据权利要求13所述的方法，其进一步包括将所述排名的结果输出到所述检验系统以用于指定根据所述设计制造的所述多重图案化装置上的所述一或多个区域的检验的优先级。
15.一种存储可由处理器执行以执行方法的计算机代码的非暂时性计算机可读媒体，其包括：
由至少一个计算机系统接收多重图案化制造的装置的设计；
由所述至少一个计算机系统自动从所述设计确定所述设计的易于引起重叠误差的一或多个区域，其中对所述设计的易于引起重叠误差的所述一或多个区域的自动确定是进一步基于一或多个预定义规则，其中所述一或多个预定义规则各自界定指示引起重叠误差的参数值；
由所述至少一个计算机系统将所确定的一或多个区域的指示输出到检验系统以用于检验根据所述设计制造的多重图案化装置；
由所述至少一个计算机系统致使所述检验系统以：
从所述至少一个计算机系统接收所确定的一或多个区域的所述指示；
响应于所确定的一或多个区域的所述指示的接收，通过下列各者针对缺陷检验所述多重图案化装置的所确定的一或多个区域：
所述检验系统的光源，其将光向所述多重图案化装置的所述一或多个区域引导；
所述检验系统的检测器，其接收从所述多重图案化装置的所述一或多个区域反射的光并响应于所接收的光产生输出；以及
将所述输出提供至所述至少一个计算机系统；
通过所述至少一个计算机系统接收所述输出；以及
通过所述至少一个计算机系统处理所述输出以在所述多重图案化装置中检测缺陷。
16.一种设计感知系统，其包括：
至少一个计算机子系统，其具有存储器及处理器以用于：
接收多重图案化制造的装置的设计；
自动从所述设计确定所述设计的易于引起重叠误差的一或多个区域，其中对所述设计的易于引起重叠误差的所述一或多个区域的自动确定是进一步基于一或多个预定义规则，其中所述一或多个预定义规则各自界定指示引起重叠误差的参数值；
将所确定的一或多个区域的指示输出到检验子系统以用于检验根据所述设计制造的多重图案化装置；以及
所述检验子系统具有光源和检测器，所述检验子系统用于：
从所述至少一个计算机子系统接收所确定的一或多个区域的所述指示；
响应于所确定的一或多个区域的所述指示的接收，通过下列各者检验针对缺陷的所述多重图案化装置的所确定的一或多个区域：
所述检验子系统的光源，其将光向所述多重图案化装置的所述一或多个区域引导；
所述检验子系统的检测器，其接收从所述多重图案化装置的所述一或多个区域反射的光并响应于所述接收的光产生输出；以及
将所述输出提供至所述至少一个计算机子系统；
所述至少一个计算机子系统进一步用于：
接收所述输出；以及
处理所述输出以在所述多重图案化装置中检测缺陷。
17.根据权利要求16所述的系统，其中所述存储器存储可由所述处理器执行以用于执行所述接收、自动确定及所述输出的脚本。
18.根据权利要求16所述的系统，其中所述检验子系统及所述计算机子系统经由传输媒体通信。
CN201780022627.9A 2016-04-10 2017-04-05 用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品 Active CN108885409B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662320612P 2016-04-10 2016-04-10
US62/320,612 2016-04-10
US15/290,990 US10068323B2 (en) 2016-04-10 2016-10-11 Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices
US15/290,990 2016-10-11
PCT/US2017/026207 WO2017180397A2 (en) 2016-04-10 2017-04-05 Design aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices

Publications (2)

Publication Number Publication Date
CN108885409A CN108885409A (zh) 2018-11-23
CN108885409B true CN108885409B (zh) 2021-09-10

Family

ID=59998807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780022627.9A Active CN108885409B (zh) 2016-04-10 2017-04-05 用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品

Country Status (5)

Country Link
US (1) US10068323B2 (zh)
KR (1) KR102166971B1 (zh)
CN (1) CN108885409B (zh)
TW (1) TWI712946B (zh)
WO (1) WO2017180397A2 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104346808A (zh) * 2013-08-08 2015-02-11 Jsmsw技术有限责任公司 基于相位控制模型的重叠测量系统及方法
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942619A (en) 1986-01-20 1990-07-17 Nikon Corporation Pattern inspecting apparatus
WO2006089435A1 (de) * 2005-02-22 2006-08-31 Oc Oerlikon Balzers Ag Verfahren zur positionierung eines wafers
US8126255B2 (en) 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US8559001B2 (en) 2010-01-11 2013-10-15 Kla-Tencor Corporation Inspection guided overlay metrology
JP2012155179A (ja) 2011-01-27 2012-08-16 Toshiba Corp 欠陥検査支援装置、欠陥検査支援方法
US8607169B2 (en) * 2011-12-28 2013-12-10 Elitetech Technology Co., Ltd. Intelligent defect diagnosis method
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
JP6133980B2 (ja) * 2012-07-05 2017-05-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
US9355208B2 (en) 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
US9087176B1 (en) * 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
TWI602035B (zh) * 2014-04-11 2017-10-11 聯華電子股份有限公司 重疊標記組以及選擇測量重疊誤差之配方的方法
US10430719B2 (en) * 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US10811323B2 (en) * 2016-03-01 2020-10-20 Asml Netherlands B.V. Method and apparatus to determine a patterning process parameter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
CN104346808A (zh) * 2013-08-08 2015-02-11 Jsmsw技术有限责任公司 基于相位控制模型的重叠测量系统及方法

Also Published As

Publication number Publication date
US10068323B2 (en) 2018-09-04
TWI712946B (zh) 2020-12-11
KR102166971B1 (ko) 2020-10-16
KR20180125592A (ko) 2018-11-23
TW201802713A (zh) 2018-01-16
WO2017180397A2 (en) 2017-10-19
WO2017180397A3 (en) 2017-12-28
CN108885409A (zh) 2018-11-23
US20170294012A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
TWI648533B (zh) 用於相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之電腦實施方法及經組態以相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之系統
KR102033798B1 (ko) 결함 관련 애플리케이션에 대한 3차원 표현 사용
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
US8826200B2 (en) Alteration for wafer inspection
IL262464A (en) Systems and methods for automatic correction of deviation between testing and design for a massive model search
CN105453245A (zh) 使用无固定形式管理区域的晶片检验
KR102170163B1 (ko) 타겟 다이와 기준 다이의 비교로부터 생성된 차분 이미지를 보정하기 위한 시스템, 방법 및 컴퓨터 프로그램 제품
TWI750363B (zh) 用於自一半導體晶圓識別之圖案缺陷之有系統的及隨機的特徵化之系統、方法及電腦程式產品
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
CN108885409B (zh) 用于检测多重图案化制造装置中与重叠相关的缺陷的设计感知系统、方法及计算机程序产品
US11139216B2 (en) System, method and non-transitory computer readable medium for tuning sensitivities of, and determining a process window for, a modulated wafer
CN109075101B (zh) 检测目标组件中的缺陷的系统、方法及计算机可读媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant