CN108878613B - 隐藏式导电栅线结构芯片及其制备方法 - Google Patents

隐藏式导电栅线结构芯片及其制备方法 Download PDF

Info

Publication number
CN108878613B
CN108878613B CN201810676334.9A CN201810676334A CN108878613B CN 108878613 B CN108878613 B CN 108878613B CN 201810676334 A CN201810676334 A CN 201810676334A CN 108878613 B CN108878613 B CN 108878613B
Authority
CN
China
Prior art keywords
gap
layer
heavily doped
transition zone
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810676334.9A
Other languages
English (en)
Other versions
CN108878613A (zh
Inventor
曹广亮
贾钊
赵炆兼
郭冠军
马祥柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201810676334.9A priority Critical patent/CN108878613B/zh
Publication of CN108878613A publication Critical patent/CN108878613A/zh
Application granted granted Critical
Publication of CN108878613B publication Critical patent/CN108878613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

本发明涉及芯片领域，提供了一种隐藏式导电栅线结构芯片及其制备方法。该隐藏式导电栅线结构芯片包括衬底、外延层、Gap过渡层、Gap高掺杂层、导电层以及电极，外延层、Gap过渡层和Gap高掺杂层依次从下至上生长于衬底，导电层是经生长于Gap高掺杂层上的AuBe层从Gap高掺杂层的表面从上至下熔合扩散至Gap过渡层形成，导电层与电极接触。其通过在Gap高掺杂层的表面蒸镀薄层AuBe层进行高温熔合使得Au和Be大量扩散至下层GaP过渡层，使得表面变得粗糙且表面无金属遮挡，有利于提升出光率和表面导电性。该制备方法简单，容易实现，设备按照常规要求即可实现，获得的隐藏式导电栅线结构芯片的出光效率高。

Description

隐藏式导电栅线结构芯片及其制备方法
技术领域
本发明涉及芯片领域，具体而言，涉及一种隐藏式导电栅线结构芯片及其制备方法。
背景技术
目前四元系芯片大多在外延表面沉积GaP后，制作表面电极。现有技术若在普通较大尺寸的芯片上必然得使用金属栅线进行导电，然而金属栅线越多导致金属遮光面积越大，导致亮度越低。
发明内容
本发明的目的，例如包括提供一种隐藏式导电栅线结构芯片，其表面没有金属遮光而且欧姆熔合还使得表面有粗化效果提高亮度。
本发明的目的还包括提供一种隐藏式导电栅线结构芯片的制备方法，该制备方法简单，容易实现，获得的隐藏式导电栅线结构芯片的出光效率高。
为了实现上述至少一种目的，本发明的实施例采用如下技术方案：
一种隐藏式导电栅线结构芯片，其包括衬底、外延层、Gap过渡层、Gap高掺杂层、导电层以及电极，外延层、Gap过渡层和Gap高掺杂层依次从下至上生长于衬底，导电层是经生长于Gap高掺杂层上的AuBe层从Gap高掺杂层的表面从上至下熔合扩散至Gap过渡层形成，导电层与电极接触。
可选地，在本发明的其他实施例中，上述Gap过渡层为掺Mg的Gap过渡层，Gap过渡层中Mg的掺杂浓度为5E18-6E19个原子/cm3。
可选地，在本发明的其他实施例中，上述Gap高掺杂层为掺Mg的Gap高掺杂层，Gap高掺杂层中Mg的掺杂浓度大于6E19个原子/cm3。
可选地，在本发明的其他实施例中，上述Gap过渡层的厚度为1-4μm。
可选地，在本发明的其他实施例中，上述Gap高掺杂层的厚度为0.1-0.4μm。
一种隐藏式导电栅线结构芯片的制备方法，其包括：在衬底上生长外延层；在外延层表面生长Gap过渡层；在Gap过渡层的表面生长Gap高掺杂层；在Gap高掺杂层的表面进行光刻并蒸镀形成AuBe层；对AuBe层进行熔合，AuBe层中的Au和Be从Gap高掺杂层的表面从上至下扩散至Gap过渡层形成导电层；以及在Gap高掺杂层的表面制作电极，导电层生长于Gap高掺杂层且与电极接触。
可选地，在本发明的其他实施例中，对上述AuBe层进行熔合包括：AuBe层于温度为450-600℃下进行熔合20-30min。
可选地，在本发明的其他实施例中，生成上述Gap过渡层的步骤包括：在外延层的表面生成厚度为1-4μm的掺Mg的Gap过渡层，Gap过渡层中Mg的掺杂浓度为5E18-6E19个原子/cm3。
可选地，在本发明的其他实施例中，生成上述Gap高掺杂层的步骤包括：在Gap过渡层的表面生成厚度为0.1-0.4μm的掺Mg的Gap高掺杂层，Gap高掺杂层中Mg的掺杂浓度大于6E19个原子/cm3。
可选地，在本发明的其他实施例中，光刻并蒸镀形成上述AuBe层的步骤包括：在Gap高掺杂层的表面图形化光刻制成图形，然后在图形上沉积AuBe层后剥离；或者，在Gap高掺杂层的表面生成AuBe全覆盖层，接着对AuBe全覆盖层进行图形化光刻形成AuBe层。
本发明实施例的有益效果例如包括：
本发明实施例提供的隐藏式导电栅线结构芯片通过在Gap高掺杂层的表面蒸镀薄层AuBe层进行高温熔合使得Au和Be大量扩散至下层GaP过渡层，从而，使得表面变得粗糙且表面无金属遮挡，有利于提升出光率和表面导电性。本发明实施例提供的隐藏式导电栅线结构芯片的制备方法，其制备方法简单，容易实现，设备按照常规要求即可实现，获得的隐藏式导电栅线结构芯片的出光效率高。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的隐藏式导电栅线结构芯片的侧视图；
图2为本发明第一实施例提供的隐藏式导电栅线结构芯片的俯视图；
图3为本发明第二实施例提供的隐藏式导电栅线结构芯片的制备方法中在衬底上外延层的结构示意图；
图4为本发明实施例第二实施例提供的隐藏式导电栅线结构芯片的制备方法中在外延层表面生长Gap过渡层的结构示意图；
图5为本发明实施例第二实施例提供的隐藏式导电栅线结构芯片的制备方法中在Gap过渡层的表面生长Gap高掺杂层的结构示意图；
图6为本发明实施例第二实施例提供的隐藏式导电栅线结构芯片的制备方法中在Gap高掺杂层的表面形成AuBe层的结构示意图；
图7为本发明实施例第二实施例提供的隐藏式导电栅线结构芯片的制备方法中将AuBe层熔合形成导电层的结构示意图。
图标：100-隐藏式导电栅线结构芯片；101-衬底；102-外延层；103-Gap过渡层；104-Gap高掺杂层；105-AuBe层；106-导电层；107-电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
第一实施例
请参照图1和图2，本实施例提供一种隐藏式导电栅线结构芯片100，其包括衬底101、外延层102、Gap过渡层103、Gap高掺杂层104、导电层106以及电极107。
其中，衬底101位于最底部，用于支撑上述的外延层102、Gap过渡层103、Gap高掺杂层104、导电层106以及电极107。
外延层102生长于衬底101的表面，外延层102的材料为PN结和MQW层的混合层，本实施例中的外延层102为常规LED外延结构。
Gap过渡层103生长于外延层102的表面，Gap过渡层103的厚度为1-4μm。Gap过渡层103为掺Mg的Gap过渡层103，Gap过渡层103中Mg的掺杂浓度为5E18-6E19个原子/cm3。
Gap高掺杂层104生长于Gap过渡层103的表面，Gap高掺杂层104的厚度为0.1-0.4μm。Gap高掺杂层104为掺Mg的Gap高掺杂层104，Gap高掺杂层104中Mg的掺杂浓度大于6E19个原子/cm3。
导电层106是经生长于Gap高掺杂层104上的AuBe层105从Gap高掺杂层104的表面从上至下熔合扩散至Gap过渡层103形成的(请参阅图6和图7)。
电极107生长于Gap高掺杂层104且与电极107接触。
由于AuBe层105是金属，Gap高掺杂层104和Gap过渡层103均为半导体，AuBe层105中的金(Au)和铍(Be)从Gap高掺杂层104的表面从上至下熔合扩散至Gap过渡层103，此时金属与半导体形成欧姆接触，在接触点是一个纯电阻，呈现出很小的电阻，并且欧姆接触不产生明显的附加阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变。本实施例中利用导电层106形成的栅线进行导电，导电效果较高，并且还能起到粗化表面增加出光的作用。
本发明实施例提供的隐藏式导电栅线结构芯片100通过在Gap高掺杂层104的表面蒸镀薄层AuBe层105进行高温熔合使得Au和Be大量扩散至下层Gap过渡层103，从而，使得表面变得粗糙且表面无金属遮挡，有利于提升出光率和表面导电性。
第二实施例
本实施例提供一种隐藏式导电栅线结构芯片100的制备方法，其包括以下步骤：
S1、在温度为700℃，压力为50mbar的反应室内，在GaAs衬底101上生长厚度为7μm的PN结和MQW混合的外延层102(如图3所示)；
S2、在外延层102表面生长厚度为1μm的Gap过渡层103(如图4所示)；
S3、在Gap过渡层103的表面生长厚度为0.1μm的Gap高掺杂层104(如图5所示)；
S4、在Gap高掺杂层104的表面进行光刻并蒸镀形成厚度为0.4μm的AuBe层105，在形成AuBe层105时需要注意的是，要预先设计电极107的制作位置，并在形成AuBe层105时，需保证AuBe层105与电极107接触实现导电，也利于后续AuBe层105熔合形成导电层106时与电极107接触导电(如图6所示)；
S5、将AuBe层105在温度为450℃的反应室内下进行熔合30min，AuBe层105中的Au和Be从Gap高掺杂层104的表面从上至下扩散至Gap过渡层103形成导电层106(如图7所示)；
S6、在Gap高掺杂层104的表面制作电极107，导电层106与电极107接触(如图1和图2所示)。
第三实施例
本实施例提供一种隐藏式导电栅线结构芯片100的制备方法，其包括以下步骤：
S1、将GaAs衬底101先用浓硫酸进行清洗，接着再用氨水进行清洗，清洗干净后在温度为700℃，压力为50mbar的反应室内，生长厚度为7μm的PN结和MQW混合的外延层102；
S2、在外延层102表面生长厚度为2μm的掺Mg的Gap过渡层103；Gap过渡层103中Mg的掺杂浓度为5E18-6E19个原子/cm3。
S3、在Gap过渡层103的表面生长厚度为0.2μm的掺Mg的Gap高掺杂层104；Gap高掺杂层104中Mg的掺杂浓度大于6E19个原子/cm3。
S4、在Gap高掺杂层104的表面图形化光刻制成图形，在图形上蒸镀沉积厚度为0.4μm的AuBe层105，然后玻璃光刻胶；
S5、将AuBe层105在温度为500℃的反应室内下进行熔合20min，AuBe层105中的Au和Be从Gap高掺杂层104的表面从上至下扩散至Gap过渡层103形成导电层106；
S6、在Gap高掺杂层104的表面制作电极107，导电层106与电极107接触。
第四实施例
请参照图2，本实施例提供一种隐藏式导电栅线结构芯片100的制备方法，其包括以下步骤：
S1、将GaAs衬底101先用浓硫酸进行清洗，接着再用氨水进行清洗，清洗干净后，在温度为700℃，压力为50mbar的反应室内，生长厚度为7μm的PN结和MQW混合的外延层102；
S2、在外延层102表面生长厚度为4μm的掺Mg的Gap过渡层103；Gap过渡层103中Mg的掺杂浓度为5E18-6E19个原子/cm3。
S3、在Gap过渡层103的表面生长厚度为0.3μm的掺Mg的Gap高掺杂层104；Gap高掺杂层104中Mg的掺杂浓度大于6E19个原子/cm3。
S4、在Gap高掺杂层104的表面生成AuBe全覆盖层，接着对AuBe全覆盖层进行图形化光刻形成厚度为0.3μm的AuBe层105；
S5、AuBe层105于温度为600℃下进行熔合25min，AuBe层105中的Au和Be从Gap高掺杂层104的表面从上至下扩散至Gap过渡层103形成导电层106；
S6、在Gap高掺杂层104的表面制作电极107，导电层106与电极107接触。
综上所述，本发明实施例提供的隐藏式导电栅线结构芯片100通过在Gap高掺杂层104的表面蒸镀薄层AuBe层105进行高温熔合使得Au和Be大量扩散至下层Gap过渡层103，从而，使得表面变得粗糙且表面无金属遮挡，有利于提升出光率和表面导电性。本发明实施例提供的隐藏式导电栅线结构芯片100的制备方法，其制备方法简单，容易实现，设备按照常规要求即可实现，获得的隐藏式导电栅线结构芯片100的出光效率高。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种隐藏式导电栅线结构芯片，其特征在于，其包括衬底、外延层、Gap过渡层、Gap高掺杂层、导电层以及电极，所述外延层、所述Gap过渡层和所述Gap高掺杂层依次从下至上生长于所述衬底，所述导电层是经生长于所述Gap高掺杂层上的AuBe层从所述Gap高掺杂层的表面从上至下熔合扩散至所述Gap过渡层形成，所述导电层生长于所述Gap高掺杂层且与所述电极接触。
2.根据权利要求1所述的隐藏式导电栅线结构芯片，其特征在于，所述Gap过渡层为掺Mg的Gap过渡层，所述Gap过渡层中Mg的掺杂浓度为5E18-6E19个原子/cm3。
3.根据权利要求1所述的隐藏式导电栅线结构芯片，其特征在于，所述Gap高掺杂层为掺Mg的Gap高掺杂层，所述Gap高掺杂层中Mg的掺杂浓度大于6E19个原子/cm3。
4.根据权利要求1所述的隐藏式导电栅线结构芯片，其特征在于，所述Gap过渡层的厚度为1-4μm。
5.根据权利要求1所述的隐藏式导电栅线结构芯片，其特征在于，所述Gap高掺杂层的厚度为0.1-0.4μm。
6.一种隐藏式导电栅线结构芯片的制备方法，其特征在于，其包括：
在衬底上生长外延层；
在所述外延层表面生长Gap过渡层；
在所述Gap过渡层的表面生长Gap高掺杂层；
在所述Gap高掺杂层的表面进行光刻并蒸镀形成AuBe层；
对所述AuBe层进行熔合，所述AuBe层中的Au和Be从所述Gap高掺杂层的表面从上至下扩散至所述Gap过渡层形成导电层；以及
在所述Gap高掺杂层的表面制作电极，所述导电层与所述电极接触。
7.根据权利要求6所述的隐藏式导电栅线结构芯片的制备方法，其特征在于，对所述AuBe层进行熔合包括：所述AuBe层于温度为450-600℃下进行熔合20-30min。
8.根据权利要求6所述的隐藏式导电栅线结构芯片的制备方法，其特征在于，生成所述Gap过渡层的步骤包括：在所述外延层的表面生成厚度为1-4μm的掺Mg的所述Gap过渡层，所述Gap过渡层中Mg的掺杂浓度为5E18-6E19个原子/cm3。
9.根据权利要求6所述的隐藏式导电栅线结构芯片的制备方法，其特征在于，生成所述Gap高掺杂层的步骤包括：在所述Gap过渡层的表面生成厚度为0.1-0.4μm的掺Mg的所述Gap高掺杂层，所述Gap高掺杂层中Mg的掺杂浓度大于6E19个原子/cm3。
10.根据权利要求6所述的隐藏式导电栅线结构芯片的制备方法，其特征在于，光刻并蒸镀形成所述AuBe层的步骤包括：在所述Gap高掺杂层的表面图形化光刻制成图形，然后在所述图形上沉积所述AuBe层后剥离；或者，在所述Gap高掺杂层的表面生成AuBe全覆盖层，接着对所述AuBe全覆盖层进行图形化光刻形成所述AuBe层。
CN201810676334.9A 2018-06-26 2018-06-26 隐藏式导电栅线结构芯片及其制备方法 Active CN108878613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810676334.9A CN108878613B (zh) 2018-06-26 2018-06-26 隐藏式导电栅线结构芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810676334.9A CN108878613B (zh) 2018-06-26 2018-06-26 隐藏式导电栅线结构芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN108878613A CN108878613A (zh) 2018-11-23
CN108878613B true CN108878613B (zh) 2019-11-26

Family

ID=64295192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810676334.9A Active CN108878613B (zh) 2018-06-26 2018-06-26 隐藏式导电栅线结构芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN108878613B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877380A (zh) * 2009-04-28 2010-11-03 Lg伊诺特有限公司 发光器件、发光器件封装以及包括该封装的照明系统
CN102214759A (zh) * 2010-04-05 2011-10-12 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN104409595A (zh) * 2014-12-03 2015-03-11 佛山市国星半导体技术有限公司 具有电流阻挡结构的垂直发光二极管及其制造方法
CN107611236A (zh) * 2017-10-10 2018-01-19 佛山市国星半导体技术有限公司 一种led芯片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI436424B (zh) * 2012-04-03 2014-05-01 Univ Nat Taiwan 半導體元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877380A (zh) * 2009-04-28 2010-11-03 Lg伊诺特有限公司 发光器件、发光器件封装以及包括该封装的照明系统
CN102214759A (zh) * 2010-04-05 2011-10-12 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN104409595A (zh) * 2014-12-03 2015-03-11 佛山市国星半导体技术有限公司 具有电流阻挡结构的垂直发光二极管及其制造方法
CN107611236A (zh) * 2017-10-10 2018-01-19 佛山市国星半导体技术有限公司 一种led芯片及其制作方法

Also Published As

Publication number Publication date
CN108878613A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP2005532673A (ja) 垂直構造ダイオードとその製造方法
JPH11512886A (ja) 自己整列的に部分的に深く拡散したエミッタの太陽電池
JPH0677102A (ja) 半導体装置及びその製造方法
CN107994083A (zh) 太阳能电池
CN105489732B (zh) 垂直发光二极管的制作方法
TW200412652A (en) Method for manufacturing metal damascene and structure thereof
CN103346218A (zh) 一种led芯片及其制作方法
CN108878613B (zh) 隐藏式导电栅线结构芯片及其制备方法
CN106098876A (zh) 一种铜基板高亮度AlGaInP发光二极管及其制造方法
JP2005197560A (ja) 窒化ガリウム系発光ダイオードの製造方法
CN106340575A (zh) 一种具有石墨烯层的氮化镓基光电器件外延结构及其制备方法
CN109166948A (zh) 垂直金字塔结构led及其制备方法
CN105870289A (zh) 一种氧化锌基透明电极结构AlGaInP基LED芯片及其制作方法
CN104538523B (zh) 一种改善电流扩展的半导体器件
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
CN111063742B (zh) 基于氧化镓的pn结结构及其制备方法
CN111081835A (zh) 一种led芯片及其制备方法
CN106784223B (zh) 发光二极管及其制作方法
CN104409595B (zh) 具有电流阻挡结构的垂直发光二极管及其制造方法
JPH10308533A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置
CN101621098B (zh) 光电装置及其制造方法
CN101452981B (zh) 发光元件
CN207338422U (zh) 一种正装结构的led芯片
WO2020103770A1 (zh) 快恢复二极管及其制备方法
JP5047482B2 (ja) 窒化物系半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant