CN108878315A - 检查顶针的方法 - Google Patents

检查顶针的方法 Download PDF

Info

Publication number
CN108878315A
CN108878315A CN201810461839.3A CN201810461839A CN108878315A CN 108878315 A CN108878315 A CN 108878315A CN 201810461839 A CN201810461839 A CN 201810461839A CN 108878315 A CN108878315 A CN 108878315A
Authority
CN
China
Prior art keywords
thimble
image
crystal grain
hole
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810461839.3A
Other languages
English (en)
Other versions
CN108878315B (zh
Inventor
金昶振
李东泳
金应锡
郑炳浩
蔡鸿基
金洛乎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN108878315A publication Critical patent/CN108878315A/zh
Application granted granted Critical
Publication of CN108878315B publication Critical patent/CN108878315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明公开了一种检查顶针的方法。所述方法包括制备上面绘制出具有通孔的晶粒顶出器的上部的初始图的图像，所述晶粒顶出器被用于使晶粒与切割带相分离；通过在所述初始图的图像的所述通孔的一部分上绘制虚拟顶针来形成针图；选择性地在所述晶粒顶出器的所述通孔的一部分中安装顶针以对应于晶粒的大小；通过拍摄其中安装有所述顶针的所述晶粒顶出器的上部来获取检查图像；以及通过将所述针图和所述检查图像进行相互比较来检查被安装在所述晶粒顶出器中的所述顶针的布置状态是否是正确的。

Description

检查顶针的方法
背景技术
本发明涉及一种检查顶针的方法。更具体地说，本发明涉及一种检查用于在晶粒贴合过程中拾取晶粒的顶针是否被正常地安装至晶粒顶出器中的方法。
通常，半导体装置可以通过重复地执行一系列制造过程而形成在用作半导体基板的硅晶片上，且如上所述而形成的半导体装置可以通过切割过程进行个体化并随后通过晶粒贴合过程被贴合至基板。
用于执行晶粒贴合过程的器械可以包括用于从包括通过切割过程进行个体化的框架晶片拾取晶粒的拾取模块和用于将晶粒贴合至基板的贴合模块。拾取模块可以包括用于支撑框架晶片的台架单元、用于使晶粒与框架晶片的切割带相分离的晶粒顶出器以及用于从切割带拾取晶粒的拾取单元。
晶粒顶出器可以包括多个顶针，其被布置成对应于要被拾取的晶粒的大小，且对准相机可以被设置在晶粒顶出器上以使得要被拾取的晶粒与顶针相对准。晶粒顶出器可以具有按行和列布置的多个通孔，且顶针可以被适当地设置在通孔的一部分中以对应于晶粒的大小。
可以根据晶粒的大小来确定顶针的布置，且顶针可以由操作员手动插入至晶粒顶出器的通孔中。在将顶针安装在晶粒顶出器中后，随后可以检查顶针的布置状态。例如，可以通过对准相机来获取晶粒顶出器的上部图像，且可以通过晶粒顶出器的上部图像来检查顶针的布置状态是否是正确的。然而，由于顶针的安装和检查是由操作员手动执行的，因此顶针可能被安装在错误的位置上和/或顶针的检查可能是错误的。在这种情况下，在晶粒顶出步骤中可能发生错误。
发明内容
本发明提供了一种检查顶针的方法，其能够更准确且快速地检查顶针的布置状态。
根据本发明的一些示例性实施例，一种检查顶针的方法可以包括制备上面绘制出具有通孔的晶粒顶出器的上部的初始图的图像，晶粒顶出器被用于使晶粒与切割带相分离；通过在初始图的图像的通孔的一部分上绘制虚拟顶针来形成针图；选择性地在晶粒顶出器的通孔的一部分中安装顶针以对应于晶粒的大小；通过拍摄其中安装有顶针的晶粒顶出器的上部来获取检查图像；以及通过将针图和检查图像进行相互比较来检查被安装在晶粒顶出器中的顶针的布置状态是否是正确的。
根据本发明的一些示例性实施例，制备初始图的图像可以包括在通孔的部分中安装顶针之前拍摄晶粒顶出器的上部以获取基础图像；以及使基础图像二值化以获得初始图的图像。
根据本发明的一些示例性实施例，形成针图可以包括检测初始图的图像的对准标记；使用预定位置信息和检测的对准标记来检测初始图的图像的中央通孔；以及使用预定的位置信息和检测的中央通孔来在初始图的图像的通孔的部分中绘制虚拟顶针以对应于晶粒的大小，以使得形成针图。
根据本发明的一些示例性实施例，该方法还可以包括从初始图的图像的中央通孔开始将序列号分配给初始图的图像的通孔；以及将上面绘制有虚拟顶针的通孔的序列号作为顶针的参考布置信息进行存储。
根据本发明的一些示例性实施例，检查顶针的布置状态是否是正确的可以包括检测检查图像的对准标记；使用预定位置信息和检查图像的检测的对准标记来检测检查图像的中央通孔；从检查图像检测顶针；以及将从检查图像检测到的顶针的位置信息和参考布置信息进行相互比较以检查顶针的布置状态。
根据本发明的一些示例性实施例，检查顶针的布置状态是否是正确的还可以包括从检查图像的中央通孔开始将序列号分配给检查图像的通孔，且顶针的布置状态可以通过比较与从检查图像检测到的顶针相应的序列号和参考布置信息而进行检查。
根据本发明的一些示例性实施例，可以通过控制单元来将从检查图像检测的顶针的位置信息和参考布置信息进行相互比较。
根据本发明的一些示例性实施例，检查顶针的布置状态是否是正确的可以包括使针图和检查图像相重叠；以及检查针图的顶针是否与检查图像的顶针相匹配。
根据本发明的一些示例性实施例，检查顶针的布置状态是否是正确的还可以包括使检查图像二值化，且二值化的检查图像与针图相重叠。
根据本发明的一些示例性实施例，初始图的图像可以是通过使用晶粒顶出器的设计信息来形成的，且可以在初始图的图像上描绘对准标记和多个通孔。
上面对本发明的概述不旨在描述本发明的每个所阐明的实施例或每个实施方案。下面的具体实施方式和权利要求更特别地例示了这些实施例。
附图说明
根据以下结合附图的描述，能够更加详细地理解示例性实施例，其中：
图1为示出用于使晶粒与切割带相分离的晶粒顶出器械的示意图；
图2为示出根据本发明的一个示例性实施例的检查顶针的方法的流程图；
图3为示出如在图1中所示的晶粒顶出器的示意图；
图4为示出其中顶针未被安装至晶粒顶出器的状态的平面视图；以及
图5为示出其中顶针被安装至晶粒顶出器的状态的平面视图。
虽然各种实施例适合于各种修改和替代形式，但其具体细节已通过示例的方式在附图中示出且将更详细地进行描述。然而，应理解的是其意图不是将所要求保护的本发明限制于所述的特定实施例。相反地，其意图是涵盖落在如通过权利要求所限定的主题的精神和范围内的所有修改、等同物和替代物。
具体实施方式
在下文中，参考附图更详细地描述本发明的实施例。然而，本发明不限于下面描述的实施例且以各种其他形式来进行实施。下面的实施例并不是用于完全完成本发明，而是用于将本发明的范围完全传达给本领域的技术人员。
在说明书中，当一个组件被称为在......上或被连接至另一个组件或层时，其能够直接位于另一个组件或层上，被直接连接至其，或还可以存在中间组件或层。与此不同的是，将理解的是当一个组件被称为直接在另一个组件或层上或被直接连接至其时，其表示不存在中间组件。此外，尽管像第一、第二和第三的术语用于在本发明的各种实施例中描述各种区域和层，但区域和层并不限于这些术语。
以下使用的术语仅用于描述具体实施例，而不用于限制本发明。额外地，除非在此另有限定外，包括技术或科学术语的所有术语可以具有与本领域的技术人员通常所理解的相同的意义。
参考理想实施例的示意图来描述本发明的实施例。相应地，可以根据附图的形式来预期制造方法中的变化和/或容许误差。相应地，本发明的实施例不被描述为限于附图中的具体形式或区域且包括形式的偏差。该区域可以完全是示意性的，且其形式可以不描述或描绘在任何给定区域中的准确形式或结构，且不旨在限制本发明的范围。
图1为示出用于使晶粒与切割带相分离的晶粒顶出器械的示意图，且图2为示出根据本发明的一个示例性实施例检查顶针的方法的流程图。
参考图1和2，根据本发明的一个示例性实施例的检查顶针的方法可以被用于检查用于在晶粒贴合过程中使晶粒20与切割带12相分离的顶针160(参见图3)的布置状态。特别地，顶针160可以根据晶粒20的大小被安装至晶粒顶出器140以具有适当的布置状态，且检查顶针的方法可以被用于检查被安装至晶粒顶出器140的顶针160的布置状态。
晶粒顶出器械100可以被用于选择性地使晶粒20与包括通过切割过程个体化的多个晶粒20的晶片10相分离。晶片10可以被附接至切割带12上，且切割带12可以被安装至具有圆环形的安装框架14。
例如，如在图1中所示，晶粒顶出器械100可以包括用于支撑晶片10的晶片台架110，被设置在晶片台架110上以支撑切割带12的边缘部分的扩张环112，用于保持安装框架14的夹具单元114和用于垂直地移动夹具单元114的夹具驱动单元(未示出)。特别地，在将切割带12置于扩张环112上之后，安装框架14和夹具单元114可以通过夹具驱动单元向下移动，以扩张切割带12。
晶片台架110可以具有对应于上面附接有晶粒20的切割带的一部分的开口，且晶粒顶出器140可以被设置在晶片台架110的开口中。虽然图中未示出，但晶片台架110可以被配置成可由台架驱动单元(未示出)在水平方向上移动，以使得晶粒20中要拾取的晶粒20位于晶粒顶出器140的上方。
对准相机120可以被设置在晶片台架110的上方以对准晶粒20。对准相机120可以被用于确定晶粒顶出器140的位置以及要拾取的晶粒20是否位于预定的对准坐标上。此外，用于拾取晶粒20的拾取器130可以被设置在晶片台架110的上方。拾取器130可以被配置成可通过拾取器驱动单元132在水平和垂直方向上移动。
对准相机120可以被用于确定顶针160是否被正常地安装至晶粒顶出器140。特别地，对准相机120可以被用于确定在将顶针160安装至晶粒顶出器140之后顶针160的布置状态是否是正确的。
图3为示出如在图1中所示的晶粒顶出器140的示意图，图4为示出其中顶针160未被安装至晶粒顶出器140的状态的平面视图，且图5为示出其中顶针160被安装至晶粒顶出器140的状态的平面视图。
参考图3至5，晶粒顶出器140可以包括具有圆管形的顶出器本体142和被联接至顶出器本体142的上部且具有圆帽形的罩盖144。特别地，可以通过罩盖144的上部来形成多个通孔146，且支撑构件148和驱动部分150可以被设置在顶出器本体142和罩盖144中。顶针160可以被插入通孔146中且可以由支撑构件148支撑。驱动部分150可以被用于垂直地移动顶针160。
驱动部分150可以包括被联接到支撑构件148的头部152，用于传输驱动力的驱动轴154和用于提供驱动力的驱动机构(未示出)。此外，支撑构件148可以包括用于保持顶针160且与头部148相联接的永磁体(未示出)。
通孔146可以按行和列布置，且顶针160可以被选择性地插入通孔146的一部分中以对应于晶粒20的大小。此外，对准标记146A或基准标记可以被设置在罩盖144的上部上。例如，对准标记146A可以被设置在罩盖144的上表面的边缘部分上。特别地，如在图4和5中所示，对准标记146A可以在行或列的方向上被设置在相对于罩盖144的中心为最外侧的通孔146中的一个中。
再次参考图1，可以在步骤S100中制备在上面描绘有晶粒顶出器140的通孔的初始图的图像，且可以在步骤S110中根据要被拾取的晶粒20的大小来在初始图的图像的通孔的一部分上绘制虚拟顶针来形成针图。例如，顶针160可以被安装在通孔146的一部分中以对应于要拾取的晶粒20的大小，如在图4和5中所示。可以根据晶粒20的大小和通孔146的x方向的节距和y方向的节距来确定顶针146的布置形式。
根据本发明的一个示例性实施例，尽管未在图中示出，制备初始图的图像的步骤S100可以包括下列步骤：在通孔146的部分中安装顶针160之前拍摄晶粒顶出器140的上部以获取基础图像；以及使基础图像二值化以获得初始图的图像。即，基础图像可以通过使用对准相机120拍摄晶粒顶出器140的上部来获取，其中顶针160未被安装至晶粒顶出器140。
替代地，初始图的图像可以通过使用晶粒顶出器140的设计信息形成。在这种情况下，对准标记146A和通孔146可以根据晶粒顶出器140的设计信息被描绘在初始图的图像上。
形成针图的步骤110可以包括下列步骤：检测初始图的图像的对准标记(例如，图4中的146A)；使用初始图的图像的预定位置信息和检测的对准标记来检测初始图的图像的中央通孔(例如，图4中的146C)；以及使用预定的位置信息和检测的中央通孔来在初始图的图像的通孔的部分中绘制虚拟顶针以对应于晶粒20的大小，以使得形成针图。
初始图的图像的中央通孔可以基于预定位置信息，例如，其中使中央通孔与对准标记间隔开的距离和方向来确定。预定的位置信息可以包括根据晶粒20的大小确定的顶针160的布置信息，且可以根据顶针160的布置信息将虚拟顶针描绘在初始图的图像上。
此外，在步骤S120中可以将顶针160选择性地插入通孔146的部分中以对应于晶粒20的大小，且在步骤S130中可以通过使用对准相机120拍摄顶针160所安装的晶粒顶出器140的上部来获取检查图像。此外，在步骤S140中可以通过将针图和检查图像进行相互比较来检查被安装在晶粒顶出器140中的顶针160的布置状态是否是正确的。
根据本发明的一个示例性实施例，可以从初始图的图像的中央通孔开始将序列号分配给初始图的图像的通孔；以及可以在存储装置中将通孔的序列号作为顶针160的参考布置信息进行存储，其中在通孔上面绘制有虚拟顶针。例如，中央通孔的序列号可以被指定为数字一，且可以相关于中央通孔在顺时针或逆时针方向上来分别给出用于剩余通孔的序列号。
检查顶针160的布置状态的步骤S140可以包括下列步骤：检测检查图像的对准标记；使用预定位置信息和检查图像的检测的对准标记来检测检查图像的中央通孔；从检查图像检测顶针；以及将从检查图像检测到的顶针的位置信息和参考布置信息进行相互比较以检查顶针160的布置状态。
特别地，可以从检查图像的中央通孔开始将序列号分配给检查图像的通孔，且顶针160的布置状态可以通过比较与从检查图像检测到的顶针相应的序列号和参考布置信息而进行检查。
替代地，检查顶针160的布置状态的步骤S140可以包括下列步骤：使针图和检查图像相重叠；以及检查针图的顶针是否与检查图像的顶针相匹配。特别地，检查顶针160的布置状态的步骤S140可以包括使检查图像二值化的步骤，且二值化的检查图像可以与针图相重叠以检查顶针160的布置状态。
根据如上所述的本发明的该示例性实施例，一种检查顶针160的方法可以包括制备上面绘制出具有通孔146的晶粒顶出器140的上部的初始图的图像；通过在初始图的图像的通孔的一部分上绘制虚拟顶针来形成针图；选择性地在晶粒顶出器140的通孔146的一部分中安装顶针160以对应于晶粒20的大小；通过拍摄其中安装有顶针160的晶粒顶出器140的上部来获取检查图像；以及通过将针图和检查图像进行相互比较来检查被安装在晶粒顶出器140中的顶针160的布置状态是否是正确的。
特别地，形成针图且使针图与检查图像进行比较可以通过控制单元(未示出)来实现自动化。因此，与由操作员执行的传统检查方法相比，可以显著地提高检查的可靠性。此外，可以显著地降低由于顶针160的安装误差而导致的晶粒顶出步骤的错误。
尽管已参考具体实施例描述了检查顶针的方法，但其不限于此。因此，本领域的技术人员将容易理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，能够对其进行各种修改和变化。

Claims (10)

1.一种检查顶针的方法，所述方法包括：
制备上面绘制出具有通孔的晶粒顶出器的上部的初始图的图像，所述晶粒顶出器被用于使晶粒与切割带相分离；
通过在所述初始图的图像的所述通孔的一部分上绘制虚拟顶针来形成针图；
选择性地在所述晶粒顶出器的所述通孔的一部分中安装顶针以对应于晶粒的大小；
通过拍摄其中安装有所述顶针的所述晶粒顶出器的上部来获取检查图像；以及
通过将所述针图和所述检查图像进行相互比较来检查被安装在所述晶粒顶出器中的所述顶针的布置状态是否是正确的。
2.根据权利要求1所述的方法，其中所述制备所述初始图的图像包括：
在将所述顶针安装到所述通孔的所述部分中之前拍摄所述晶粒顶出器的所述上部以获取基础图像；以及
使所述基础图像二值化以获得所述初始图的图像。
3.根据权利要求1所述的方法，其中所述形成所述针图包括：
检测所述初始图的图像的对准标记；
使用预定位置信息和所述检测的对准标记来检测所述初始图的图像的中央通孔；以及
使用所述预定的位置信息和所述检测的中央通孔来在所述初始图的图像的所述通孔的所述部分中绘制所述虚拟顶针以对应于所述晶粒的所述大小，以使得形成所述针图。
4.根据权利要求3所述的方法，其还包括：
从所述初始图的图像的所述中央通孔开始将序列号分配给所述初始图的图像的所述通孔；以及
将上面绘制有所述虚拟顶针的所述通孔的序列号作为所述顶针的参考布置信息进行存储。
5.根据权利要求4所述的方法，其中所述检查所述顶针的所述布置状态是否是正确的包括：
检测所述检查图像的对准标记；
使用所述预定位置信息和所述检查图像的所检测到的对准标记来检测所述检查图像的中央通孔；
从所述检查图像检测所述顶针；以及
将从所述检查图像检测到的所述顶针的位置信息和所述参考布置信息进行相互比较以检查所述顶针的所述布置状态。
6.根据权利要求5所述的方法，其中所述检查所述顶针的所述布置状态是否是正确的还包括：
从所述检查图像的所述中央通孔开始将序列号分配给所述检查图像的通孔，
其中所述顶针的所述布置状态是通过比较与从所述检查图像检测到的所述顶针相应的序列号和所述参考布置信息而进行检查的。
7.根据权利要求5所述的方法，其中通过控制单元来将从所述检查图像检测的所述顶针的所述位置信息和所述参考布置信息进行相互比较。
8.根据权利要求4所述的方法，其中所述检查所述顶针的所述布置状态是否是正确的包括：
使所述针图和所述检查图像相重叠；以及
检查所述针图的所述顶针是否与所述检查图像的所述顶针相匹配。
9.根据权利要求8所述的方法，其中所述检查所述顶针的所述布置状态是否是正确的还包括：
使所述检查图像二值化，
其中所述二值化的检查图像与所述针图相重叠。
10.根据权利要求1所述的方法，其中所述初始图的图像是通过使用所述晶粒顶出器的设计信息来形成的，且在所述初始图的图像上描绘对准标记和多个通孔。
CN201810461839.3A 2017-05-15 2018-05-15 检查顶针的方法 Active CN108878315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0059877 2017-05-15
KR1020170059877A KR102344110B1 (ko) 2017-05-15 2017-05-15 이젝터 핀 검사 방법

Publications (2)

Publication Number Publication Date
CN108878315A true CN108878315A (zh) 2018-11-23
CN108878315B CN108878315B (zh) 2022-04-08

Family

ID=64333436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810461839.3A Active CN108878315B (zh) 2017-05-15 2018-05-15 检查顶针的方法

Country Status (2)

Country Link
KR (1) KR102344110B1 (zh)
CN (1) CN108878315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020655A (ko) 2021-08-04 2023-02-13 한화정밀기계 주식회사 미소 전자부품 실장기의 이젝터 핀 교체 알림시스템

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975984A (zh) * 2005-12-01 2007-06-06 先进自动器材有限公司 可配置的晶粒分离装置
CN101101889A (zh) * 2006-07-07 2008-01-09 京元电子股份有限公司 晶粒取放机的顶针模块
CN101877324A (zh) * 2009-04-30 2010-11-03 Juki株式会社 半导体芯片供给装置
US20110088845A1 (en) * 2009-10-20 2011-04-21 Chi Ming Chong Universal die detachment apparatus
JP2011129821A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体チップのピックアップ装置及び半導体チップの製造方法
US20110214282A1 (en) * 2010-03-05 2011-09-08 Ping Kong Choy Actuator for maintaining alignment of die detachment tools
CN103730333A (zh) * 2013-12-23 2014-04-16 华中科技大学 一种多顶针芯片剥离装置
WO2014083606A1 (ja) * 2012-11-27 2014-06-05 富士機械製造株式会社 ダイ供給装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990982B2 (ja) * 1992-11-27 1999-12-13 松下電器産業株式会社 ダイボンダにおける移載ヘッドのコレットとダイエジェクタのピンの位置合せ方法
KR20110134597A (ko) * 2010-06-09 2011-12-15 세크론 주식회사 웨이퍼의 위치 확인 방법 및 이를 이용한 반도체 칩 분리 방법
KR101617806B1 (ko) * 2010-08-23 2016-05-03 한미반도체 주식회사 반도체 패키지 제조장치용 픽커 헤드의 위치 설정 방법
JP2013164381A (ja) * 2012-02-13 2013-08-22 Nidec-Read Corp 基板検査装置のアライメント方法及び基板検査装置
KR101271291B1 (ko) 2012-08-31 2013-06-04 세메스 주식회사 다이 이젝팅 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975984A (zh) * 2005-12-01 2007-06-06 先进自动器材有限公司 可配置的晶粒分离装置
TW200807578A (en) * 2005-12-01 2008-02-01 Asm Assembly Automation Ltd Configurable die detachment apparatus
CN101101889A (zh) * 2006-07-07 2008-01-09 京元电子股份有限公司 晶粒取放机的顶针模块
CN101877324A (zh) * 2009-04-30 2010-11-03 Juki株式会社 半导体芯片供给装置
US20110088845A1 (en) * 2009-10-20 2011-04-21 Chi Ming Chong Universal die detachment apparatus
JP2011129821A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体チップのピックアップ装置及び半導体チップの製造方法
US20110214282A1 (en) * 2010-03-05 2011-09-08 Ping Kong Choy Actuator for maintaining alignment of die detachment tools
WO2014083606A1 (ja) * 2012-11-27 2014-06-05 富士機械製造株式会社 ダイ供給装置
CN103730333A (zh) * 2013-12-23 2014-04-16 华中科技大学 一种多顶针芯片剥离装置

Also Published As

Publication number Publication date
KR20180125250A (ko) 2018-11-23
CN108878315B (zh) 2022-04-08
KR102344110B1 (ko) 2021-12-29

Similar Documents

Publication Publication Date Title
EP2339611B1 (en) Wafer handler comprising a vision system
JP4563205B2 (ja) 実装された電子部品の検査方法及び装置
CN111656504B (zh) 裸片拾取方法及装置
US7001130B2 (en) Robotic rack loading apparatus and method
KR20170020943A (ko) 부품을 핸들링하기 위한 어셈블리 및 방법
US20230016132A1 (en) Pre-jig wafer carrier disc installation/uninstallation device and method thereof
CN107452666A (zh) 顶杆组件和具有该顶杆组件的裸芯顶出装置
CN108878315A (zh) 检查顶针的方法
CN104246999B (zh) 晶片图数据核对系统以及晶片图数据核对方法
KR102512045B1 (ko) 다이 이젝팅 장치
CN102484087B (zh) 部件移送装置及方法
CN104205317B (zh) 裸片供给装置
JP2011077173A (ja) 電子部品の実装装置及び実装方法
JP6818608B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN112242325A (zh) 裸芯拾取方法
CN111128841B (zh) 裸片顶出设备
CN104871659B (zh) 裸片供给装置
KR102650876B1 (ko) 다이 이젝터의 높이 설정 방법
KR101854880B1 (ko) 실리콘 기판 직접 접합 방법, 그 장치, 및 실리콘 기판 직접 접합 장치의 정렬부 검증 방법
JP6455662B2 (ja) 半導体素子のピックアップ方法
KR102430480B1 (ko) 다이 본딩 장치 및 방법
JPH09326591A (ja) 電子部品実装装置および電子部品実装方法
KR101779020B1 (ko) 부품 실장 방법
KR102538843B1 (ko) 반도체 소자 테스트 방법
TW202416408A (zh) 零件搭載裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant