CN108806589B - 发射控制驱动器及其显示装置 - Google Patents

Abstract

本发明提供一种发射控制驱动器及其显示装置，发射控制驱动器包括：多个发射级，通过发射控制线顺序输出发射控制信号，每个发射级包括：第一信号处理器，接收第一电压并响应于第一控制信号、第二控制信号和第三控制信号而输出第一信号与第二信号；第二信号处理器，接收第一电压并响应于所述第三控制信号、第一信号和第二信号而输出第三信号；第三信号处理器，接收第一电压、第二电压并响应于第三控制信号、第二信号和第三信号而输出发射控制信号。本发明提供的发射控制驱动器及其显示装置，通过三个信号处理器接收第一电压、第二电压并响应于第一控制信号、第二控制信号和第三控制信号最终输出发射控制信号，简化了发射控制驱动器的构造。

Description

发射控制驱动器及其显示装置

技术领域

本发明涉及平面显示领域，具体涉及一种发射控制驱动器及其显示装置。

背景技术

近年来，国内外开发出了众多类型的显示装置，例如液晶显示装置，等离子显示装置，电润湿显示装置，电泳显示装置，有机发光显示装置等。其中有机发光显示装置利用电子空穴对在特定材料中的复合，发出特定波长的光，来显示图像，具有快速响应、功耗低、轻薄、色域广等优点。

有机发光显示装置包括显示面板和面板驱动器。显示面板包括多个像素，用于显示图像。面板驱动器包括：数据驱动器，用于将数据电压施加到像素；扫描驱动器，用于将扫描信号顺序地施加到像素；发射控制驱动器，用于将发射控制信号施加到像素。像素响应扫描信号而接收数据电压，像素产生具有与数据电压对应的预定亮度的光以显示图像。像素的发射时间段由发射控制信号控制，发射控制驱动器响应于初始控制信号被初始化，并产生发射控制信号。

但是，现有发射控制驱动器均比较复杂，期望简化发射控制驱动器的构造。

发明内容

本发明的目的在于提供一种发射控制驱动器及其显示装置，简化发射控制驱动器的构造。

为实现上述目的，本发明提供一种发射控制驱动器，包括：

多个发射级，通过发射控制线顺序输出发射控制信号，每个所述发射级包括：

第一信号处理器，接收第一电压并响应于第一控制信号、第二控制信号和第三控制信号而输出第一信号与第二信号；

第二信号处理器，接收第一电压并响应于所述第三控制信号、第一信号和第二信号而输出第三信号；

第三信号处理器，接收第一电压、第二电压并响应于第三控制信号、第二信号和第三信号而输出发射控制信号；

其中，所述第一电压的电压电平高于所述第二电压的电压电平；所述多个发射级中除了第一发射级之外的每个发射级的第一信号处理器接收从前一发射级输出的所述发射控制信号作为第一控制信号，所述多个发射级中的第一发射级的第一信号处理器接收触发信号作为第一控制信号。

可选的，所述第二控制信号为第一时钟信号，所述第三控制信号为第二时钟信号；所述第一时钟信号和第二时钟信号具有相同的频率，并且相位相差180度。

可选的，所述第一信号处理器包括六个晶体管，其中，

第一晶体管的栅极接收第一时钟信号，所述第一晶体管的第一电极接收触发信号，所述第一晶体管的第二电极、第二晶体管的第一电极、第四晶体管的栅极以及第五晶体管的栅极与第二节点相相连接；

所述第二晶体管的栅极接收第二时钟信号，所述第二晶体管的第二电极与第三晶体管的第二电极相连接；所述第三晶体管的第一电极接收第一电压，所述第三晶体管的栅极与第一节点相连接；

所述第四晶体管的第一电极与所述第五晶体管的第二电极相连接，所述第四晶体管的第二电极接收第一时钟信号；所述第五晶体管的第一电极、第六晶体管的第二电极与所述第一节点相连接；所述第六晶体管的栅极与所述第六晶体管的第一电极相连接，并接收第一时钟信号；

其中，所述第一节点的电压被输出作为第一信号，所述第二节点的电压被输出作为第二信号。

可选的，所述第二信号处理器包括三个晶体管与一个电容，其中，

第七晶体管的栅极接收第二信号，所述第七晶体管的第一电极接收第一电压，所述第七晶体管的第二电极、第九晶体管的第一电极与第三节点相连接；

第八晶体管的栅极与第一电容的一端相连接，并接收第一信号，所述第八晶体管的第一电极接收第二时钟信号，所述第八晶体管的第二电极与所述第九晶体管的第二电极、所述第一电容的另一端相连接；所述第九晶体管的栅极接收第二时钟信号；

其中，所述第三节点的电压被输出作为第三信号。

可选的，所述第三信号处理器包括两个晶体管与两个电容，其中，

第十晶体管的栅极接收第三信号，所述第十晶体管的第一电极与第十一晶体管的第二电极相连接，并输出发射控制信号，所述第十晶体管的第二电极接收第一电压；所述第十一晶体管的栅极接收第二信号，所述第十一晶体管的第一电极接收第二电压；

第二电容的一端接收第一电压，所述第二电容的另一端接收第三信号；第三电容的一端接收第二信号，所述第三电容的另一端接收第二时钟信号。

相应的，本发明还提供一种显示装置，包括：

显示面板，包括多个像素，每个像素连接到扫描线中的对应扫描线、数据线中的对应数据线以及发射控制线中的对应发射控制线；

扫描驱动器，通过扫描线将扫描信号顺序地施加到所述像素；

数据驱动器，通过数据线将数据电压施加到像素；

发射控制驱动器，包括多个发射级，所述多个发射级通过发射控制线将发射控制信号顺序地施加到像素，所述多个发射级中的每个发射级包括：

第一信号处理器，接收第一电压并响应于第一控制信号、第二控制信号和第三控制信号而输出第一信号与第二信号；

第二信号处理器，接收第一电压并响应于所述第三控制信号、第一信号和第二信号而输出第三信号；

第三信号处理器，接收第一电压、第二电压并响应于第三控制信号、第二信号和第三信号而输出发射控制信号；

其中，所述第一电压的电压电平高于所述第二电压的电压电平；所述多个发射级中的除了第一发射级之外的每个发射级的第一信号处理器接收从前一发射级输出的所述发射控制信号作为第一控制信号，所述多个发射级中的第一发射级的第一信号处理器接收触发信号作为第一控制信号。

可选的，所述第二控制信号为第一时钟信号，所述第三控制信号为第二时钟信号；所述第一时钟信号和第二时钟信号具有相同的频率，并且相位相差180度。

可选的，所述第一信号处理器包括六个晶体管，其中，

第一晶体管的栅极接收第一时钟信号，所述第一晶体管的第一电极接收触发信号，所述第一晶体管的第二电极、第二晶体管的第一电极、第四晶体管的栅极以及第五晶体管的栅极与第二节点相连接；

所述第二晶体管的栅极接收第二时钟信号，所述第二晶体管的第二电极与第三晶体管的第二电极相连接；所述第三晶体管的第一电极接收第一电压，所述第三晶体管的栅极与第一节点相连接；

所述第四晶体管的第一电极与所述第五晶体管的第二电极相连接，所述第四晶体管的第二电极接收第一时钟信号；所述第五晶体管的第一电极、第六晶体管的第二电极与第一节点相连接相连接；所述第六晶体管的栅极与所述第六晶体管的第一电极相连接，并接收第一时钟信号；

其中，所述第一节点的电压被输出作为第一信号，所述第二节点的电压被输出作为第二信号。

可选的，所述第二信号处理器包括三个晶体管与一个电容，其中，

第七晶体管的栅极接收第二信号，所述第七晶体管的第一电极接收第一电压，所述第七晶体管的第二电极、第九晶体管的第一电极与第三节点相连接；

第八晶体管的栅极与第一电容的一端相连接，所述第八晶体管的第一电极接收第二时钟信号，所述第八晶体管的第二电极与所述第九晶体管的第二电极、所述第一电容的另一端相连接；所述第九晶体管的栅极接收第二时钟信号；

其中，所述第三节点的电压被输出作为第三信号。

可选的，所述第三信号处理器包括两个晶体管与两个电容，其中，

第十晶体管的栅极接收第三信号，所述第十晶体管的第一电极与第十一晶体管的第二电极相连接，并输出发射控制信号，所述第十晶体管的第二电极接收第一电压；所述第十一晶体管的栅极接收第二信号，所述第十一晶体管的第一电极接收第二电压；

第二电容的一端接收第一电压，所述第二电容的另一端接收第三信号；第三电容的一端接收第二信号，所述第三电容的另一端接收第二时钟信号。

与现有技术相比，本发明提供的发射控制驱动器及其显示装置，通过三个信号处理器接收第一电压、第二电压并响应于第一控制信号、第二控制信号和第三控制信号最终输出发射控制信号，其信号处理器之间的连接关系简单，简化了发射控制驱动器的构造；

进一步的，该发射控制驱动器采用少量的晶体管以及电容实现了发射控制信号的输出，便于集成化的实现，利于提高显示装置的良率，并且该发射控制驱动器的工作稳定，保证了发射控制信号的输出稳定性。

附图说明

图1为本发明一实施例所提供的发射控制驱动器的框图；

图2为本发明一实施例所提供的发射控制驱动器的第一发射级的电路图；

图3为图2中示出的发射控制驱动器的第一发射级的操作时序图；

图4为本发明一实施例所提供的显示装置的框图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

图1为本发明一实施例所提供的发射控制驱动器的框图，如图1所示，本发明提出一发射控制驱动器，包括依次连接的多个发射级，第一发射级S1、第二发射级S2、……、第n-1发射级Sn-1、第n发射级Sn(其中n为大于1的整数)，所述多个发射级通过发射控制线顺序输出发射控制信号。在下文中，第一发射级S1至第n发射级Sn输出的发射控制信号被称为第一发射控制信号EM1至第n发射控制信号EMn。

所述多个发射级中每个发射级均接收第一电压VGH、第二电压VGL并响应于第一控制信号、第二控制信号和第三控制信号而输出发射控制信号。其中，所述第一电压VGH的电压电平高于所述第二电压VGL的电压电平。所述多个发射级中的除了第一发射级S1之外的每个发射级均接收从前一发射级输出的所述发射控制信号作为第一控制信号，所述多个发射级中的第一发射级S1接收触发信号STP作为所述第一控制信号。另外，第二控制信号CK1为第一时钟信号CK1，第三控制信号为第二时钟信号CK2。所述第一时钟信号CK1和第二时钟信号CK2具有相同的频率，并且相位相差180度。

具体的，第一发射级S1接收第一电压VGH和第二电压VGL并响应于触发信号STP、第一时钟信号CK1和第二时钟信号CK2，输出第一发射信号EM1。第二发射级S2接收第一电压VGH和第二电压VGL并响应于第一发射信号EM1、第一时钟信号CK1和第二时钟信号CK2，输出第二发射信号EM2。以此类推，第n-1发射级Sn-1接收第一电压VGH和第二电压VGL并响应于第n-2发射信号EMn-2、第一时钟信号CK1和第二时钟信号CK2，输出第n-1发射信号EMn-1。第n发射级Sn接收第一电压VGH和第二电压VGL并响应于第n-1发射信号EMn-1、第一时钟信号CK1和第二时钟信号CK2，输出第n发射信号EM。

图2为本发明一实施例所提供的发射控制驱动器的第一发射级的电路图，如图2所示，第一发射级包括：第一信号处理器10，接收第一电压VGH并响应于触发信号STP、第一时钟信号CK1和第二时钟信号CK2而输出第一信号CS1与第二信号CS2；第二信号处理器20，接收第一电压VGH并响应于所述第二时钟信号CK2、第一信号CS1、第二信号CS2而输出第三信号CS3；第三信号处理器30，接收第一电压VGH、第二电压VGL并响应于第二时钟信号CK2、第二信号CS2和第三信号CS3而输出发射控制信号EM。

图2是以第一发射极为例对发射极的电路图进行的说明，其余各发射极的电路图与第一发射极的电路图的电路结构一致，唯一不同的地方在于，对于其余各发射极来说，图2中触发信号STP应该为前一发射极输出的发射控制信号。例如，对于第二发射极来说，图2中的触发信号STP应该为第一发射极输出的发射控制信号EM1；对于第n-1发射极来说，图2中的触发信号STP应该为第n-2发射极输出的发射控制信号EMn-2；对于第n发射极来说，图2中的触发信号STP应该为第n-1发射极输出的发射控制信号EMn-1。

请继续参考图2，具体的，所述第一信号处理器10包括六个晶体管，其中，

第一晶体管M1的栅极接收第一时钟信号CK1，所述第一晶体管M1的第一电极接收触发信号STP，所述第一晶体管M1的第二电极、第二晶体管M2的第一电极、第四晶体管M4的栅极以及第五晶体管M5的栅极与第二节点P2相连接；所述第二晶体管M2的栅极接收第二时钟信号CK2，所述第二晶体管M2的第二电极与第三晶体管M3的第二电极相连接；所述第三晶体管M3的第一电极接收第一电压VGH，所述第三晶体管M3的栅极与第一节点P1相连接；所述第四晶体管M4的第一电极与所述第五晶体管M5的第二电极相连接，所述第四晶体管M4的第二电极接收第一时钟信号CK1；所述第五晶体管M5的第一电极\第六晶体管M6的第二电极与所述第一节点P1相连接；所述第六晶体管M6的栅极与所述第六晶体管M6的第一电极相连接，并接收第一时钟信号CK1。其中，所述第一节点P1的电压被输出作为第一信号CS1，所述第二节点P2的电压被输出作为第二信号CS2。

所述第二信号处理器20包括三个晶体管与一个电容，其中，

第七晶体管M7的栅极接收第二信号CS2，所述第七晶体管M7的第一电极接收第一电压VGH，所述第七晶体管M7的第二电极、第九晶体管M9的第一电极与第三节点P3相连接；第八晶体管M8的栅极与第一电容C1的一端相连接，并接收第一信号CS1，所述第八晶体管M8的第一电极接收第二时钟信号CK2，所述第八晶体管M8的第二电极与所述第九晶体管M9的第二电极、所述第一电容C1的另一端相连接；所述第九晶体管M9的栅极接收第二时钟信号CK2。其中，所述第三节点P3的电压被输出作为第三信号CS3。

所述第三信号处理器30包括两个晶体管与两个电容，其中，

第十晶体管M10的栅极接收第三信号CS3，所述第十晶体管M10的第一电极与第十一晶体管M11的第二电极相连接，并输出发射控制信号EM，所述第十晶体管M10的第二电极接收第一电压VGH；所述第十一晶体管M11的栅极接收第二信号CS2，所述第十一晶体管M11的第一电极接收第二电压VGL；第二电容C2的一端接收第一电压VGH，所述第二电容C2的另一端接收第三信号CS3；第三电容C3的一端接收第二信号CS2，所述第三电容C3的另一端接收第二时钟信号CK2。

本发明提供的发射控制驱动器及其显示装置，通过第一信号处理器10、第二信号处理器20、第三信号处理器30三个信号处理器接收第一电压VGH、第二电压VGL并响应于第一控制信号、第二控制信号和第三控制信号最终输出发射控制信号，其信号处理器之间的连接关系简单，简化了发射控制驱动器的构造；

该发射控制驱动器只采用了十一个晶体管与三个电容，即采用少量的晶体管以及电容实现了发射控制信号的输出，其结构简单，便于集成化的实现；并且由于晶体管的数量少，晶体管之间的连接关系也简单，避免了在制作过程中由于工艺限制造成的缺陷，有利于提高最终显示装置的良率。另外，虽然采用了少量的晶体管与电容，但是该发射控制驱动器的工作稳定，能够保证发射控制信号的输出稳定性。

本发明的实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选的，所述第一晶体管M1至第十一晶体管M11均为薄膜晶体管，更优选的，所述第一晶体管M1至第十一晶体管M11可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

在本实施例中，所述第一电极为源极，所述第二电极为漏极；或者，所述第一电极为漏极，所述第二电极为源极。根据晶体管沟道类型的不同，可以将晶体管分为P沟道晶体管(称为P型晶体管)和N沟道晶体管(称为N型晶体管)。本实施例中，所述第一晶体管M1至第十一晶体管M11均为P型晶体管，低电平时导通。在其他实施例中，所述第一晶体管M1至第十一晶体管M11也可以为N型晶体管，高电平时导通。应理解，所述第一晶体管M1至第十一晶体管M11也可以是不同类型的薄膜晶体管，比如，第一晶体管M1至第五晶体管M5为P型晶体管，而第六晶体管M6至第十一晶体管M11为N型晶体管。当所述第一晶体管M1至第十一晶体管M11均为P型晶体管时，所述第一电极为漏极，所述第二电极为源极。

图3为图2中示出的发射控制驱动器的第一发射级的操作时序图。如图3所示，所述第一时钟信号CK1和第二时钟信号CK2具有相同的频率，并且相位相差180度，即所述第一时钟信号CK1和第二时钟信号CK2具有相同的周期，并且所述第一时钟信号CK1为高电平时，所述第二时钟信号CK2为低电平，所述第一时钟信号CK1为低电平时，所述第二时钟信号CK2为高电平。

当所述第一时钟信号CK1从高电平变为低电平，所述第二时钟信号CK2从低电平变为高电平时，所述触发信号STP从低电平变为高电平，且所述触发信号STP高电平的持续时间优选为所述第一时钟信号CK1或第二时钟信号CK2高电平持续时间的四倍。

当所述触发信号STP从高电平变为低电平时，所述第一发射极输出第一发射控制信号，即第一发射控制信号EM1从低电平变为高电平，所述第一发射控制信号EM1的高电平持续时间优选为所述第一时钟信号CK1或第二时钟信号CK2高电平持续时间的三倍。

所述第一发射控制信号EM1作为第二级的第一控制信号，输出第二发射控制信号EM2，所述第二发射控制信号EM2与所述第一发射控制信号EM1有一部分的高电平相互重合，且相互重合的高电平优选为所述第一发射控制信号EM1高电平的三分之一。以此类推，最终输出第n发射控制信号(图中未示出)。

需要说明的是，图3是以所述第一晶体管M1至第十一晶体管M11均为P型晶体管为例进行的说明。申请人发现，在这种情况下，通过将第六晶体管M6的第一电极与第一时钟信号CK1相连接，可以极大地方便走线，简化电路的制备工艺。当所述第一晶体管M1至第十一晶体管M11均为N型晶体管时，图3中的各信号的时序的高低电平均相反。当所述第一晶体管M1至第十一晶体管M11是不同类型的薄膜晶体管，需要根据实际的连接关系来确定各信号的时序，在此不做详细说明。

相应的，本发明还提供一种显示装置，包括如上所述的发射控制驱动器。

图4为本发明一实施例所提供的显示装置的框图，如图4所示，本发明提供一种显示装置，包括：显示面板110、扫描驱动器120、数据驱动器130以及发射控制驱动器140。所述发射控制驱动器140为上述的发射控制驱动器。

所述显示面板110包括以矩阵形式排列的多个像素PX11至PXnm，像素PX11至PXnm中的每个像素连接到在行方向上延伸的扫描线S1至Sn中对应的扫描线，并连接到与扫描线S1至Sn交叉的数据线D1至Dm中对应的数据线。另外，像素PX11至PXnm中的每个像素连接到发射控制线E1至En中的对应的发射控制线。其中，发射控制线E1至En大致平行于扫描线S1至Sn。

扫描线S1至Sn连接到所述扫描驱动器120以接收扫描信号。数据线D1至Dm连接到所述数据驱动器130以接收数据电压。发射控制线E1至En连接到所述发射控制驱动器140以接收发射控制信号。在本示例性实施例中，n和m均为大于1的整数。

具体的，像素PX11至PXnm中的每个像素响应于通过扫描线S1至Sn中对应的扫描线提供的扫描信号，通过数据线D1至Dm中对应的数据线接收数据电压，像素PX11至PXnm产生具有与数据电压对应的预定亮度的光以显示图形。像素PX11至PXnm中的每个像素响应于通过发射控制线E1至En中对应的发射控制线提供的发射控制信号，确定每个像素发光的时间段。

综上所述，本发明提供的发射控制驱动器及其显示装置，通过三个信号处理器接收第一电压、第二电压并响应于第一控制信号、第二控制信号和第三控制信号最终输出发射控制信号，其信号处理器之间的连接关系简单，简化了发射控制驱动器的构造；

进一步的，该发射控制驱动器采用少量的晶体管以及电容实现了发射控制信号的输出，便于集成化的实现，利于提高显示装置的良率，并且该发射控制驱动器的工作稳定，保证了发射控制信号的输出稳定性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种发射控制驱动器，其特征在于，包括：

多个发射级，通过发射控制线顺序输出发射控制信号，每个所述发射级包括：

第一信号处理器，接收第一电压并响应于第一控制信号、第二控制信号和第三控制信号而输出第一信号与第二信号；

第二信号处理器，接收第一电压并响应于所述第三控制信号、第一信号和第二信号而输出第三信号；

第三信号处理器，接收第一电压、第二电压并响应于第三控制信号、第二信号和第三信号而输出发射控制信号；

其中，所述第一电压的电压电平高于所述第二电压的电压电平；所述多个发射级中除了第一发射级之外的每个发射级的第一信号处理器接收从前一发射级输出的所述发射控制信号作为第一控制信号，所述多个发射级中的第一发射级的第一信号处理器接收触发信号作为第一控制信号。

2.如权利要求1所述的发射控制驱动器，其特征在于，所述第二控制信号为第一时钟信号，所述第三控制信号为第二时钟信号；所述第一时钟信号和第二时钟信号具有相同的频率，并且相位相差180度。

3.如权利要求2所述的发射控制驱动器，其特征在于，所述第一信号处理器包括六个晶体管，其中，

第一晶体管的栅极接收第一时钟信号，所述第一晶体管的第一电极接收触发信号，所述第一晶体管的第二电极、第二晶体管的第一电极、第四晶体管的栅极以及第五晶体管的栅极与第二节点相连接；

所述第二晶体管的栅极接收第二时钟信号，所述第二晶体管的第二电极与第三晶体管的第二电极相连接；所述第三晶体管的第一电极接收第一电压，所述第三晶体管的栅极与第一节点相连接；

所述第四晶体管的第一电极与所述第五晶体管的第二电极相连接，所述第四晶体管的第二电极接收第一时钟信号；所述第五晶体管的第一电极、第六晶体管的第二电极与所述第一节点相连接；所述第六晶体管的栅极与所述第六晶体管的第一电极相连接，并接收第一时钟信号；

其中，所述第一节点的电压被输出作为第一信号，所述第二节点的电压被输出作为第二信号。

4.如权利要求3所述的发射控制驱动器，其特征在于，所述第二信号处理器包括三个晶体管与一个电容，其中，

第七晶体管的栅极接收第二信号，所述第七晶体管的第一电极接收第一电压，所述第七晶体管的第二电极、第九晶体管的第一电极与第三节点相连接；

第八晶体管的栅极与第一电容的一端相连接，并接收第一信号，所述第八晶体管的第一电极接收第二时钟信号，所述第八晶体管的第二电极与所述第九晶体管的第二电极、所述第一电容的另一端相连接；所述第九晶体管的栅极接收第二时钟信号；

其中，所述第三节点的电压被输出作为第三信号。

5.如权利要求4所述的发射控制驱动器，其特征在于，所述第三信号处理器包括两个晶体管与两个电容，其中，

第十晶体管的栅极接收第三信号，所述第十晶体管的第一电极与第十一晶体管的第二电极相连接，并输出发射控制信号，所述第十晶体管的第二电极接收第一电压；所述第十一晶体管的栅极接收第二信号，所述第十一晶体管的第一电极接收第二电压；

第二电容的一端接收第一电压，所述第二电容的另一端接收第三信号；第三电容的一端接收第二信号，所述第三电容的另一端接收第二时钟信号。

6.一种显示装置，其特征在于，包括：

显示面板，包括多个像素，每个像素连接到扫描线中的对应扫描线、数据线中的对应数据线以及发射控制线中的对应发射控制线；

扫描驱动器，通过扫描线将扫描信号顺序地施加到所述像素；

数据驱动器，通过数据线将数据电压施加到像素；

发射控制驱动器，包括多个发射级，所述多个发射级通过发射控制线将发射控制信号顺序地施加到像素，所述多个发射级中的每个发射级包括：

第一信号处理器，接收第一电压并响应于第一控制信号、第二控制信号和第三控制信号而输出第一信号与第二信号；

第二信号处理器，接收第一电压并响应于所述第三控制信号、第一信号和第二信号而输出第三信号；

第三信号处理器，接收第一电压、第二电压并响应于第三控制信号、第二信号和第三信号而输出发射控制信号；

其中，所述第一电压的电压电平高于所述第二电压的电压电平；所述多个发射级中的除了第一发射级之外的每个发射级的第一信号处理器接收从前一发射级输出的所述发射控制信号作为第一控制信号，所述多个发射级中的第一发射级的第一信号处理器接收触发信号作为第一控制信号。

7.如权利要求6所述的显示装置，其特征在于，所述第二控制信号为第一时钟信号，所述第三控制信号为第二时钟信号；所述第一时钟信号和第二时钟信号具有相同的频率，并且相位相差180度。

8.如权利要求7所述的显示装置，其特征在于，所述第一信号处理器包括六个晶体管，其中，

第一晶体管的栅极接收第一时钟信号，所述第一晶体管的第一电极接收触发信号，所述第一晶体管的第二电极、第二晶体管的第一电极、第四晶体管的栅极以及第五晶体管的栅极与第二节点相连接；

所述第二晶体管的栅极接收第二时钟信号，所述第二晶体管的第二电极与第三晶体管的第二电极相连接；所述第三晶体管的第一电极接收第一电压，所述第三晶体管的栅极与第一节点相连接；

所述第四晶体管的第一电极与所述第五晶体管的第二电极相连接，所述第四晶体管的第二电极接收第一时钟信号；所述第五晶体管的第一电极、第六晶体管的第二电极与所述第一节点相连接；所述第六晶体管的栅极与所述第六晶体管的第一电极相连接，并接收第一时钟信号；

其中，所述第一节点的电压被输出作为第一信号，所述第二节点的电压被输出作为第二信号。

9.如权利要求8所述的显示装置，其特征在于，所述第二信号处理器包括三个晶体管与一个电容，其中，

第七晶体管的栅极接收第二信号，所述第七晶体管的第一电极接收第一电压，所述第七晶体管的第二电极、第九晶体管的第一电极与第三节点相连接；

第八晶体管的栅极与第一电容的一端相连接，所述第八晶体管的第一电极接收第二时钟信号，所述第八晶体管的第二电极与所述第九晶体管的第二电极、所述第一电容的另一端相连接；所述第九晶体管的栅极接收第二时钟信号；

其中，所述第三节点的电压被输出作为第三信号。

10.如权利要求9所述的显示装置，其特征在于，所述第三信号处理器包括两个晶体管与两个电容，其中，

第十晶体管的栅极接收第三信号，所述第十晶体管的第一电极与第十一晶体管的第二电极相连接，并输出发射控制信号，所述第十晶体管的第二电极接收第一电压；所述第十一晶体管的栅极接收第二信号，所述第十一晶体管的第一电极接收第二电压；

第二电容的一端接收第一电压，所述第二电容的另一端接收第三信号；第三电容的一端接收第二信号，所述第三电容的另一端接收第二时钟信号。