CN108804719B - 数字电路老化仿真方法及装置 - Google Patents

数字电路老化仿真方法及装置 Download PDF

Info

Publication number
CN108804719B
CN108804719B CN201710281861.5A CN201710281861A CN108804719B CN 108804719 B CN108804719 B CN 108804719B CN 201710281861 A CN201710281861 A CN 201710281861A CN 108804719 B CN108804719 B CN 108804719B
Authority
CN
China
Prior art keywords
aging
module
parameter information
digital circuit
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710281861.5A
Other languages
English (en)
Other versions
CN108804719A (zh
Inventor
孙永生
湛灿辉
付一伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710281861.5A priority Critical patent/CN108804719B/zh
Publication of CN108804719A publication Critical patent/CN108804719A/zh
Application granted granted Critical
Publication of CN108804719B publication Critical patent/CN108804719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种数字电路老化仿真方法及装置，属于电子技术领域。该方法包括：对于数字电路的每条时序路径，获取该时序路径中每个模块的状态信息，该状态信息包括数字电路实际运行时的输入电压转换时间、输出负载以及信号概率；基于每个模块的状态信息分别计算每个模块的老化敏感量；基于每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息；基于每个模块的参数信息，确定时序路径的时序信息。由于状态信息中包括信号概率，信号概率是电路实际运行中决定老化程度的重要因素，且信号概率与数字电路的具体结构相关，因此，根据状态信息确定的时序信息将更符合数字电路的实际情况，提高了仿真精度。

Description

数字电路老化仿真方法及装置
技术领域
本申请涉及电子技术领域，特别涉及一种数字电路老化仿真方法及装置。
背景技术
随着电路制造技术的提高和晶体管工艺尺寸的缩小，数字电路的制造工艺已经进入纳米时代。在纳米工艺条件下，数字电路的性能和集成度都得到了极大的提高，但与此同时，晶体管工艺尺寸的大幅度缩小也造成了数字电路集成度、复杂度和功耗密度的急剧增加，并使得数字电路本身的可靠性受到了严重威胁。在影响数字电路可靠性的诸多因素中，数字电路的老化效应是主要因素之一。由于老化会使数字电路的性能下降，因此，在数字电路的设计过程中，数字电路的老化仿真对于提高数字电路的可靠性、减少维护成本以及延长生命周期等具有十分重要的意义。
目前，对数字电路进行老化仿真主要有两种方案。
第一种方案：根据该数字电路，在老化库(Aging Library)的底层模型中为该数字电路的每个单元设置老化敏感量，得到修改后的底层模型，其中，该数字电路的每个单元是按照电路功能进行划分的，且该每个单元可以包括至少一个器件。通过修改后的底层模型，根据多个预设的输入电压转换时间和多个预设的输出负载，确定该数字电路的每个单元对应的多个单元时延，并针对每个单元，将该多个预设的输入电压转换时间、多个预设的输出负载和多个单元时延一一对应存储在老化库中。之后，当进行静态时序分析(StaticTiming Analysis，STA)时，根据该数字电路实际运行时每个单元的输入电压转换时间和输出电压负载，从上述老化库中获取每个单元的单元时延，并根据获取到的每个单元的单元时延，确定该数字电路的每条时序路径的时序信息，从而判断该时序信息是否满足预设时序，以完成对该数字电路的老化仿真。其中，时序路径是指该数字电路中信号可以传播的路径。
第二种方案：抽取该数字电路包括的多条时序路径中的多条关键路径(criticalpath)，对该多条关键路径分别进行老化仿真，得到该多条关键路径老化后的性能指标，并判断老化后的性能指标是否满足预设的性能指标，以完成对该数字电路的老化仿真。其中，数字电路中每条时序路径的老化速度并不相同，关键路径是指在该数字电路的生命周期中，对老化较为敏感并由此发生时序违例的时序路径。
在相关技术中，当采用第一种方案进行数字电路老化仿真时，通过每个单元的输入电压转换时间和输出负载两个维度来确定每个单元的单元时延的精度不高，进而导致数字电路的老化仿真的仿真精度不高。当采用第二种方案进行数字电路老化仿真时，由于数字电路中的关键路径会随着时间的延长发生变化，因此，当前时刻抽取的多条关键路径不一定就是该数字电路的整个生命周期中的关键路径，因此，对该多条关键路径进行老化仿真得到的仿真结果并不可靠，并且，当抽取到的关键路径的数量较多时，对该多条关键路径进行老化仿真的仿真时间过长，仿真效率较低。
发明内容
为了解决现有技术中老化仿真的仿真精度不高且仿真效率较低的问题，本申请提供了一种数字电路老化仿真方法及装置。所述技术方案如下：
第一方面，提供了一种数字电路老化仿真方法，所述方法包括：
对于数字电路的每条时序路径，获取所述时序路径中的多个模块中每个模块的状态信息，所述模块包括至少一个单元，所述状态信息为所述数字电路实际运行时的状态信息，且所述状态信息包括输入电压转换时间、输出负载以及信号概率；
基于所述每个模块的状态信息分别计算所述每个模块的老化敏感量；
基于所述每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取所述每个模块的参数信息；
基于所述每个模块的参数信息，确定所述时序路径的时序信息，以判断所述时序路径是否满足预设时序。
其中，一个数字电路中可以包括多条时序路径，每条时序路径中包括多个单元，该多个单元可以进行分组，从而划分成多个模块，该时序路径即由该多个模块和多个模块的连接关系组成。其中，由于需要以模块为单位从存储的老化敏感量与参数信息的对应关系中获取参数信息，因此，该时序路径中模块的划分原则与建立老化敏感量与参数信息的对应关系时模块的划分原则一致。
需要说明的是，由于将时序路径中的多个单元进行了模块划分，这样，对于一个模块，就可以将其作为一个整体进行处理，根据划分的多个模块确定该时序路径的时序信息时，相较于以单元为单位确定该时序路径的时序信息，简化了操作过程，缩短了仿真时间，提高了仿真效率。
可选地，所述基于所述每个模块的参数信息，确定所述时序路径的时序信息，包括：
当所述每个模块的参数信息为时延信息时，将所述时序路径中的多个模块的参数信息进行累加，得到所述时序路径的时序信息。
需要说明的是，存储的老化敏感量与参数信息的对应关系中的参数信息可以是直接根据设置的老化敏感量计算得到的时延信息，在这种情况下，当确定了数字电路实际运行状态下每个模块的老化敏感量之后，就可以直接根据该老化敏感量从存储的老化敏感量与参数信息的对应关系中快速获取到每个模块的时延信息，将获取到的多个模块对应的多个时延信息直接进行相加，即可以得到该时序路径的总时延信息，也即是该时序路径的时序信息。由于存储的老化敏感量和参数信息的对应关系是提前建立的，因此，采用该种方式确定时序路径的时序信息快速便捷。
可选地，所述基于所述每个模块的参数信息，确定所述时序路径的时序信息，包括：
当所述每个模块的参数信息为电参数信息时，基于所述每个模块的电参数信息，对所述时序路径进行仿真，得到所述时序路径的时序信息。
需要说明的是，存储的老化敏感量与参数信息的对应关系中的参数信息还可以为每个模块的电参数信息，在这种情况下，根据数字电路实际运行状态下的老化敏感量获取到的参数信息将为电参数信息。而数字电路的老化仿真的目的是验证时序信息是否满足预设时序，因此，还需要根据获取到的每个模块的电参数信息对该时序路径进行仿真，从而确定该时序路径的时序信息。
可选地，所述对于数字电路的每条时序路径，获取所述时序路径中的多个模块中每个模块的状态信息之前，还包括：
确定所述数字电路中的多条时序路径；
对于所述多条时序路径中的每条时序路径，将所述时序路径包括的多个单元进行分组，得到多个模块，所述多个单元中的每个单元均包括至少一个器件，所述时序路径包括所述多个模块和所述多个模块之间的连接关系。
其中，当对一个数字电路进行老化仿真时，首先需要确定该数字电路中的多条时序路径。在本发明实施例中，由于是以每条时序路径中的模块为单位进行老化仿真的，因此，对于确定的数字电路的多条时序路径中的每条时序路径，可以将该时序路径中的多个单元划分成多个模块。
可选地，所述基于所述每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中获取所述每个模块的参数信息之前，还包括：
确定所述数字电路的老化机制以及所述老化机制对应的老化参数，所述老化机制为所要分析的诱发数字电路老化的机制，所述老化参数为指示所述老化机制下数字电路性能变化的参数；
设置所述老化参数对应的多个老化敏感量；
确定所述多个老化敏感量中每个老化敏感量对应的参数信息；
将所述多个老化敏感量和每个老化敏感量对应的参数信息进行对应存储，得到所述老化敏感量与参数信息的对应关系。
需要说明的是，诱发数字电路老化的机制有多种，在进行老化仿真时，首先需要确定所要分析的老化机制。并且，老化机制造成的数字电路的性能的变化可以通过老化参数进行表征，因此，还需要确定老化机制对应的老化参数。
另外，当确定多个老化敏感量中每个老化敏感量对应的参数信息时，可以直接根据设置的多个老化敏感量计算得到多个时延信息。当然，也可以根据设置的多个老化敏感量确定对应的多个电参数信息，而不必进行大量的计算确定时延信息，在这种情况下，当确定每个模块的时延信息时，只需根据该模块对应的参数信息实时计算一个时延信息即可，也即是，减少了计算量，加快了整个仿真过程的速度，提高了仿真效率。
第二方面，提供了一种数字电路老化仿真装置，所述数字电路老化仿真装置具有实现上述第一方面中数字电路老化仿真方法的功能。所述数字电路老化仿真装置包括至少一个模块，该至少一个模块用于实现上述第一方面所提供的数字电路老化仿真方法。
第三方面，提供了一种数字电路老化仿真装置，所述数字电路老化仿真装置的结构中包括处理器和存储器，所述存储器用于存储支持所述数字电路老化仿真装置执行上述第一方面所提供的数字电路老化仿真方法的程序，以及存储用于实现上述第一方面所提供的数字电路老化仿真方法所涉及的数据。所述处理器被配置为用于执行所述存储器中存储的程序。所述存储设备的操作装置还可以包括通信总线，该通信总线用于该处理器与存储器之间建立连接。
第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面所述的数字电路老化仿真方法。
第五方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面所述的数字电路老化仿真方法。
上述第二方面、第三方面、第四方面和第五方面所获得的技术效果与第一方面中对应的技术手段获得的技术效果近似，在这里不再赘述。
本申请提供的技术方案带来的有益效果是：对于数字电路的每条时序路径，通过数字电路实际运行状态下该时序路径中的每个模块的状态信息确定每个模块的老化敏感量，并根据确定的每个模块的老化敏感量从存储的老化敏感量与参数信息的对应关系中获取参数信息，从而利用该参数信息判断该时序路径是否满足预设时序。由于状态信息中考虑了信号概率，而信号概率是数字电路实际运行中决定每个模块的老化程度的重要因素，并且信号概率考虑了数字电路的具体连接结构，因此，根据该状态信息计算每个模块的老化敏感量，相当于在每个模块的老化敏感量中考虑了该数字电路的具体连接结构以及实际运行状态，最终，根据该老化敏感量获取参数信息，并根据获取的参数信息确定的该时序路径的时序信息将更符合该数字电路的实际情况，也即是，根据该时序信息得到的仿真结果的精确度更高。
附图说明
图1是本发明实施例提供的一种终端的结构示意图；
图2A是本发明实施例提供的一种建立并存储老化敏感量与参数信息的对应关系的方法流程图；
图2B是本发明实施例提供的一种时序路径的模块划分示意图；
图3是本发明实施例提供的一种数字电路老化仿真方法的流程图；
图4A是本发明实施例提供的一种数字电路老化仿真装置结构示意图；
图4B是本发明实施例提供的另一种数字电路老化仿真装置结构示意图；
图4C是本发明实施例提供的另一种数字电路老化仿真装置结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
为了后续便于说明，在对本发明实施例进行详细的解释说明之前，先对本发明实施例中涉及的名词进行解释。
系统级芯片(System on Chip，SOC)：将大量的晶体管集成在一个芯片上，形成一个微小型的系统，用于实现特定的功能。
静态时序分析(Static Timing Analysis，STA)：静态时序分析是大规模数字集成电路设计中非常重要的一个方面。在数字电路的设计过程中，为了得到最佳的电路设计，在数字电路的结构逻辑、布局布线方面时序分析起着关键的作用。静态时序分析即检验数字电路的时延信息是否满足预设时序要求，以保证数字电路正常工作。
时序路径：每一条时序路径是数字电路中一个信号能够可以传播的逻辑路径。
模块：将时序路径中的至少一个单元划分成一组，组成一个模块，一条时序路径中可以由多个模块和多个模块之间的连接关系组成。
单元：一个单元可以包括至少一个器件，该器件可以为金属氧化物半导体(MetalOxide Semiconductor，MOS)器件，也可以为绝缘栅双极晶体管(Insulated-gate BipolarTransistor，IGBT)器件。并且，一个单元可以用于实现一个特定的功能，例如，一个与非门即可以为一个单元。
信号概率：在数字电路中，不同的单元或者模块的输出信号的占空比不同，即输出信号中逻辑“0”和逻辑“1”所占的比例不同。对于不同结构的时序路径，由于时序路径的工作信号的占空比不同，因此，老化程度也就不同。信号概率即用于表示单元或者模块在一定的仿真时间内统计的输出信号占空比，该信号概率将直接影响下一级单元或者模块的老化程度。
另外，在此对本发明实施例的应用场景予以介绍。当前数字电路的制造工艺已经进入纳米时代。在纳米工艺条件下，由于晶体管工艺尺寸大幅度缩小，因此，一个系统级芯片上的数字电路中可以集成大量的晶体管。目前，常用的晶体管主要为金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。随着集成度的提高，数字电路的复杂程度也急剧增加，使得数字电路本身的可靠性受到了严重威胁。影响数字电路可靠性的因素主要包括生产过程中的工艺偏差以及使用过程中的老化效应，其中，使用过程中的老化效应是影响数字电路可靠性的主要因素之一。由于老化会使数字电路的性能大大下降，甚至有可能引起整个数字电路的失效，因此，为了提高数字电路的可靠性，在数字电路的设计过程中，可以对数字电路进行老化仿真。
由于数字电路中包括多条时序路径，该多条时序路径只有满足一定的时序要求才能保证该数字电路正常工作。而数字电路的老化最直接的表现就是数字电路的时延，因此，对数字电路进行老化仿真，也即是验证一定老化敏感量下数字电路的多条时序路径是否满足预设时序。
在相关技术中，可以通过终端中安装的软件对数字电路进行老化仿真。其中，当通过修改老化库的底层模型并采用STA进行老化仿真时，由于只通过每个单元的输入电压转换时间和输出负载两个维度来获取老化库中的每个单元的单元时延增量，并没有考虑到该数字电路的具体结构以及运行状态特别是信号概率对时延增量的影响，因此，导致该数字电路的老化仿真的仿真精度不高。当采用抽取关键路径的方法进行老化仿真时，由于数字电路中关键路径会随着时间发生变化，因此，当前时刻抽取的关键路径很可能并不是该数字电路整个生命周期中的关键路径，显然，由此关键路径得到的仿真结果并不可靠。另外，如果为了减轻由于抽取的关键路径不合适带来的结果的不可靠性而抽取大量的关键路径进行仿真，那么，由于关键路径数量太多，又会造成仿真时间过长，仿真效率低下的问题。
基于上述问题，本发明实施例提供了一种数字电路仿真方法及装置，在该数字电路仿真方法中，对于数字电路的每条时序路径，终端可以获取该数字电路实际运行时该时序路径中多个模块中每个模块的状态信息，并根据该状态信息计算每个模块的老化敏感量，之后，终端可以根据每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息，并通过每个模块的参数信息确定该时序路径的时序信息，从而判断该时序路径是否满足预设时序。其中，由于状态信息中包括信号概率，而信号概率是数字电路实际运行中决定每个模块的老化程度的重要因素，因此，根据该状态信息计算每个模块的老化敏感量，相当于在每个模块的老化敏感量中考虑了该数字电路的具体连接结构以及实际运行状态，最终，根据该老化敏感量获取参数信息，并根据获取的参数信息确定的该时序路径的时序信息将更符合该数字电路的实际情况，也即是，根据该时序信息得到的仿真结果的精确度更高。
另外，由于该时序路径中的多个模块中每个模块均可以包括至少一个单元，也即是，可以将该时序路径中的多个单元划分成一个模块进行评估，这样，当根据每个模块获取参数信息来确定该时序路径的时序信息所需的时间将缩短，也即是，仿真时间将缩短，仿真效率提高。
图1是本发明实施例提供的一种终端的结构示意图。上述应用场景中的终端即可以通过图1所示的终端来实现。参见图1，该终端包括至少一个处理器101，通信总线102，存储器103以及至少一个通信接口104。
处理器101可以是一个通用中央处理器(Central Processing Unit，CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。
通信总线102可包括一通路，在上述组件之间传送信息。
存储器103可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其它类型的静态存储设备，随机存取存储器(random access memory，RAM))或者可存储信息和指令的其它类型的动态存储设备，也可以是电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(CompactDisc Read-Only Memory，CD-ROM)或其它光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，但不限于此。存储器103可以是独立存在，通过通信总线102与处理器101相连接。存储器103也可以和处理器101集成在一起。
通信接口104，使用任何收发器一类的装置，用于与其它设备或通信网络通信，如以太网，无线接入网(RAN)，无线局域网(Wireless Local Area Networks，WLAN)等。
在具体实现中，作为一种实施例，处理器101可以包括一个或多个CPU，例如图1中所示的CPU0和CPU1。
在具体实现中，作为一种实施例，终端可以包括多个处理器，例如图1中所示的处理器101和处理器105。这些处理器中的每一个可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。
在具体实现中，作为一种实施例，终端还可以包括输出设备106和输入设备107。输出设备106和处理器101通信，可以以多种方式来显示信息。例如，输出设备106可以是液晶显示器(liquid crystal display，LCD),发光二级管(light emitting diode，LED)显示设备，阴极射线管(cathode ray tube，CRT)显示设备，或投影仪(projector)等。输入设备107和处理器101通信，可以以多种方式接收用户的输入。例如，输入设备107可以是鼠标、键盘、触摸屏设备或传感设备等。
上述的终端可以是一个通用计算机设备或者是一个专用计算机设备。在具体实现中，终端可以是台式机、便携式电脑、网络服务器、掌上电脑(Personal DigitalAssistant，PDA)、移动手机、平板电脑、无线终端设备、通信设备或者嵌入式设备。本发明实施例不限定终端的类型。
其中，存储器103用于存储执行本申请方案的程序代码，并由处理器101来控制执行。处理器101用于执行存储器103中存储的程序代码108。程序代码108中可以包括一个或多个软件模块。上述应用场景中的终端可以通过处理器101以及存储器103中的程序代码108中的一个或多个软件模块，来对数字电路进行老化仿真。
在本发明实施例中，当终端对数字电路进行老化仿真时，首先可以根据所要分析的老化机制，建立并存储该数字电路的每个模块对应的老化敏感量与参数信息的对应关系，之后，当终端根据该数字电路实际运行时的状态信息确定了老化敏感量之后，即可以快速的从上述对应关系中获取到相应的参数信息，从而快速的完成该数字电路的老化仿真。因此，在本发明实施例中，终端首先可以根据图2A所示的步骤，得到老化敏感量与参数信息的对应关系，之后，再通过图3所示的步骤，完成对该数字电路的老化仿真。
图2A是本发明实施例提供的一种建立并存储老化敏感量与参数信息的对应关系的方法，该方法用于终端中，参见图2A，该方法包括：
步骤201：确定数字电路中的多条时序路径。
对于一个系统级芯片上的数字电路，该数字电路中将包括多条时序路径，而该多条时序路径必须满足一定的时序要求才能保证该数字电路正常工作。由于终端在进行数字电路的老化仿真时，需要验证多条时序路径的时序信息是否满足预设时序，因此，在建立老化敏感量与参数信息的对应关系时，也需要基于该数字电路的多条时序路径来确定相应的参数信息。因此，终端可以基于数字电路的设计逻辑对该数字电路进行层次结构划分，从而得到多条时序路径。其中，该多条时序路径中的每条时序路径均包括多个单元，信号通过该多个单元在该时序路径上进行传递。
步骤202：对于多条时序路径中的每条时序路径，将时序路径包括的多个单元进行分组，得到多个模块，多个单元中的每个单元均包括至少一个器件，时序路径包括多个模块和多个模块之间的连接关系。
当确定该数字电路的多条时序路径之后，由于每条时序路径均可以包括多个单元，因此，对于每条时序路径，如果基于该多个单元建立老化敏感量与参数信息的对应关系，那么，将得到大量的对应关系，并且计算量也较大。因此，为了减少计算量，可以将每条时序路径中的多个单元按照连接关系以及功能进行分组，从而得到多个模块。
其中，当对每条时序路径中的多个单元进行分组时，可以将该多个单元中相互连接且连接后用于实现一个特定功能的某几个单元划分成一个模块。或者，终端还可以将物理位置上相距较近的几个单元划分成一个模块。
例如，如图2B所示，假设该数字电路中的一条时序路径A中包括n个单元，终端可以将该时序路径A中具有相同功能的单元1、单元2以及单元3划分为一个模块，为模块1，而将单元4、单元5划分为另一个模块，为模块2。其中，每个模块包括的单元数量可以不同也可以相同。显然，终端也可以将一个单元当作一个模块。
需要说明的是，该多个单元中的每个单元均可以包括至少一个器件，该器件可以为MOS器件，也可以为IGBT器件，在本发明实施例接下来的部分，将以MOS器件为例进行解释说明。
另外，由于该数字电路包括多条时序路径，且该多条时序路径中的每条时序路径均可以采用步骤202-步骤204中的方法来确定老化敏感量与参数信息的对应关系，因此，在本实施例接下来的部分，将以时序路径A为例对相关方法进行解释说明。对该数字电路中的其他时序路径的处理均可以参照对该时序路径A的处理进行。
步骤203：确定数字电路的老化机制以及老化机制对应的老化参数，老化机制为所要分析的诱发数字电路老化的机制，老化参数为指示老化机制下数字电路性能变化的参数。
当确定了数字电路的时序路径A中的多个模块之后，终端可以确定所要分析的诱发该数字电路老化的老化机制，并确定该老化机制对应的老化参数。其中，常见的MOS器件的老化机制主要为热载流子注入(Hot Carrier Injection，HCI)效应和偏压温度不稳定性(Bias Temperature Instability，BTI)效应。HCI效应和BTI效应均是通过影响MOS器件的性能，从而导致数字电路的老化。
需要说明的是，当MOS器件在某种老化机制的影响下性能发生变化时，往往可以通过该MOS器件的某些参数的变化来表征该MOS器件的性能变化，这些参数即为老化参数。例如，不管是HCI效应还BTI效应，引起的MOS器件的性能的变化通常均可以通过该MOS器件的阈值电压Vth或者是饱和电流Idsat的变化来进行表征。例如，对于BTI效应所引起的MOS器件的老化，可以导致MOS器件的阈值电压Vth增大或者是饱和电流Idsat减小。其中，阈值电压Vth的变化也可以通过栅源电压Vgs的变化来等效。
步骤204：设置老化参数对应的多个老化敏感量。
当确定老化机制对应的老化参数之后，终端可以针对该时序路径A中多个模块中的每个模块，分别设置该老化参数对应的老化敏感量的数值范围，并在该数值范围内取多个值，得到该老化参数对应的多个老化敏感量。其中，终端可以为每个模块设置该老化参数对应的老化敏感量的一个数值范围，也可以设置多个，本发明实施例不进行具体限定。
需要说明的是，在当前的数字电路制造工艺下，由MOS器件老化带来的数字电路老化敏感量通常存在对应的已知极限值，当数字电路的老化敏感量超过该已知极限值，该数字电路中的每条时序路径的时序信息将很难满足时序要求。因此，用户可以将该已知极限值输入终端，终端可以根据该已知极限值，将0到该已知极限值之间的数值范围划分为多个数值范围，并且，对于该多个数值范围中的每个数值范围内取多个值，得到该老化参数对应的多个老化敏感量。当然，终端也可以不对0到已知极限值之间的数值范围进行划分，而是直接在0到已知极限值之间的数值范围内取多个值，得到该老化参数对应的多个老化敏感量。
例如，假设当前所要分析的老化机制为BTI，且确定的老化参数为阈值电压Vth，那么，对于该时序路径的多个模块中的模块1，终端可以设置阈值电压Vth对应的老化敏感量△Vth的数值范围为[0，0.01]，也即是，△Vth的范围在0到10mV之间。之后，终端可以在0到10mV之间取多个值，得到多个老化敏感量。例如，在0到10mV之间取6个值，分别为0，2mV，4mV，6mV，8mV，10mV，也即是，设置的老化敏感量分别为0，2mV，4mV，6mV，8mV，10mV。对于该时序路径的多个模块中除模块1的其他模块，也均可以采用同样的方法设置对应的多个老化敏感量。
步骤205：确定多个老化敏感量中每个老化敏感量对应的参数信息，并将多个老化敏感量和每个老化敏感量对应的参数信息进行对应存储，得到老化敏感量与参数信息的对应关系。
当确定老化机制对应的多个老化敏感量之后，终端可以确定该多个老化敏感量中每个老化敏感量对应的参数信息。其中，该参数信息可以为该时序路径A中每个模块对应的时延信息，也可以为每个模块对应的电参数信息。当该参数信息为每个模块对应的电参数信息时，该参数信息还可以为组成该模块的多个单元对应的电参数信息的集合。进一步地，由于组成该模块的多个单元中的每个单元均可以包括至少一个MOS器件，因此，每个模块的电参数信息还可以是组成该模块的所有MOS器件的电参数信息的集合。
例如，假设一个模块由三个单元组成，根据每个老化敏感量计算得到的参数信息可以是该模块对应的时延信息，也可以是该模块作为一个整体对应的电参数信息，当然，该参数信息还可以为该模块的三个单元分别对应的电参数信息的集合。进一步地，假设该三个单元中，单元1包括两个MOS器件，单元2包括四个MOS器件，单元3包括六个MOS器件，那么，该模块的参数信息也可以是组成这三个单元的12个MOS器件的电参数信息的集合。
需要说明的是，针对该多个老化敏感量中的每个老化敏感量，当终端计算该老化敏感量对应的参数信息时，如果该参数信息为时延信息，那么，终端可以根据该老化敏感量获取该老化敏感量对应的电参数信息，之后，终端可以根据获取到的电参数信息对该时序路径进行仿真，得到该老化敏感量对应的时延信息。其中，终端可以从存储的老化敏感量与电参数信息的对应关系中获取该电参数信息，也可以根据该老化敏感量通过预设的模型模拟计算该老化敏感量对应的电参数信息。
相应地，如果该参数信息为电参数信息，那么，终端可以直接获取存储的老化敏感量与电参数信息的对应关系，或者，终端可以通过上述确定电参数信息的方法得到老化敏感量与电参数信息的对应关系。
还需要说明的是，当该参数信息为电参数信息时，该电参数信息可以为直流(Direct Current，DC)参数信息，也可以为电流-电压曲线(IV Curve)信息。
在本申请中，当通过上述实施例中的方法得到该时序路径A中每个模块的老化敏感量和参数信息的对应关系之后，终端可以根据该数字电路实际运行的状态来获取上述老化敏感量和参数信息的对应关系中的参数信息，从而确定该时序路径A的时序信息，进而采用同样的方法确定该数字电路的多条时序路径中其他时序路径的时序信息，以完成该数字电路的老化仿真。具体的，如图3所示。
步骤301：对于数字电路的每条时序路径，获取时序路径中的多个模块中每个模块的状态信息，该模块包括至少一个单元，该状态信息为数字电路实际运行时的状态信息，且该状态信息包括输入电压转换时间、输出负载以及信号概率。
基于上述实施例中的步骤201的描述，终端对该数字电路进行了层次结构划分，并对得到的多条时序路径中的多个单元进行了分组，得到了多个模块。由于终端需要基于每条时序路径中的多个模块从上述实施例中确定的老化敏感量和参数信息的对应关系中获取该多个模块对应的参数信息，因此，终端需要根据上述实施例中划分模块的原则得到每条时序路径对应的多个模块，从而获取该多个模块中每个模块对应的参数信息。
在本实施例中，仍然以该数字电路的多条时序路径中的一条时序路径A为例进行解释说明。当终端获取该时序路径A的多个模块中每个模块的状态信息时，终端可以直接读取该数字电路实际运行时该时序路径包括的每个模块的状态信息，该状态信息可以包括输入电压转换时间、输出负载以及信号概率，但是该状态信息不仅限于上述所列的信息，还可以包括其他信息，如每个模块对应的电路节点的节点电参数信息，RC参数信息等。
例如，终端在步骤202中对该时序路径A中的多个单元划分得到了15个模块，对于该15个模块中的模块1，终端可以获取模块1在该数字电路实际运行状态下对应的输入电压转换时间、输出负载和信号概率。对于该时序路径1中的其他14个模块，终端均可以采用上述方法一一获取每个模块的状态信息，从而得到该时序路径1中15个模块对应的15组状态信息。
需要说明的是，MOS器件的老化与栅源电压强密切相关，栅源电压的大小以及栅源电压施加的时间的长短在一定程度上决定了MOS器件的老化程度。对应到实际电路中，也即是，两个相邻的MOS器件或者单元或者模块中，上一级的MOS器件或者单元或者模块的输出端对应的电路节点的信号概率将决定着下一级MOS器件或者单元或者模块的老化程度。也即是，信号概率能够反映该数字电路的实际运行状态以及该数字电路的具体连接结构，并且，信号概率直接影响数字电路的老化程度，因此，获取包括有该信号概率的每个模块的状态信息，得到多个状态信息，并根据多个状态信息通过步骤302-步骤304确定的该时序路径A的时序信息，更符合该数字电路的实际运行情况，也即是，可以进一步提高数字电路的仿真精度。
步骤302：基于每个模块的状态信息分别计算每个模块的老化敏感量。
当确定该时序路径A的每个模块的状态信息之后，终端可以根据每个模块的状态信息，通过预设模型分别计算每个模块的老化敏感量。其中，该预设模型可以通过式(1)表示：
F＝f(t)*f(a)*f(b)*f(c)… (1)
其中，F为老化敏感量，f(t)为时间因子t对老化敏感量F的贡献，f(a)、f(b)和f(c)分别表示因子a、因子b和因子c等其他因子在当前状态信息下对老化敏感量F的贡献。
例如，对于HCI效应或者BTI效应，当老化敏感量为△Vth时，该因子a、因子b或者因子c等其他因子除了包括输入电压转换时间、输出负载和信号概率之外，还可以包括该数字电路实际运行时的栅源电压Vgs，也可以包括每个模块对应的DC参数信息和交流(Alternating Current)参数信息，或者是每个模块对应的RC参数信息，还可以包括该数字电路实际运行状态下模块的温度信息。当然，对于仅包含有一个单元的模块，计算该单元的老化敏感量时还可以考虑该单元中MOS器件本身的工艺参数对老化敏感量的影响。
式(2)是本发明实施例示出的一种△Vth的计算示例：
Figure BDA0001279713670000101
其中，MTTF为平均失效前时间，可以定义为随机变量、出错时间等的期望值，是用来衡量可靠性的一个参数。Vgs为栅源电压，栅源电压的大小以及施加时间的长短可以决定电路节点上的信号概率。T为实际运行状态下模块的温度，对于HCI效应或者BTI效应，都是发生在一定的温度下的，也即是，温度将直接影响HCI效应和BTI效应。L为MOS器件的沟长，AC表示交流参数信息，DC表示直流参数信息，ν1、ν2、ν3、ν4和ν5均为常量。
步骤303：基于每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息。
当确定每个模块的老化敏感量之后，终端可以根据确定的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息。其中，基于步骤204的描述，由于终端在确定老化参数对应的老化敏感量时，针对该时序路径A中的每个模块，可以先设置该老化参数对应的老化敏感量的数值范围，因此，针对该时序路径A中的多个模块中的任一模块，终端可以从存储的该模块的老化敏感量与参数信息的对应关系中先查找包含该模块的老化敏感量的数值范围，之后，从该数值范围中获取与该模块的老化敏感量相等的老化敏感量对应的参数信息。
需要说明的是，由于终端在建立老化敏感量与参数信息的对应关系时，设置的老化敏感量的数量是有限的，并没有对所有的老化敏感量进行穷举，因此，对于时序路径A的多个模块中的任一模块，在存储的该模块的老化敏感量与参数信息的对应关系中可能并不存在与当前确定的该模块的老化敏感量相等的老化敏感量，也即是，根据当前确定的该模块的老化敏感量，并不能直接获取到对应的参数信息。在这种情况下，终端可以从存储的该模块的老化敏感量与参数信息的对应关系中，获取第一老化敏感量对应的第一参数信息以及第二老化敏感量对应的第二参数信息，并根据第一参数信息和第二参数信息进行插值计算，得到该模块的老化敏感量对应的参数信息。其中，第一老化敏感量是指小于该模块的老化敏感量的多个老化敏感量中与该模块的老化敏感量最接近的一个老化敏感量，第二老化敏感量是指大于该模块的老化敏感量的多个老化敏感量中与该模块的老化敏感量最接近的一个老化敏感量。
例如，假设对于某个模块，存储的老化敏感量与参数信息的对应关系中只存在0，2mV，4mV，6mV，8mV，10mV等老化敏感量对应的参数信息，而通过步骤302确定的该模块的老化敏感量是3mV，此时，终端可以从存储的老化敏感量与参数信息的对应关系中获取第一老化敏感量2mV对应的第一参数信息A和第二老化敏感量4mV对应的第二参数信息B，之后，终端可以根据获取到的第一参数信息A、第二参数信息B、第一参数信息A对应的第一老化敏感量、第二参数信息B对应的第二老化敏感量以及该模块的老化敏感量，通过插值法计算得到该模块的老化敏感量对应的参数信息。
步骤304：基于每个模块的参数信息，确定时序路径的时序信息，以判断时序路径是否满足预设时序。
当通过步骤303中的方法获取到该时序路径A上的每个模块的参数信息之后，终端可以根据该参数信息确定该时序路径的时序信息。基于步骤205中的描述可知，该参数信息既可以为每个模块对应的时延信息，也可以为每个模块对应的电参数信息。因此，根据存储的老化敏感量与参数信息的对应关系中该参数信息的类型的不同，终端可以通过不同的方式确定该时序路径A的时序信息。
第一种方式：当每个模块的参数信息为时延信息时，将时序路径中的多个模块的参数信息进行累加，得到该时序路径的时序信息。
当存储的老化敏感量与参数信息的对应关系中的参数信息为时延信息时，那么，终端可以将获取到的该时序路径A中的多个模块的多个时延信息进行累加，从而得到该时序路径A的总时延信息，该总时延信息即为该时序路径A的时序信息。由于对数字电路进行老化仿真，即是验证在老化机制的影响下该数字电路的时序信息是否还满足预设时序，因此，当确定该时序路径A的总延时信息之后，终端可以判断该时序路径A的总时延信息是否大于预设时延，如果该总时延信息不大于预设时延，那么，终端可以确定该时序路径A的时序信息满足预设时序，如果该总时延信息大于预设时延，那么，终端可以确定该时序路径A的时序信息不满足预设时序。
对于该数字电路中包括的多条时序路径，终端均可以采用上述方法对每条时序路径的时序信息进行一一验证，当终端对该数字电路包括的多条时序路径的时序信息均完成了验证，那么，终端也就完成了该数字电路的老化仿真。
第二种方式：当每个模块的参数信息为电参数信息时，基于每个模块的电参数信息，对时序路径进行仿真，得到时序路径的时序信息。
当存储的老化敏感量与参数信息的对应关系中的参数信息为电参数信息时，终端可以根据获取到的该时序路径的多个模块的多个电参数信息，对该时序路径进行简单的仿真，从而得到该时序路径的时序信息。
需要说明的是，由于该电参数信息可以为每个模块对应的总的电参数信息，也可以为每个模块的多个单元对应的多个电参数信息的集合，还可以为每个模块的多个单元包括的多个器件对应的电参数信息的集合，因此，终端可以根据该电参数信息的不同，采用不同的方法对该数字电路进行仿真。
其中，当该电参数信息为每个模块对应的总的电参数信息时，终端可以以模块为单位，以获取到的多个模块的多个电参数信息为该时序路径A中多个模块的仿真参数，对该时序路径A进行仿真，从而得到该时序路径A的时序信息。当该电参数信息为每个模块包括的多个单元对应的电参数信息时，终端可以以单元为单位，也即是，将每个模块拆分成单元，并根据获取到的多个单元的多个电参数信息为该时序路径A中多个单元的仿真参数，对该时序路径进行仿真。同理，当该电参数信息为每个模块的多个单元包括的多个器件对应的电参数信息的集合时，终端显然可以将该时序路径拆分为多个器件以及该多个器件的连接关系来进行仿真。
还需要说明的是，在该种实现方式中，由于存储的老化敏感量与参数信息的对应关系中的参数信息为电参数信息，因此，终端可以根据确定的每个模块的老化敏感量实时进行仿真得到时序信息，也即是，终端在建立老化敏感量与参数信息的对应关系时，不必进行多次运算来确定多个老化敏感量对应的多个时延信息，而是可以在确定了实际运行状态下的老化敏感量之后只实时计算一个时延信息，减少了终端的运算量，加快了数字电路老化仿真的速度。
在本发明实施例中，对于数字电路的每条时序路径，终端可以获取该数字电路实际运行时该时序路径中多个模块中每个模块的状态信息，并根据该状态信息计算每个模块的老化敏感量，之后，终端可以根据每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息，并通过每个模块的参数信息确定该时序路径的时序信息，从而判断该时序路径是否满足预设时序。其中，由于状态信息中包括信号概率，而信号概率是数字电路实际运行中决定每个模块的老化程度的重要因素，因此，根据该状态信息计算每个模块的老化敏感量，相当于在每个模块的老化敏感量中考虑了该数字电路的具体连接结构以及实际运行状态，最终，根据该老化敏感量获取参数信息，并根据获取的参数信息确定的该时序路径的时序信息将更符合该数字电路的实际情况，也即是，根据该时序信息得到的仿真结果的精确度更高。
另外，由于该时序路径中的多个模块中每个模块均可以包括至少一个单元，也即是，可以将该时序路径中的多个单元划分成一个模块进行评估，这样，当根据每个模块获取参数信息来确定该时序路径的时序信息所需的时间将缩短，也即是，仿真时间将缩短，仿真效率提高。
参见图4A，本发明实施例提供了一种数字电路老化仿真装置，该数字电路老化仿真装置用于执行上述图2A和图3中的数字电路老化仿真方法，该数字电路老化仿真装置包括第一获取模块401、计算模块402、第二获取模块403和第一确定模块404：
第一获取模块401，用于执行上述实施例中的步骤301；
计算模块402，用于执行上述实施例中的步骤302；
第二获取模块403，用于执行上述实施例中的步骤303；
第一确定模块404，用于执行上述实施例中的步骤304。
可选地，第一确定模块404用于：
当每个模块的参数信息为时延信息时，将时序路径中的多个模块的参数信息进行累加，得到时序路径的时序信息。
可选地，第一确定模块404用于：
当每个模块的参数信息为电参数信息时，基于每个模块的电参数信息，对时序路径进行仿真，得到时序路径的时序信息。
可选地，参见图4B，该数字电路老化仿真装置还包括：
第二确定模块405，用于确定数字电路中的多条时序路径；
分组模块406，用于对于多条时序路径中的每条时序路径，将时序路径包括的多个单元进行分组，得到多个模块，多个单元中的每个单元均包括至少一个器件，时序路径包括多个模块和多个模块之间的连接关系。
可选地，参见图4C，该数字电路老化仿真装置还包括：
第三确定模块407，用于确定数字电路的老化机制以及老化机制对应的老化参数，老化机制为所要分析的诱发数字电路老化的机制，老化参数为指示老化机制下数字电路性能变化的参数；
设置模块408，用于设置老化参数对应的多个老化敏感量；
第四确定模块409，用于确定多个老化敏感量中每个老化敏感量对应的参数信息；
存储模块410，用于将多个老化敏感量和每个老化敏感量对应的参数信息进行对应存储，得到老化敏感量与参数信息的对应关系。
综上所述，在本发明实施例中，对于数字电路的每条时序路径，终端可以获取该数字电路实际运行时该时序路径中多个模块中每个模块的状态信息，并根据该状态信息计算每个模块的老化敏感量，之后，终端可以根据每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取每个模块的参数信息，并通过每个模块的参数信息确定该时序路径的时序信息，从而判断该时序路径是否满足预设时序。其中，由于状态信息中包括信号概率，而信号概率是数字电路实际运行中决定每个模块的老化程度的重要因素，因此，根据该状态信息计算每个模块的老化敏感量，相当于在每个模块的老化敏感量中考虑了该数字电路的具体连接结构以及实际运行状态，最终，根据该老化敏感量获取参数信息，并根据获取的参数信息确定的该时序路径的时序信息将更符合该数字电路的实际情况，也即是，根据该时序信息得到的仿真结果的精确度更高。
另外，由于该时序路径中的多个模块中每个模块均可以包括至少一个单元，也即是，可以将该时序路径中的多个单元划分成一个模块进行评估，这样，当根据每个模块获取参数信息来确定该时序路径的时序信息所需的时间将缩短，也即是，仿真时间将缩短，仿真效率提高。
需要说明的是：上述实施例提供的数字电路老化仿真装置在进行数字电路老化仿真时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的数字电路老化仿真装置与数字电路老化仿真方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意结合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如：同轴电缆、光纤、数据用户线(Digital Subscriber Line，DSL))或无线(例如：红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如：软盘、硬盘、磁带)、光介质(例如：数字通用光盘(Digital Versatile Disc，DVD))、或者半导体介质(例如：固态硬盘(Solid State Disk，SSD))等。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述为本申请提供的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种数字电路老化仿真方法，其特征在于，所述方法包括：
对于数字电路的每条时序路径，获取所述时序路径中的多个模块中每个模块的状态信息，所述模块包括至少一个单元，所述状态信息为所述数字电路实际运行时的状态信息，且所述状态信息包括输入电压转换时间、输出负载、信号概率、节点电参数信息以及RC参数信息；
根据所述每个模块的状态信息，通过预设模型分别计算所述每个模块的老化敏感量；
基于所述每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取所述每个模块的参数信息，所述参数信息包括电参数信息或时延信息；
当获取不到第一模块的老化敏感量对应的参数信息时，从所述老化敏感量与参数信息的对应关系中获取第一老化敏感量对应的第一参数信息和第二老化敏感量对应的第二参数信息，并根据所述第一参数信息和所述第二参数信息进行插值计算，以得到所述第一模块的老化敏感量对应的参数信息，所述第一模块为所述时序路径的多个模块中的任一模块，所述第一老化敏感量是指小于所述第一模块的老化敏感量的多个老化敏感量中与所述第一模块的老化敏感量最接近的一个老化敏感量，所述第二老化敏感量是指大于所述第一模块的老化敏感量的多个老化敏感量中与所述第一模块的老化敏感量最接近的一个老化敏感量；
基于所述每个模块的参数信息，确定所述时序路径的时序信息，以判断所述时序路径是否满足预设时序。
2.如权利要求1所述的方法，其特征在于，所述基于所述每个模块的参数信息，确定所述时序路径的时序信息，包括：
当所述每个模块的参数信息为时延信息时，将所述时序路径中的多个模块的参数信息进行累加，得到所述时序路径的时序信息。
3.如权利要求1所述的方法，其特征在于，所述基于所述每个模块的参数信息，确定所述时序路径的时序信息，包括：
当所述每个模块的参数信息为电参数信息时，基于所述每个模块的电参数信息，对所述时序路径进行仿真，得到所述时序路径的时序信息。
4.如权利要求1所述的方法，其特征在于，所述对于数字电路的每条时序路径，获取所述时序路径中的多个模块中每个模块的状态信息之前，还包括：
确定所述数字电路中的多条时序路径；
对于所述多条时序路径中的每条时序路径，将所述时序路径包括的多个单元进行分组，得到多个模块，所述多个单元中的每个单元均包括至少一个器件，所述时序路径包括所述多个模块和所述多个模块之间的连接关系。
5.如权利要求1所述的方法，其特征在于，所述基于所述每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中获取所述每个模块的参数信息之前，还包括：
确定所述数字电路的老化机制以及所述老化机制对应的老化参数，所述老化机制为所要分析的诱发数字电路老化的机制，所述老化参数为指示所述老化机制下数字电路性能变化的参数；
设置所述老化参数对应的多个老化敏感量；
确定所述多个老化敏感量中每个老化敏感量对应的参数信息；
将所述多个老化敏感量和每个老化敏感量对应的参数信息进行对应存储，得到所述老化敏感量与参数信息的对应关系。
6.一种数字电路老化仿真装置，其特征在于，所述装置包括：
第一获取模块，用于对于数字电路的每条时序路径，获取所述时序路径中的多个模块中每个模块的状态信息，所述模块包括至少一个单元，所述状态信息为所述数字电路实际运行时的状态信息，且所述状态信息包括输入电压转换时间、输出负载、信号概率、节点电参数信息以及RC参数信息；
计算模块，用于根据所述每个模块的状态信息，通过预设模型分别计算所述每个模块的老化敏感量；
第二获取模块，用于基于所述每个模块的老化敏感量，从存储的老化敏感量与参数信息的对应关系中分别获取所述每个模块的参数信息，所述参数信息包括电参数信息或时延信息；
第一确定模块，用于基于所述每个模块的参数信息，确定所述时序路径的时序信息，以判断所述时序路径是否满足预设时序；
所述装置还包括用于执行以下步骤的模块：
当获取不到第一模块的老化敏感量对应的参数信息时，从所述老化敏感量与参数信息的对应关系中获取第一老化敏感量对应的第一参数信息和第二老化敏感量对应的第二参数信息，并根据所述第一参数信息和所述第二参数信息进行插值计算，以得到所述第一模块的老化敏感量对应的参数信息，所述第一模块为所述时序路径的多个模块中的任一模块，所述第一老化敏感量是指小于所述第一模块的老化敏感量的多个老化敏感量中与所述第一模块的老化敏感量最接近的一个老化敏感量，所述第二老化敏感量是指大于所述第一模块的老化敏感量的多个老化敏感量中与所述第一模块的老化敏感量最接近的一个老化敏感量。
7.如权利要求6所述的装置，其特征在于，所述第一确定模块用于：
当所述每个模块的参数信息为时延信息时，将所述时序路径中的多个模块的参数信息进行累加，得到所述时序路径的时序信息。
8.如权利要求6所述的装置，其特征在于，所述第一确定模块用于：
当所述每个模块的参数信息为电参数信息时，基于所述每个模块的电参数信息，对所述时序路径进行仿真，得到所述时序路径的时序信息。
9.如权利要求6所述的装置，其特征在于，所述装置还包括：
第二确定模块，用于确定所述数字电路中的多条时序路径；
分组模块，用于对于所述多条时序路径中的每条时序路径，将所述时序路径包括的多个单元进行分组，得到多个模块，所述多个单元中的每个单元均包括至少一个器件，所述时序路径包括所述多个模块和所述多个模块之间的连接关系。
10.如权利要求6所述的装置，其特征在于，所述装置还包括：
第三确定模块，用于确定所述数字电路的老化机制以及所述老化机制对应的老化参数，所述老化机制为所要分析的诱发数字电路老化的机制，所述老化参数为指示所述老化机制下数字电路性能变化的参数；
设置模块，用于设置所述老化参数对应的多个老化敏感量；
第四确定模块，用于确定所述多个老化敏感量中每个老化敏感量对应的参数信息；
存储模块，用于将所述多个老化敏感量和每个老化敏感量对应的参数信息进行对应存储，得到所述老化敏感量与参数信息的对应关系。
CN201710281861.5A 2017-04-26 2017-04-26 数字电路老化仿真方法及装置 Active CN108804719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710281861.5A CN108804719B (zh) 2017-04-26 2017-04-26 数字电路老化仿真方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710281861.5A CN108804719B (zh) 2017-04-26 2017-04-26 数字电路老化仿真方法及装置

Publications (2)

Publication Number Publication Date
CN108804719A CN108804719A (zh) 2018-11-13
CN108804719B true CN108804719B (zh) 2021-04-09

Family

ID=64069290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710281861.5A Active CN108804719B (zh) 2017-04-26 2017-04-26 数字电路老化仿真方法及装置

Country Status (1)

Country Link
CN (1) CN108804719B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110632501B (zh) * 2019-09-27 2022-05-06 上海兆芯集成电路有限公司 集成电路的操作特性的预测方法与装置
CN111950214A (zh) * 2020-08-14 2020-11-17 Oppo广东移动通信有限公司 一种时序分析方法、装置、设备以及计算机存储介质
CN112149370B (zh) * 2020-09-29 2022-11-15 海光信息技术股份有限公司 芯片老化的静态时序分析方法、装置和电子设备
CN117236239B (zh) * 2023-11-10 2024-02-20 成都翌创微电子有限公司 用于数字电路验证的通用连通性测试方法、设备和介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018646A (zh) * 2011-09-21 2013-04-03 北京大学深圳研究生院 一种面向SoC芯片的晶圆级高温老化测试调度方法
CN103744008A (zh) * 2013-12-12 2014-04-23 华为技术有限公司 确定电路老化性能的方法和装置
CN106353358A (zh) * 2016-09-08 2017-01-25 哈尔滨工程大学 一种温度控制装置加热膜老化的检测方法
US9621161B1 (en) * 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102435931B (zh) * 2011-11-02 2013-11-20 中国科学院计算技术研究所 基于测量漏电变化的在线电路老化预测方法
CN103310028B (zh) * 2012-03-07 2017-08-15 飞思卡尔半导体公司 考虑器件老化的设计集成电路的方法
CN105843974B (zh) * 2015-01-15 2019-07-19 华为技术有限公司 电路老化仿真方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018646A (zh) * 2011-09-21 2013-04-03 北京大学深圳研究生院 一种面向SoC芯片的晶圆级高温老化测试调度方法
CN103744008A (zh) * 2013-12-12 2014-04-23 华为技术有限公司 确定电路老化性能的方法和装置
US9621161B1 (en) * 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
CN106353358A (zh) * 2016-09-08 2017-01-25 哈尔滨工程大学 一种温度控制装置加热膜老化的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Improvement of ageing simulation of electronic circuits based on behavioural modelling;F. Marc 等;《Proceedings of the 12th International Symposium on the Physical and Failure Analysis of Integrated Circuits》;20050725;第195-199页 *
基于时-空冗余的集成电路老化失效防护方法;严鲁明 等;《电子测量与仪器学报》;20130131;第27卷(第1期);第38-44页 *

Also Published As

Publication number Publication date
CN108804719A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
CN108804719B (zh) 数字电路老化仿真方法及装置
US9177096B2 (en) Timing closure using transistor sizing in standard cells
CN101826124A (zh) 分析集成电路效能的系统与方法
US11763052B2 (en) Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
US20200209070A1 (en) Temperature sensor
US20130080090A1 (en) Aging-based usage metering of components
JPWO2007037017A1 (ja) 消費電力解析方法及び消費電力解析装置
US20170371761A1 (en) Real-time performance tracking using dynamic compilation
WO2018188081A1 (en) Pessimism reduction in static timing analysis
US20080026489A1 (en) Method and system for modeling statistical leakage-current distribution
US10318696B1 (en) Efficient techniques for process variation reduction for static timing analysis
US8448110B2 (en) Method to reduce delay variation by sensitivity cancellation
CN110019538B (zh) 一种数据表切换方法及装置
CN110096315B (zh) 一种组件加载方法和装置
US20230252192A1 (en) Hardware trojan detection method, hardware trojan detection device, and program for hardware trojan detection
CN112149370B (zh) 芯片老化的静态时序分析方法、装置和电子设备
CN115482869A (zh) 一种注错测试方法、装置、电子设备及存储介质
US20140013294A1 (en) Method for ranking paths for power optimization of an integrated circuit design and corresponding computer program product
CN112100950A (zh) 用于芯片设计的方法、系统、设备以及存储介质
US8949249B2 (en) Techniques to find percentiles in a distributed computing environment
CN115293083B (zh) 集成电路时序预测方法、装置、电子设备及存储介质
US9665673B2 (en) Input capacitance modeling for circuit performance
CN113282624B (zh) 规则匹配方法、装置、电子设备及存储介质
US20220155839A1 (en) Device and method for updating register transfer level power model
CN117632734A (zh) 一种数据库的性能测试方法、电子设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant