CN108766952B - 电可编程熔丝结构、集成电路及电子装置 - Google Patents
电可编程熔丝结构、集成电路及电子装置 Download PDFInfo
- Publication number
- CN108766952B CN108766952B CN201810496022.XA CN201810496022A CN108766952B CN 108766952 B CN108766952 B CN 108766952B CN 201810496022 A CN201810496022 A CN 201810496022A CN 108766952 B CN108766952 B CN 108766952B
- Authority
- CN
- China
- Prior art keywords
- fuse
- electrically programmable
- integrated circuit
- programmable fuse
- fuse structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种电可编程熔丝结构、集成电路及电子装置,所述电可编程熔丝结构,对连接阳极和阴极的熔丝的几何形状进行优化设计,即在熔丝的热量集中位置处增设加宽部,以加宽该位置的熔丝宽度,减小此处的电阻,降低此处的热量积累速率,可以使得熔丝能够承受更高的编程电流而不发生编程击穿,提高电可编程熔丝结构的编程窗口上限,而且同时不会影响其编程窗口下限,由此可以扩大电可编程熔丝结构的编程窗口,降低编程失效率。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种电可编程熔丝结构、集成电路及电子装置。
背景技术
电可编程熔丝(Electrically Programmable Fuse,以下简称EFUSE)是集成电路中一种能与CMOS逻辑器件兼容的一次性编程器件,根据电迁移理论,通过电熔丝被电流的熔断与否来存储信息或进行电路修复等,EFUSE可以用金属(铝、铜等)或硅制成,典型的EFUSE包括阳极和阴极,以及位于阳极和阴极之间且与两者相连接的熔丝(Fuse Link)。EFUSE对可靠性要求极高,可达到ppm量级的要求,且大的编程窗口对EFUSE可靠性的提高具有显著意义。因此需要一种新的EFUSE结构,扩大EFUSE的编程窗口,降低EFUSE的编程失效率。
发明内容
本发明的目的在于提供一种电可编程熔丝结构、集成电路及电子装置,能够扩大电可编程熔丝结构的编程窗口,降低电可编程熔丝结构的编程失效率。
为了实现上述目的,本发明提供一种电可编程熔丝结构,包括阳极、阴极以及连接所述阳极和所述阴极的熔丝;所述熔丝的热量集中位置上设置有加宽部,所述加宽部使得所述热量集中位置处的熔丝宽度相对其他位置的熔丝宽度大。
可选的,所述热量集中位置为所述熔丝的中点位置。
可选的,所述加宽部为沿所述熔丝宽度方向设置在所述热量集中位置处的一侧上的耳部;或者,所述加宽部包括两个耳部,所述两个耳部沿所述熔丝宽度方向对称的分布在所述热量集中位置处的两侧上。
可选的,所述耳部的形状为规则的多边形、椭圆形或扇形。
可选的,所述电可编程熔丝结构还包括导电插塞以及与所述导电插塞电连接的金属互连线,所述导电插塞相应地设置在所述阴极和阳极上方并与所述阴极和阳极电接触。
可选的,所述电可编程熔丝结构为多晶硅熔丝结构,所述阳极、所述阴极以及所述熔丝均包括多晶硅层以及位于所述多晶硅层之上的金属硅化物层。
本发明还提供一种集成电路,包括至少一个本发明的电可编程熔丝结构。
可选的,所述集成电路包括n×m个所述电可编程熔丝结构构成的存储阵列,其中,n≥1,且为正整数,m≥1,且为正整数;同一行的所述电可编程熔丝结构的阳极连接至相同的一条金属互连线上,同一列的电可编程熔丝结构的阴极连接至相同的另一条金属互连线上。
可选的,所述集成电路为数字集成电路、模拟集成电路或数模混合集成电路。
本发明还提供一种电子装置,包括本发明的集成电路。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的电可编程熔丝结构,对连接阳极和阴极的熔丝(Fuse link)的几何形状进行优化设计,即在熔丝的热量集中位置处增设加宽部(Wing-fuse),以加宽该位置的熔丝宽度,减小此处的电阻,降低此处的热量积累速率,可以使得熔丝能够承受更高的编程电流而不发生编程击穿,提高电可编程熔丝结构的编程窗口上限,而且同时不会影响其编程窗口下限,由此可以扩大电可编程熔丝结构的编程窗口,降低编程失效率。
2、本发明的集成电路和电子装置,因具有本发明的电可编程熔丝结构,性能得到改善。
附图说明
图1是本发明一实施例的电可编程熔丝结构的俯视示意图;
图2是图1所示的电可编程熔丝结构的剖面示意图;
图3是本发明另一实施例的电可编程熔丝结构的俯视示意图;
图4是本发明又一实施例的电可编程熔丝结构的俯视示意图。
具体实施方式
正如背景技术中所述,多晶硅EFUSE结构也包括阳极和阴极,以及位于阳极和阴极之间且与两者相连接的熔丝(Fuse Link)。多晶硅EFUSE结构的编程失效的原因主要有两种:编程不充分和编程过度。多晶硅EFUSE结构的几何形状设计是提高其编程成功率及可靠性的重要方面,而具申请人了解到,目前多晶硅EFUSE结构的几何形状设计主要集中在阴极、阳极的形状设计以及熔丝的整体长度和整体宽度的选择上,这些几何形状设计主要用于从热量分布及应力分布上优化编程,降低EFUSE编程失效率,并且目前的这些多晶硅EFUSE结构的几何形状优化方案中没有针对熔丝的几何形状进行设计,即这些几何形状设计没有从连接阳极和阴极的熔丝的热量分布上优化编程。但是申请人经过长时间的研究分析发现,在多晶硅EFUSE结构的编程过程中,熔丝(Fuse link)的热量集中是编程过度的一个非常重要的原因,因此,申请人创新性地来针对熔丝的几何形状进行设计,以进一步降低编程失效率,提高可靠性。
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图1,本发明一实施例提供一种电可编程熔丝结构,包括阳极101、阴极102以及连接所述阳极101和所述阴极102的熔丝103。所述熔丝103的热量集中位置上设置有加宽部103a,所述加宽部103a使得所述热量集中位置处的熔丝宽度相对其他位置的熔丝宽度大。
请参考图2,本实施例的电可编程熔丝结构为多晶硅EFUSE结构,其包括多晶硅层100a以及位于多晶硅层100a之上的金属硅化物层100b,所述多晶硅层100a和金属硅化物层100b形成多晶硅EFUSE结构的阳极101、阴极102以及连接阳极101与阴极102的熔丝103。本实施例的电可编程熔丝结构还包括多个导电插塞105以及与所述多个导电插塞105电连接的金属互连线104,各个所述导电插塞105相应地设置在所述阴极101和阳极102上方并与所述阴极101和阳极102电接触,且阴极101上方的金属互连线和阳极102上方的金属互连线是分离的,能够将阴极101和阳极102电连接至不同的信号上。
此外,阳极101和阴极102可以称作EFUSE的头部(head),两者的形状可以相同,也可以不同,且两者的形状可以分别是矩形、椭圆形、三角形、梯形等规则的多边形,以有利于制作。金属硅化物层100b的材料可以为硅化镍、硅化钛、硅化钴、硅化钽、硅化铂或其他合适的材料,以利于提高器件的电学性能。
熔丝103可以在整体上呈直线型,其热量集中位置一般是熔丝103的中点位置,所述加宽部(Wing-fuse)即设置在所述熔丝103的中点位置处,包括沿所述熔丝103的宽度方向对称的分布在所述热量集中位置处的两侧上的耳部103a和103b,耳部103a和103b两个耳部的对称设置方式可以在热量集中位置处实现均衡的效果。在本发明其他实施例中,也可以根据器件性能要求需要,沿所述熔丝宽度方向仅在所述热量集中位置处的一侧上设置一个耳部103a以作为所述加宽部,如图3所示。耳部103a可以是任意形状,优选的,所述耳部103a的形状为规则的多边形(例如为矩形、三角形、L形、T形、五边形等)、椭圆形或扇形,且所述耳部103a与所述熔丝103的其他部分是一体成型的,由此可以降低工艺难度。
经申请人多次测试发现,在直线型的熔丝103的中心位置上设置加宽部103a后,熔丝103中心位置处的电阻相对变小,热量积累速率将低,可以承受更高的编程电流且不会发生编程击穿,从而提高电可编程熔丝结构的编程条件上限;而且,增加的加宽部103a不会影响电可编程熔丝结构编程窗口下限;由此可知,在熔丝103的热量集中位置设置加宽部103a,可以扩大电可编程熔丝结构的编程窗口,降低电可编程熔丝结构的编程失效率,即提高电可编程熔丝结构的编程成功率。
此外,熔丝103除中心位置的以外部分的线宽可以均相等,所述加宽部103a实质上是熔丝103的中点处加宽出来的多晶硅层100a,由此避免对现有技术中对熔丝整体加宽时造成的器件面积的消耗以及熔丝长宽比的降低,增强了电子可编程熔丝器结构的熔断性能,且有利于器件的尺寸缩小和可靠性提高。本发明的技术方案并不仅仅限于多晶硅熔丝结构,还可以适用于其他种类的EFUSE器件,即其他种类的EFUSE器件也可以通过在熔丝上设置相应的加宽部来优化器件性能。
需要说明的是,不同的电子可编程熔丝器结构中的熔丝103的长度、宽度不完全相同,而且制造工艺中一些工艺偏差的影响,导致熔丝103的热量集中位置(即热点)不一定是中点位置,且热量集中位置的数量也可能是多个,此外一些电子可编程熔丝器结构中的熔丝103的形状也可能不是直线型(例如为弧线形),其热量集中位置可能包含中点位置,也可能不含中点位置,由此,可以先根据相应的测试确定出相应的电子可编程熔丝器结构的熔丝103上的热量集中位置,其数量可以是多个,然后在电子可编程熔丝器结构的制造过程中对其熔丝103上的加宽部做相应的调整,例如图4示出的一种具有多个加宽部的电子可编程熔丝器结构,其阳极101和阴极102之间的熔丝103上有三处热量集中位置,对应的设置三个加宽部103a。
本发明还提供一种集成电路,包括至少一个本发明的电可编程熔丝结构。当所述电可编程熔丝结构用于信息存储时,所述集成电路可以包括n×m个所述电可编程熔丝结构构成的存储阵列,其中,n≥1,且为正整数,m≥1,且为正整数;同一行的所述电可编程熔丝结构的阳极连接至相同的一条金属互连线上(例如是字线或位线或一些相应的MOS晶体管或二极管),同一列的电可编程熔丝结构的阴极连接至相同的另一条金属互连线(例如是位线或字线或一些相应的MOS晶体管或二极管)上。当电可编程熔丝结构用于电路修复等时,所述集成电路可以为数字集成电路、模拟集成电路或数模混合集成电路。本发明实施例的集成电路,由于使用了本发明的电可编程熔丝结构,性能得到改善。
本发明还提供一种电子装置,包括本发明的集成电路以及与所述集成电路相连的电子组件。其中,该集成电路为包含本发明的电可编程熔丝结构的集成电路,该电子组件可以为分立器件、集成电路等任何电子组件。本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括上述集成电路的中间产品。
本发明实施例的电子装置,由于使用了上述的集成电路,因而性能得到改善。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种电可编程熔丝结构,其特征在于,包括阳极、阴极以及连接所述阳极和所述阴极的熔丝;所述熔丝具有确定的热量集中位置,所述热量集中位置上设置有加宽部,所述加宽部使得所述热量集中位置处的熔丝宽度相对其他位置的熔丝宽度大,以避免所述热量集中位置处发生编程击穿。
2.如权利要求1所述的电可编程熔丝结构,其特征在于,所述热量集中位置为所述熔丝的中点位置。
3.如权利要求1或2所述的电可编程熔丝结构,其特征在于,所述加宽部为沿所述熔丝宽度方向设置在所述热量集中位置处的一侧上的耳部;或者,所述加宽部包括两个耳部,所述两个耳部沿所述熔丝宽度方向对称的分布在所述热量集中位置处的两侧上。
4.如权利要求3所述的电可编程熔丝结构,其特征在于,所述耳部的形状为规则的多边形、椭圆形或扇形。
5.如权利要求1所述的电可编程熔丝结构,其特征在于,所述电可编程熔丝结构还包括导电插塞以及与所述导电插塞电连接的金属互连线,所述导电插塞相应地设置在所述阴极和阳极上方并与所述阴极和阳极电接触。
6.如权利要求1所述的电可编程熔丝结构,其特征在于,所述电可编程熔丝结构为多晶硅熔丝结构,所述阳极、所述阴极以及所述熔丝均包括多晶硅层以及位于所述多晶硅层之上的金属硅化物层。
7.一种集成电路,其特征在于,包括至少一个权利要求1至6中任一项所述的电可编程熔丝结构。
8.如权利要求7所述集成电路,其特征在于,所述集成电路包括n×m个所述电可编程熔丝结构构成的存储阵列,其中,n≥1,且为正整数,m≥1,且为正整数;同一行的所述电可编程熔丝结构的阳极连接至相同的一条金属互连线上,同一列的电可编程熔丝结构的阴极连接至相同的另一条金属互连线上。
9.如权利要求7所述集成电路,其特征在于,所述集成电路为数字集成电路、模拟集成电路或数模混合集成电路。
10.一种电子装置,其特征在于,包括权利要求7至9中任一项所述的集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810496022.XA CN108766952B (zh) | 2018-05-22 | 2018-05-22 | 电可编程熔丝结构、集成电路及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810496022.XA CN108766952B (zh) | 2018-05-22 | 2018-05-22 | 电可编程熔丝结构、集成电路及电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108766952A CN108766952A (zh) | 2018-11-06 |
CN108766952B true CN108766952B (zh) | 2020-12-04 |
Family
ID=64007536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810496022.XA Active CN108766952B (zh) | 2018-05-22 | 2018-05-22 | 电可编程熔丝结构、集成电路及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108766952B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113451263A (zh) * | 2020-03-24 | 2021-09-28 | 中芯国际集成电路制造(深圳)有限公司 | 电熔丝结构及其形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04373148A (ja) * | 1991-06-21 | 1992-12-25 | Nippon Steel Corp | 半導体装置のヒューズ構造 |
JP2000311575A (ja) * | 1999-02-26 | 2000-11-07 | Sanyo Electric Co Ltd | ヒューズとヒューズを内蔵するパック電池 |
CN102915961B (zh) * | 2012-11-12 | 2014-09-03 | 上海华力微电子有限公司 | 电子可编程熔丝器件制作方法 |
CN103915411B (zh) * | 2013-01-08 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 电编程熔丝结构 |
CN104701294B (zh) * | 2013-12-05 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构 |
US20150228436A1 (en) * | 2014-02-10 | 2015-08-13 | Infineon Technologies Ag | Fuses and fuse programming methods |
-
2018
- 2018-05-22 CN CN201810496022.XA patent/CN108766952B/zh active Active
Non-Patent Citations (1)
Title |
---|
电压互感器熔丝熔断事件分析及解决方案;王荣根;《中国高新技术企业》;20110920(第27期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN108766952A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703680B2 (en) | Programmable element programmed by changes in resistance due to phase transition | |
US9502424B2 (en) | Integrated circuit device featuring an antifuse and method of making same | |
US10153288B2 (en) | Double metal layout for memory cells of a non-volatile memory | |
US20060197179A1 (en) | Dense semiconductor fuse array | |
CN101322244B (zh) | 用于高功率应用的激光熔丝结构及其熔断方法 | |
EP3163580B1 (en) | Method and device for compact efuse array | |
CN108766952B (zh) | 电可编程熔丝结构、集成电路及电子装置 | |
US20050274966A1 (en) | Fuse and write method for fuse | |
US8178943B2 (en) | Electrical fuse, semiconductor device and method of disconnecting electrical fuse | |
US8760905B2 (en) | Electric fuse, semiconductor device, and information writing method of electric fuse | |
JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
US20150206595A1 (en) | Antifuse array architecture | |
CN101322195B (zh) | 具有存储矩阵的电子电路 | |
KR101119805B1 (ko) | 퓨즈 형성 방법 및 그에 따른 퓨즈 구조 | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
US20070045772A1 (en) | Fuse structure for a semiconductor device | |
US9123428B2 (en) | E-fuse array circuit | |
US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
US8860175B2 (en) | Fuse of semiconductor device and method for forming the same | |
US20170242068A1 (en) | Apparatus and method for monitoring and predicting reliability of an integrated circuit | |
KR20110132791A (ko) | 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자 | |
KR101129860B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
US20170338180A1 (en) | Method of making vertical and bottom bias e-fuses and related devices | |
CN109166841B (zh) | 电可编程的多晶硅熔丝器件结构 | |
KR101043865B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |