CN108736535A - 充放电控制电路以及电池装置 - Google Patents

充放电控制电路以及电池装置 Download PDF

Info

Publication number
CN108736535A
CN108736535A CN201810322866.2A CN201810322866A CN108736535A CN 108736535 A CN108736535 A CN 108736535A CN 201810322866 A CN201810322866 A CN 201810322866A CN 108736535 A CN108736535 A CN 108736535A
Authority
CN
China
Prior art keywords
voltage
terminal
power supply
mos transistor
charge control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810322866.2A
Other languages
English (en)
Other versions
CN108736535B (zh
Inventor
斋藤启
铃木彰彦
仓富嵩大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108736535A publication Critical patent/CN108736535A/zh
Application granted granted Critical
Publication of CN108736535B publication Critical patent/CN108736535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H02J7/007184—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage in response to battery voltage gradient
    • H02J7/0072—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electronic Switches (AREA)
  • Secondary Cells (AREA)

Abstract

本发明提供充放电控制电路以及电池装置。该充放电控制电路具有：第一电源端子，其与二次电池的第一电极连接；以及放电控制输出电路，其向控制二次电池的放电的放电控制FET的栅极输出放电控制信号，放电控制输出电路具有：钳位电压输出电路，其在第一电源端子的电压高于规定的电压、且使放电控制FET导通的情况下，向放电控制端子输出低于第一电源端子的电压的钳位电压；以及电源电压输出电路，其在第一电源端子的电压为上述规定的电压以下、且使放电控制FET导通的情况下，向放电控制端子输出第一电源端子的电压。

Description

充放电控制电路以及电池装置
技术领域
本发明涉及充放电控制电路以及电池装置。
背景技术
以往，已知有一种充放电控制电路，该充放电控制电路具有：第一电源端子，其与二次电池的一个电极连接；第二电源端子，其与二次电池的另一个电极连接；充电控制端子，其与控制对二次电池的充电的充电控制FET(Field Effect Transistor，场效应晶体管)的栅极连接；放电控制端子，其与控制从二次电池的放电的放电控制FET的栅极连接；控制电路，其控制充电控制FET和放电控制FET；充电控制输出电路，其向充电控制FET输出充电控制信号；以及放电控制输出电路，其向放电控制FET输出放电控制信号(例如，参照专利文献1)。
专利文献1：日本特开2016-019387号公报
在专利文献1所记载的充放电控制电路中，在使充电控制FET导通的情况下由充电控制输出电路输出的充电控制信号的电压始终为与电源电压(二次电池的电压)的高低对应的电压。同样，在使放电控制FET导通的情况下由放电控制输出电路输出的放电控制信号的电压也始终为与电源电压的高低对应的电压。
另一方面，特别在多电池单元(multi-cell)的电池装置中，为了使部件成本较低，有时使用栅极耐压较低的充电控制FET和放电控制FET。因此，充放电控制电路需要将充电控制信号和放电控制信号的电压限制为低于电源电压的电压，以使不超过充电控制FET和放电控制FET的栅极耐压。
但是，例如在使放电控制FET导通时，在以输出低于电源电压的电压作为放电控制信号的方式构成放电控制输出电路时，即使在电源电压下降的情况下，放电控制输出电路也会输出更低于该下降后的电源电压的电压。其结果为，导致放电控制FET的导通电阻值上升而放电控制FET有可能发热。
关于充电控制输出电路、充电控制FET，也同样如此。
发明内容
因此，本发明的目的在于提供一种能够将在使放电控制FET和/或充电控制FET导通的情况下输出的放电控制信号和/或充电控制信号的电压控制成不超过放电控制FET和/或充电控制FET的栅极耐压且抑制导通电阻值升高的充放电控制电路和电池装置。
本发明的一个实施方式是一种充放电控制电路，该充放电控制电路具有：第一电源端子，其与二次电池的第一电极连接；第二电源端子，其与所述二次电池的第二电极连接；放电控制端子，其与控制所述二次电池的放电的放电控制FET的栅极连接；放电控制输出电路，其向所述放电控制端子输出放电控制信号；以及控制电路，其控制所述放电控制输出电路，所述放电控制输出电路具有：钳位电压输出电路，其在所述第一电源端子的电压高于规定的电压、且使所述放电控制FET导通的情况下，向所述放电控制端子输出低于所述第一电源端子的电压的钳位电压；以及电源电压输出电路，其在所述第一电源端子的电压为所述规定的电压以下、且使所述放电控制FET导通的情况下，向所述放电控制端子输出所述第一电源端子的电压。
此外，本发明的一个实施方式是一种充放电控制电路，该充放电控制电路具有：第一电源端子，其与二次电池的第一电极连接；充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；外部电压输入端子，其与所述充电控制FET的源极连接，并且在该外部电压输入端子与所述第一电源端子之间连接有充电器；充电控制输出电路，其向所述充电控制端子输出充电控制信号；以及控制电路，其控制所述充电控制输出电路，所述充电控制输出电路具有：钳位电压输出电路，其在所述第一电源端子的电压高于规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的钳位电压；以及电源电压输出电路，其在所述第一电源端子的电压为所述规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
此外，本发明的一个实施方式是具有上述任意一个充放电控制电路的电池装置。
根据本发明，能够将在使放电控制FET导通的情况下输出的放电控制信号的电压控制成不超过放电控制FET的栅极耐压且抑制其导通电阻值升高。
此外，根据本发明，能够将在使充电控制FET导通的情况下输出的充电控制信号的电压控制成不超过充电控制FET的栅极耐压且抑制其导通电阻值升高。
附图说明
图1是示出本发明的一个实施方式的具有充放电控制电路的电池装置的一例的框图。
图2是示出图1所示的充放电控制输出电路的第一具体例的电路图。
图3是示出图1所示的充放电控制输出电路的第二具体例的电路图。
标号说明
1：充放电控制电路；1A：第一电源端子；1B：第二电源端子；1C：充电控制端子；1D：放电控制端子；1E：外部电压输入端子；1a：充放电监视电路；1b：控制电路；1c：充电控制输出电路；1d、1d1、1d2：放电控制输出电路；2：二次电池；10：电池装置；20：充电器；30：负载；P+、P-：充放电端子；RT+、RT-：充放电路径；100：钳位电压输出电路；200：判定电路；300：电源电压输出电路。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1是示出本发明的一个实施方式的具有充放电控制电路1的电池装置10的框图。
电池装置10具有充放电控制电路1、多电池单元的二次电池2、充放电路径RT+和RT-、充放电端子P+和P-、充电控制FET 3、以及放电控制FET 4。充电控制FET3控制对二次电池2的充电。放电控制FET 4控制从二次电池2的放电。
充放电路径RT+与二次电池2的第一电极2a连接。充放电端子P+设置于充放电路径RT+。充放电路径RT-与二次电池2的第二电极2b连接。充放电端子P-设置于充放电路径RT-。充电控制FET 3和放电控制FET 4配置于充放电路径RT-。充电控制FET 3的源极与充放电端子P-连接。充电控制FET 3的漏极与放电控制FET 4的漏极连接。放电控制FET 4的源极与二次电池2的第二电极2b连接。
充电器20和负载30并联连接于在充放电端子P+与充放电端子P-之间。
充放电控制电路1具有第一电源端子1A、第二电源端子1B、充电控制端子1C、放电控制端子1D、外部电压输入端子1E、充放电监视电路1a、控制电路1b、充电控制输出电路1c和放电控制输出电路1d。
第一电源端子1A与二次电池2的第一电极2a连接。此外，第一电源端子1A与充放电监视电路1a连接。第二电源端子1B与二次电池2的第二电极2b连接。此外，第二电源端子1B与充放电监视电路1a连接。充放电监视电路1a与控制电路1b连接。控制电路1b与充电控制输出电路1c和放电控制输出电路1d连接。
充电控制输出电路1c与充电控制端子1C连接。充电控制端子1C与充电控制FET3的栅极连接。此外，放电控制输出电路1d与放电控制端子1D连接。放电控制端子1D与放电控制FET 4的栅极连接。
充放电监视电路1a监视二次电池2的充放电状态。控制电路1b根据来自充放电监视电路1a的信号，控制充电控制输出电路1c和放电控制输出电路1d。充电控制输出电路1c根据来自控制电路1b的控制信号，向充电控制FET 3输出充电控制信号。放电控制输出电路1d根据来自控制电路1b的控制信号，向放电控制FET 4输出放电控制信号。
下面，首先，对图1所示的放电控制输出电路1d的详细情况进行说明。
在使放电控制FET 4导通的情况且第一电源端子1A的电压高于规定的电压的情况下，放电控制输出电路1d向放电控制端子1D输出低于第一电源端子1A的电压的钳位电压。这里，钳位电压是未超过放电控制FET 4的栅极耐压、且在被施加到放电控制FET 4的栅极的情况下使放电控制FET 4的导通电阻值成为期望电阻值以下的电压。
此外，在使放电控制FET 4导通的情况且第一电源端子1A的电压为上述规定的电压以下的情况下，放电控制输出电路1d向放电控制端子1D输出第一电源端子1A的电压。
另外，上述规定的电压被设定为在第一电源端子1A的电压下降的情况下无法维持期望的钳位电压的电压。
图2是示出作为图1所示的放电控制输出电路1d的第一具体例的放电控制输出电路1d1的电路图。
放电控制输出电路1d1具有钳位电压输出电路100、判定电路200和电源电压输出电路300。
钳位电压输出电路100构成为包含：恒流源CCS1，其一端经由开关SW1与第一电源端子1A连接；NMOS(第一导电型MOS)晶体管M3，其栅极和漏极连接于恒流源CCS1的另一端；NMOS晶体管M21～M23，它们以形成电流路径的方式连接于NMOS晶体管M3的源极(节点A)与第二电源端子1B之间，分别以二极管形式进行了连接(diode-connected)；NMOS晶体管M4，其与NMOS晶体管M3以电流镜形式进行连接；以及恒流源CCS2，其一端连接于NMOS晶体管M4的源极(节点C)和放电控制端子1D，另一端与第二电源端子1B连接。此外，作为NMOS晶体管M3的栅极与NMOS晶体管M4的栅极的连接点的节点B经由开关SW2与第二电源端子1B连接。并且，NMOS晶体管M4的漏极经由开关SW3与第一电源端子1A连接。
判定电路200构成为包含：恒流源CCS3，其一端经由开关SW4与第一电源端子1A连接；NMOS晶体管M1，其漏极与恒流源CCS3的另一端连接，源极与NMOS晶体管M21～M23中的NMOS晶体管M21以电流镜形式进行连接，该NMOS晶体管M21与第二电源端子1B连接；以及反相器INV，其输入端子接受NMOS晶体管M1的漏极的电压。此外，反相器INV的输入端子经由开关SW5与第二电源端子1B连接。
电源电压输出电路300构成为包含：PMOS(第二导电型MOS)晶体管M5，其栅极与反相器INV的输出端子(判定电路200的输出)连接，源极与第一电源端子1A连接，漏极与放电控制端子1D连接；以及NMOS晶体管M6，其栅极接收来自控制电路1b的控制信号，漏极与放电控制端子1D连接，源极与第二电源端子1B连接。
NMOS晶体管M6被设置为向放电控制端子1D输出低电平的信号时的驱动器。但是，NMOS晶体管M6不是必须的，当然也可以将其除去，设为PMOS晶体管M5的Pch开路漏极输出。
这里，对开关SW1～SW5的动作进行说明。开关SW1～SW5均被来自控制电路1b的控制信号所控制。
在使放电控制FET 4导通的情况下，控制电路1b输出低电平的信号，SW1、SW3、SW4变为导通，SW2、SW5变为截止。图2示出了该情况下的各开关的状态。此时，NMOS晶体管M6的栅极接收来自控制电路1b的低电平的信号，因此，NMOS晶体管M6截止。由此，向放电控制端子1D输出高电平的信号。
另一方面，在使放电控制FET 4截止的情况下，SW1、SW3、SW4变为截止，SW2、SW5变为导通，各开关成为与图2相反的状态。此时，NMOS晶体管M6的栅极接收来自控制电路1b的低电平的信号，因此，NMOS晶体管M6导通。由此，向放电控制端子1D输出低电平的信号。
下面，对设SW1、SW3、SW4为导通、SW2、SW5为截止、使放电控制FET 4导通的情况下的放电控制输出电路1d1的动作进行说明。
在第一电源端子1A的电压高于上述规定的电压的情况下，在钳位电压输出电路100中，NMOS晶体管M21～M23全部变为导通，节点A的电压成为对NMOS晶体管M21～M23的各阈值电压进行总计所得的值。而且，节点B的电压成为对节点A的电压加上NMOS晶体管M3的阈值电压所得的值。并且，节点C的电压成为从节点B的电压减去NMOS晶体管M4的阈值电压所得的值。此时的节点C的电压成为钳位电压。
此时，栅极相互间与NMOS晶体管M21连接的判定电路200内的NMOS晶体管M1也导通，因此，反相器INV的输入端子的电压下降。而且，在该电压低于反相器INV的反转电压时，反相器INV输出高电平的信号，作为判定电路200的输出。这样，由判定电路200判定为第一电源端子1A的电压高于上述规定的电压。
由此，电源电压输出电路300内的PMOS晶体管M5的栅极成为高电平，因此，PMOS晶体管M5变为截止。NMOS晶体管M6也截止，因此，向放电控制端子1D输出在节点C生成的钳位电压。
这样，在第一电源端子1A的电压高于上述规定的电压的情况下，放电控制输出电路1d1向放电控制端子1D输出低于第一电源端子1A的电压的钳位电压。
另外，如果NMOS晶体管M3和M4是相同的阈值电压的晶体管，则节点C的电压成为与节点A的电压相同的电压。即，钳位电压成为对以二极管形式进行了连接的NMOS晶体管M21～M23的各阈值电压进行总计所得的值。因此，以二极管形式进行了连接的NMOS晶体管的数量不限于三个，也能够以使钳位电压成为期望值的方式，适当增减该数量。此外，当然也可以替代以二极管形式进行了连接的NMOS晶体管，使用多个二极管。
另一方面，在第一电源端子1A的电压成为了上述规定的电压以下的情况下，生成钳位电压的NMOS晶体管M21～M23无法维持栅极/源极间电压。而且，在NMOS晶体管M21的栅极/源极间电压下降时，连接栅极相互间的NMOS晶体管M1的栅极/源极间电压也下降，其阻抗变大。
判定电路200内的反相器INV的输入端子的电压根据恒流源CCS3和NMOS晶体管M1的阻抗来决定，因此，如上所述，在NMOS晶体管M1的阻抗变大时，反相器INV的输入端子的电压上升。而且，在该电压高于反相器INV的反转电压时，反相器INV输出低电平的信号，作为判定电路200的输出。这样，由判定电路200判定为第一电源端子1A的电压下降到上述规定的电压以下。
由此，电源电压输出电路300内的PMOS晶体管M5的栅极成为低电平，因此，PMOS晶体管M5导通。PMOS晶体管M5导通，NMOS晶体管M6截止，因此，放电控制输出电路1d1向放电控制端子1D输出第一电源端子1A的电压。
此时，NMOS晶体管M4的源极电压升高，NMOS晶体管M4截止，因此，不会妨碍PMOS晶体管M5的动作。
这样，在第一电源端子1A的电压下降到上述规定的电压以下时，放电控制输出电路1d1向放电控制端子1D输出第一电源端子1A的电压。
如上所述，根据本例子的放电控制输出电路1d1，能够以在第一电源端子1A的电压较高时设为钳位电压、在第一电源端子1A的电压较低时设为第一电源端子1A的电压的方式，切换在使放电控制FET 4导通的情况下向放电控制端子1D输出的放电控制信号的电压。因此，能够防止施加到放电控制FET 4的栅极的电压超过其耐压，且抑制其导通电阻值升高。
另外，在第一电源端子1A的电压高于上述规定的电压时，节点B的电压成为低于第一电源端子1A的电压的电压(即，在对NMOS晶体管M21～M23的各阈值电压进行总计所得的值上进一步加上NMOS晶体管M3的阈值电压所得的电压)。此外，在第一电源端子1A的电压低于上述规定的电压时，节点B的电压成为与第一电源端子1A的电压相同的电位。因此，还考虑向放电控制端子1D输出节点B的电压。但是，节点B的电压仅是由恒流源CCS1生成，因此，在直接从放电控制端子1D输出了节点B的电压作为放电控制信号的情况下，为了驱动(导通)放电控制FET 4，驱动性(drivability)会不足。
为了弥补该驱动性的不足，在本例子中，使用进行了源极跟随器连接的NMOS晶体管M4。由此，可确保驱动性。但是，节点C的电压始终为从节点B的电压减去NMOS晶体管M4的阈值电压所得的值。因此，在第一电源端子1A的电压下降时输出到放电控制端子1D的电压成为低于第一电源端子1A的电压的电压，放电控制FET4的导通电阻值会上升。
因此，本例子的放电控制输出电路1d1的结构变得有效。
图3是示出作为图1所示的放电控制输出电路1d的第二具体例的放电控制输出电路1d2的电路图。
本例子的放电控制输出电路1d2在除去了开关SW4和SW5并追加了SW4-1、SW4-2、SW4-3的方面以及判定电路200的电路结构上，与图2所示的第一具体例的放电控制输出电路1d1不同。其它方面与图2所示的充放电控制输出电路1d1相同，因此，对相同的结构要素标注相同标号，并适当省略重复的说明。
放电控制输出电路1d2中的判定电路200构成为包含：电阻R1，其一端经由开关SW4-1与第一电源端子1A连接；电阻R2，其连接于电阻R1的另一端与第二电源端子1B之间；以及比较器CMP，该比较器CMP具有同相输入端子及反相输入端子，该同相输入端子与电阻R1的另一端连接，并经由开关SW4-2与第一电源端子1A连接，该反相输入端子输入基准电压Vref。另外，基准电压Vref被设定为用电阻R1和电阻R2对上述规定的电压进行分压所得的电压。
此外，比较器CMP的输出端子与PMOS晶体管M5的栅极连接，并经由开关SW4-3与第一电源端子1A连接。
与开关SW1～SW3同样，开关SW4-1、SW4-2、SW4-3利用来自控制电路1b的控制信号控制。
在使放电控制FET 4导通的情况下，控制电路1b输出低电平的信号，SW1、SW3、SW4-1变为导通，SW2、SW4-2、SW4-3变为截止。图3示出了该情况下的各开关的状态。此时，NMOS晶体管M6的栅极接收来自控制电路1b的低电平的信号，因此，NMOS晶体管M6截止。由此，向放电控制端子1D输出高电平的信号。
另一方面，在使放电控制FET 4截止的情况下，SW1、SW3、SW4-1变为截止，SW2、SW4-2、SW4-3变为导通，各开关成为与图3相反的状态。此时，NMOS晶体管M6的栅极接收来自控制电路1b的低电平的信号，因此，NMOS晶体管M6导通。由此，向放电控制端子1D输出低电平的信号。
下面，对使SW1、SW3、SW4-1为导通、SW2、SW4-2、SW4-3为截止、使放电控制FET 4导通的情况下的放电控制输出电路1d2的动作进行说明。
在第一电源端子1A的电压高于上述规定的电压的情况下，钳位电压输出电路100与放电控制输出电路1d1的钳位电压输出电路100同样地进行动作，在节点C处生成钳位电压。
在判定电路200中，比较器CMP对用电阻R1和电阻R2对第一电源端子1A的电压进行分压所得的电压与基准电压Vref进行比较，输出比较结果。这里，第一电源端子1A的电压高于上述规定的电压，因此，比较器CMP输出高电平的信号，作为判定电路200的输出。这样，由判定电路200判定为第一电源端子1A的电压高于上述规定的电压。
由此，电源电压输出电路300内的PMOS晶体管M5的栅极成为高电平，因此，PMOS晶体管M5变为截止。NMOS晶体管M6也截止，因此，向放电控制端子1D输出在节点C处生成的钳位电压。
另一方面，在第一电源端子1A的电压为上述规定的电压以下的情况下，在判定电路200中，用电阻R1和电阻R2对第一电源端子1A的电压进行分压所得的电压低于基准电压Vref，因此，比较器CMP输出低电平的信号，作为判定电路200的输出。这样，由判定电路200判定为第一电源端子1A的电压下降到上述规定的电压以下。
由此，电源电压输出电路300内的PMOS晶体管M5的栅极成为低电平，因此，PMOS晶体管M5导通。PMOS晶体管M5导通，NMOS晶体管M6截止，因此，放电控制输出电路1d2向放电控制端子1D输出第一电源端子1A的电压。
此时，源极电压升高，NMOS晶体管M4截止，因此，不会妨碍PMOS晶体管M5的动作。
这样，在第一电源端子1A的电压下降到上述规定的电压以下时，放电控制输出电路1d2向放电控制端子1D输出第一电源端子1A的电压。
综上所述，根据本例子的放电控制输出电路1d2，也与放电控制输出电路1d1同样，能够以在第一电源端子1A的电压较高时设为钳位电压、在第一电源端子1A的电压较低时设为第一电源端子1A的电压的方式，切换在使放电控制FET 4导通的情况下向放电控制端子1D输出的放电控制信号的电压。因此，能够防止施加到放电控制FET 4的栅极的电压超过其耐压，且抑制其导通电阻值升高。
之前对图1所示的放电控制输出电路1d的详细情况进行了说明，但关于图1所示的充电控制输出电路1c，其详细情况也与放电控制输出电路1d大致相同。
即，在使充电控制FET 3导通、且第一电源端子1A的电压高于规定的电压的情况下，充电控制输出电路1c向充电控制端子1C输出低于第一电源端子1A的电压的钳位电压。这里，钳位电压是未超过充电控制FET 3的栅极耐压、且在被施加到充电控制FET 3的栅极的情况下使充电控制FET 3的导通电阻值成为期望电阻值以下的电压。
此外，在使充电控制FET 3导通、且第一电源端子1A的电压为上述规定的电压以下的情况下，充电控制输出电路1c向充电控制端子1C输出第一电源端子1A的电压。
但是，如图1所示地向充电控制输出电路1c输入来自的外部电压输入端子1E的电压，该外部电压输入端子1E与充电控制FET 3的源极(充放电端子P-)连接，且在该外部电压输入端子1E与第一电源端子1A之间连接有充电器。而且，在使充电控制FET 3截止的情况下，充电控制输出电路1c向充电控制FET 3的栅极提供外部电压输入端子1E的电压。
因此，省略充电控制输出电路1c的第一具体例和第二具体例的图示，但成为与分别作为图2和3所示的放电控制输出电路1d的第一具体例的放电控制输出电路1d1和作为第二具体例的放电控制输出电路1d2对应、且将第二电源端子1B置换为外部电压输入端子1E、放电控制端子1D置换为充电控制端子1C的结构。
另外，在本实施方式中，可以如上所述地构成放电控制输出电路1d和充电控制输出电路1c的双方，并且，当然也可以如上所述地仅构成放电控制输出电路1d、或者仅构成充电控制输出电路1c。
以上说明了本发明的实施方式及其变形，但将这些实施方式及其变形作为例子进行了提示，不旨在于限定发明的范围。这些实施方式及其变形能够以其它各种方式实施，能够在不脱离发明主旨的范围内进行各种省略、置换和变更。这些实施方式及其变形被包含在发明的范围及主旨的范围内，同时被包含在权利要求所记载的发明及其同等的范围内。此外，能够相互适当组合上述各实施方式及其变形。
例如，在上述实施方式中，放电控制输出电路1d中的规定的电压和充电控制输出电路1c中的规定的电压可以相同，也可以不同。在相同的情况下，能够使用相同耐压的FET，作为放电控制FET 4和充电控制FET 3，在不同的情况下，能够结合放电控制输出电路1d和充电控制输出电路1c输出的各钳位电压而使用不同耐压的FET。
此外，在二次电池为多电池单元的情况下，本发明特别有效，因此，在上述实施方式中示出了二次电池2为多电池单元的例子，但当然也可以将二次电池2设为1个电池单元。
并且，在上述实施方式中示出了分别将放电控制输出电路1d和充电控制输出电路1c构成为使用NMOS晶体管作为第一导电型MOS晶体管、使用PMOS晶体管作为第二导电型MOS晶体管的例子，但不限于此。也可以构成为，将放电控制FET 4和充电控制FET 3配置于充放电路径RT+侧，调换放电控制输出电路1d和充电控制输出电路1c内的MOS晶体管的导电型，即，使第一导电型MOS晶体管为PMOS晶体管、使第二导电型MOS晶体管为NMOS晶体管，利用放电控制输出电路1d和充电控制输出电路1c的输出分别控制配置在充放电路径RT+侧的放电控制FET 4和充电控制FET 3。

Claims (22)

1.一种充放电控制电路，其特征在于，该充放电控制电路具有：
第一电源端子，其与二次电池的第一电极连接；
第二电源端子，其与所述二次电池的第二电极连接；
放电控制端子，其与控制所述二次电池的放电的放电控制FET的栅极连接；
放电控制输出电路，其向所述放电控制端子输出放电控制信号；以及
控制电路，其控制所述放电控制输出电路，
所述放电控制输出电路具有：
第一钳位电压输出电路，其在所述第一电源端子的电压高于第一规定的电压、且使所述放电控制FET导通的情况下，向所述放电控制端子输出低于所述第一电源端子的电压的第一钳位电压；以及
第一电源电压输出电路，其在所述第一电源端子的电压为所述第一规定的电压以下、且使所述放电控制FET导通的情况下，向所述放电控制端子输出所述第一电源端子的电压。
2.根据权利要求1所述的充放电控制电路，其特征在于，
所述第一钳位电压是未超过所述放电控制FET的栅极耐压、且在被施加到所述放电控制FET的栅极的情况下使该放电控制FET的导通电阻值成为期望电阻值以下的电压。
3.根据权利要求1所述的充放电控制电路，其特征在于，
所述放电控制输出电路还具有第一判定电路，该第一判定电路判定所述第一电源端子的电压是否为所述第一规定的电压以下，
所述第一钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述第二电源端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述放电控制端子，另一端与所述第二电源端子连接，
所述第一判定电路包含：
第三恒流源，其一端与所述第一电源端子连接；
第一导电型的第四MOS晶体管，其漏极与所述第三恒流源的另一端连接，该第一导电型的第四MOS晶体管与所述第二MOS晶体管中的、源极连接于所述第二电源端子的所述第二MOS晶体管以电流镜形式进行连接；以及
反相器，其接受所述第四MOS晶体管的漏极的电压，
所述第一电源电压输出电路包含第二导电型的第五MOS晶体管，该第二导电型的第五MOS晶体管的栅极接受所述反相器的输出，源极与所述第一电源端子连接，漏极与所述放电控制端子连接。
4.根据权利要求1所述的充放电控制电路，其特征在于，
所述放电控制输出电路还具有第一判定电路，该第一判定电路判定所述第一电源端子的电压是否为所述第一规定的电压以下，
所述第一钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述第二电源端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述放电控制端子，另一端与所述第二电源端子连接，
所述第一判定电路包含：
第一电阻和第二电阻，它们串联连接于所述第一电源端子与所述第二电源端子之间；以及
第一比较器，其同相输入端子接受所述第一电阻与所述第二电阻的连接点的电压，反相输入端子接受第一基准电压，
所述第一电源电压输出电路包含第二导电型的第四MOS晶体管，该第二导电型的第四MOS晶体管的栅极接受所述第一比较器的输出电压，源极与所述第一电源端子连接，漏极与所述放电控制端子连接。
5.根据权利要求1所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
6.根据权利要求2所述的充放电控制电路，其特征在于，
所述放电控制输出电路还具有第一判定电路，该第一判定电路判定所述第一电源端子的电压是否为所述第一规定的电压以下，
所述第一钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述第二电源端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述放电控制端子，另一端与所述第二电源端子连接，
所述第一判定电路包含：
第三恒流源，其一端与所述第一电源端子连接；
第一导电型的第四MOS晶体管，其漏极与所述第三恒流源的另一端连接，该第一导电型的第四MOS晶体管与所述第二MOS晶体管中的、源极连接于所述第二电源端子的所述第二MOS晶体管以电流镜形式进行连接；以及
反相器，其接受所述第四MOS晶体管的漏极的电压，
所述第一电源电压输出电路包含第二导电型的第五MOS晶体管，该第二导电型的第五MOS晶体管的栅极接受所述反相器的输出，源极与所述第一电源端子连接，漏极与所述放电控制端子连接。
7.根据权利要求2所述的充放电控制电路，其特征在于，
所述放电控制输出电路还具有第一判定电路，该第一判定电路判定所述第一电源端子的电压是否为所述第一规定的电压以下，
所述第一钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述第二电源端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述放电控制端子，另一端与所述第二电源端子连接，
所述第一判定电路包含：
第一电阻和第二电阻，它们串联连接于所述第一电源端子与所述第二电源端子之间；以及
第一比较器，其同相输入端子接受所述第一电阻与所述第二电阻的连接点的电压，反相输入端子接受第一基准电压，
所述第一电源电压输出电路包含第二导电型的第四MOS晶体管，该第二导电型的第四MOS晶体管的栅极接受所述第一比较器的输出电压，源极与所述第一电源端子连接，漏极与所述放电控制端子连接。
8.根据权利要求2所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
9.根据权利要求3所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
10.根据权利要求4所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
11.根据权利要求6所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
12.根据权利要求7所述的充放电控制电路，其特征在于，该充放电控制电路还具有：
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；以及
充电控制输出电路，其向所述充电控制端子输出充电控制信号，
所述控制电路还控制所述充电控制输出电路，
所述充电控制输出电路具有：
第二钳位电压输出电路，其在所述第一电源端子的电压高于第二规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的第二钳位电压；以及
第二电源电压输出电路，其在所述第一电源端子的电压为所述第二规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
13.根据权利要求5、8、9、10、11、12中的任意一项所述的充放电控制电路，其特征在于，
所述第二钳位电压是未超过所述充电控制FET的栅极耐压、且在被施加到所述充电控制FET的栅极的情况下使该充电控制FET的导通电阻值成为期望电阻值以下的电压。
14.根据权利要求5、8、9、10、11、12中的任意一项所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有第二判定电路，该第二判定电路判定所述第一电源端子的电压是否为所述第二规定的电压以下，
所述第二钳位电压输出电路包含：
第四恒流源，其一端与所述第一电源端子连接；
第一导电型的第六MOS晶体管，其栅极和漏极连接于所述第四恒流源的另一端；
至少一个第一导电型的第七MOS晶体管，其以形成电流路径的方式连接于所述第六MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第八MOS晶体管，其与所述第六MOS晶体管以电流镜形式进行连接；以及
第五恒流源，其一端连接于所述第八MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述第二判定电路包含：
第六恒流源，其一端与所述第一电源端子连接；
第一导电型的第九MOS晶体管，其漏极与所述第六恒流源的另一端连接，该第一导电型的第九MOS晶体管与所述第七MOS晶体管中的、源极连接于所述外部电压输入端子的所述第七MOS晶体管以电流镜形式进行连接；以及
反相器，其接受所述第九MOS晶体管的漏极的电压，
所述第二电源电压输出电路包含第二导电型的第十MOS晶体管，该第二导电型的第十MOS晶体管的栅极接受所述反相器的输出，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
15.根据权利要求5、8、9、10、11、12中的任意一项所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有第二判定电路，该第二判定电路判定所述第一电源端子的电压是否为所述第二规定的电压以下，
所述第二钳位电压输出电路包含：
第三恒流源，其一端与所述第一电源端子连接；
第一导电型的第五MOS晶体管，其栅极和漏极连接于所述第三恒流源的另一端；
至少一个第一导电型的第六MOS晶体管，其以形成电流路径的方式连接于所述第五MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第七MOS晶体管，其与所述第五MOS晶体管以电流镜形式进行连接；以及
第四恒流源，其一端连接于所述第七MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述第二判定电路包含：
第三电阻和第四电阻，它们串联连接于所述第一电源端子与所述外部电压输入端子之间；以及
第二比较器，其同相输入端子接受所述第三电阻与所述第四电阻的连接点的电压，反相输入端子接受第二基准电压，
所述第二电源电压输出电路包含第二导电型的第八MOS晶体管，该第二导电型的第八MOS晶体管的栅极接受所述第二比较器的输出电压，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
16.一种充放电控制电路，其特征在于，该充放电控制电路具有：
第一电源端子，其与二次电池的第一电极连接；
充电控制端子，其与控制所述二次电池的充电的充电控制FET的栅极连接；
外部电压输入端子，其与所述充电控制FET的源极连接，且在该外部电压输入端子与所述第一电源端子之间连接有充电器；
充电控制输出电路，其向所述充电控制端子输出充电控制信号；以及
控制电路，其控制所述充电控制输出电路，
所述充电控制输出电路具有：
钳位电压输出电路，其在所述第一电源端子的电压高于规定的电压、且使所述充电控制FET导通的情况下，向所述充电控制端子输出低于所述第一电源端子的电压的钳位电压；以及
电源电压输出电路，其在所述第一电源端子的电压为所述规定的电压以下、且使所述充电控制FET导通的情况下，向所述充电控制端子输出所述第一电源端子的电压。
17.根据权利要求16所述的充放电控制电路，其特征在于，
所述钳位电压是未超过所述充电控制FET的栅极耐压、且在被施加到所述充电控制FET的栅极的情况下使该充电控制FET的导通电阻值成为期望电阻值以下的电压。
18.根据权利要求16所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有判定电路，该判定电路判定所述第一电源端子的电压是否为所述规定的电压以下，
所述钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述判定电路包含：
第三恒流源，其一端与所述第一电源端子连接；
第一导电型的第四MOS晶体管，其漏极与所述第三恒流源的另一端连接，该第一导电型的第四MOS晶体管与所述第二MOS晶体管中的、源极连接于所述外部电压输入端子的所述第二MOS晶体管以电流镜形式进行连接；以及
反相器，其接受所述第四MOS晶体管的漏极的电压，
所述电源电压输出电路包含第二导电型的第五MOS晶体管，该第二导电型的第五MOS晶体管的栅极接受所述反相器的输出，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
19.根据权利要求16所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有判定电路，该判定电路判定所述第一电源端子的电压是否为所述规定的电压以下，
所述钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述判定电路包含：
第一电阻和第二电阻，它们串联连接于所述第一电源端子与所述外部电压输入端子之间；以及
比较器，其同相输入端子接受所述第一电阻与所述第二电阻的连接点的电压，反相输入端子接受基准电压，
所述电源电压输出电路包含第二导电型的第四MOS晶体管，该第二导电型的第四MOS晶体管的栅极接受所述比较器的输出电压，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
20.根据权利要求17所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有判定电路，该判定电路判定所述第一电源端子的电压是否为所述规定的电压以下，
所述钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述判定电路包含：
第三恒流源，其一端与所述第一电源端子连接；
第一导电型的第四MOS晶体管，其漏极与所述第三恒流源的另一端连接，该第一导电型的第四MOS晶体管与所述第二MOS晶体管中的、源极连接于所述外部电压输入端子的所述第二MOS晶体管以电流镜形式进行连接；以及
反相器，其接受所述第四MOS晶体管的漏极的电压，
所述电源电压输出电路包含第二导电型的第五MOS晶体管，该第二导电型的第五MOS晶体管的栅极接受所述反相器的输出，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
21.根据权利要求17所述的充放电控制电路，其特征在于，
所述充电控制输出电路还具有判定电路，该判定电路判定所述第一电源端子的电压是否为所述第一规定的电压以下，
所述钳位电压输出电路包含：
第一恒流源，其一端与所述第一电源端子连接；
第一导电型的第一MOS晶体管，其栅极和漏极连接于所述第一恒流源的另一端；
至少一个第一导电型的第二MOS晶体管，其以形成电流路径的方式连接于所述第一MOS晶体管的源极与所述外部电压输入端子之间，且以二极管形式进行了连接；
第一导电型的第三MOS晶体管，其与所述第一MOS晶体管以电流镜形式进行连接；以及
第二恒流源，其一端连接于所述第三MOS晶体管的源极和所述充电控制端子，另一端与所述外部电压输入端子连接，
所述判定电路包含：
第一电阻和第二电阻，它们串联连接于所述第一电源端子与所述外部电压输入端子之间；以及
比较器，其同相输入端子接受所述第一电阻与所述第二电阻的连接点的电压，反相输入端子接受基准电压，
所述电源电压输出电路包含第二导电型的第四MOS晶体管，该第二导电型的第四MOS晶体管的栅极接受所述比较器的输出电压，源极与所述第一电源端子连接，漏极与所述充电控制端子连接。
22.一种电池装置，其特征在于，
该电池装置具有权利要求1～12中的任意一项或者权利要求16～21中的任意一项所述的充放电控制电路。
CN201810322866.2A 2017-04-13 2018-04-11 充放电控制电路以及电池装置 Active CN108736535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017079892A JP6837899B2 (ja) 2017-04-13 2017-04-13 充放電制御回路およびバッテリ装置
JP2017-079892 2017-04-13

Publications (2)

Publication Number Publication Date
CN108736535A true CN108736535A (zh) 2018-11-02
CN108736535B CN108736535B (zh) 2023-06-09

Family

ID=63790990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810322866.2A Active CN108736535B (zh) 2017-04-13 2018-04-11 充放电控制电路以及电池装置

Country Status (5)

Country Link
US (1) US10559968B2 (zh)
JP (1) JP6837899B2 (zh)
KR (1) KR102521403B1 (zh)
CN (1) CN108736535B (zh)
TW (1) TWI749209B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111600344A (zh) * 2019-02-21 2020-08-28 艾普凌科有限公司 充放电控制电路、充放电控制装置以及电池装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903456B2 (ja) * 2017-03-15 2021-07-14 エイブリック株式会社 充放電制御回路およびバッテリ装置
JP6966864B2 (ja) * 2017-04-20 2021-11-17 エイブリック株式会社 バッテリ装置
JP6998850B2 (ja) * 2018-09-21 2022-01-18 エイブリック株式会社 定電流回路
TWI711373B (zh) * 2019-08-12 2020-12-01 奇源科技有限公司 電源供應裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005073497A (ja) * 1997-06-09 2005-03-17 Ricoh Co Ltd 充放電保護回路
US20050156574A1 (en) * 2003-10-27 2005-07-21 Bunya Sato Battery pack
CN101071950A (zh) * 2006-05-09 2007-11-14 罗姆股份有限公司 充电电路、过电压保护电路
CN101404406A (zh) * 2008-07-15 2009-04-08 无锡华润上华科技有限公司 一种锂电池保护电路
CN102403757A (zh) * 2010-09-08 2012-04-04 精工电子有限公司 充放电控制电路和电池装置
US20120249087A1 (en) * 2011-04-04 2012-10-04 Mitsumi Electric Co., Ltd. Battery protection circuit, battery protection device, and battery pack
US20130229144A1 (en) * 2012-03-02 2013-09-05 Hitachi Ulsi Systems Co., Ltd. Secondary-battery monitoring device and battery pack
CN104242374A (zh) * 2013-06-07 2014-12-24 精工电子有限公司 充放电控制电路和电池装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525291B1 (en) * 2003-01-21 2009-04-28 Microsemi Corporation Linearly regulated battery charger
JP2005130664A (ja) * 2003-10-27 2005-05-19 Sony Corp 電池パック
US7595608B2 (en) * 2006-03-10 2009-09-29 Atmel Corporation Gate driver for a battery pack
CN201004559Y (zh) * 2006-12-29 2008-01-09 深圳市赛格导航科技股份有限公司 一种车载电子设备的备用电池充放电电路
CN201215817Y (zh) * 2008-07-15 2009-04-01 无锡华润上华科技有限公司 一种锂电池保护电路
JP5439800B2 (ja) * 2008-12-04 2014-03-12 ミツミ電機株式会社 二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パック
CN101783521B (zh) * 2010-02-09 2012-05-30 深圳市盛弘电气有限公司 一种充放电动态均压电路及使用该电路的供电电源
JP2014161186A (ja) * 2013-02-20 2014-09-04 Seiko Instruments Inc スイッチ回路、半導体装置及びバッテリ装置
CN203278309U (zh) * 2013-05-06 2013-11-06 深圳Tcl新技术有限公司 充电电池开关电路及装置
JP6370137B2 (ja) 2014-07-09 2018-08-08 エイブリック株式会社 充放電制御回路及びバッテリ装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005073497A (ja) * 1997-06-09 2005-03-17 Ricoh Co Ltd 充放電保護回路
US20050156574A1 (en) * 2003-10-27 2005-07-21 Bunya Sato Battery pack
CN101071950A (zh) * 2006-05-09 2007-11-14 罗姆股份有限公司 充电电路、过电压保护电路
CN101404406A (zh) * 2008-07-15 2009-04-08 无锡华润上华科技有限公司 一种锂电池保护电路
CN102403757A (zh) * 2010-09-08 2012-04-04 精工电子有限公司 充放电控制电路和电池装置
US20120249087A1 (en) * 2011-04-04 2012-10-04 Mitsumi Electric Co., Ltd. Battery protection circuit, battery protection device, and battery pack
US20130229144A1 (en) * 2012-03-02 2013-09-05 Hitachi Ulsi Systems Co., Ltd. Secondary-battery monitoring device and battery pack
CN104242374A (zh) * 2013-06-07 2014-12-24 精工电子有限公司 充放电控制电路和电池装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111600344A (zh) * 2019-02-21 2020-08-28 艾普凌科有限公司 充放电控制电路、充放电控制装置以及电池装置

Also Published As

Publication number Publication date
CN108736535B (zh) 2023-06-09
US20180301921A1 (en) 2018-10-18
KR102521403B1 (ko) 2023-04-13
JP2018181616A (ja) 2018-11-15
US10559968B2 (en) 2020-02-11
KR20180115630A (ko) 2018-10-23
TWI749209B (zh) 2021-12-11
TW201840093A (zh) 2018-11-01
JP6837899B2 (ja) 2021-03-03

Similar Documents

Publication Publication Date Title
CN108736535A (zh) 充放电控制电路以及电池装置
US8129945B2 (en) System and method for balancing a state of charge of series connected cells
CN100474734C (zh) 电源装置
US6828757B2 (en) Circuit for adjusting charging rate of cells in combination
CN101083402B (zh) 可充电电池的充电方法和用于可充电电池的保护电路
CN103972949B (zh) 充放电控制电路以及电池装置
CN107666017B (zh) 用于混合动力车辆的电池系统
JP6353062B2 (ja) 電気化学的なエネルギー貯蔵器、及び、平衡化のための方法
CN103548234A (zh) 蓄电池装置
CN107612054B (zh) 用于给电网供应电能的电池组系统
JP2007166715A (ja) 電池パック及び電池パックの充電方法
DE102013107767A1 (de) Mehrzellige Batterie mit Zellladungszustandsausgleich
KR102595567B1 (ko) 배터리 관리 장치 및 방법
EP3867992A1 (de) Batteriezelle mit integriertem steuerschaltkreis
US20230083009A1 (en) Battery voltage equalization device
US11139662B2 (en) Balance circuits for battery cells
WO2018220900A1 (ja) 電源装置
JP2016154423A (ja) 電圧バランス装置
CN108400394A (zh) 电池管理系统的电子开关装置以及电池
EP3907847A1 (en) Cell balancing apparatus, battery apparatus including same, and cell balancing method
CN212304777U (zh) 一种单路电池放电电路
CN109378876B (zh) 电源并联输出电路
CN205610244U (zh) 一种用于电池管理系统均衡器及其切换网络电路
CN116418328B (zh) 关断控制电路、电池管理系统以及电池包
CN116914898B (zh) 智能设备的供电电路、供电方法及智能设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder