CN108735804B - 晶体管及其制作方法 - Google Patents
晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108735804B CN108735804B CN201710279087.4A CN201710279087A CN108735804B CN 108735804 B CN108735804 B CN 108735804B CN 201710279087 A CN201710279087 A CN 201710279087A CN 108735804 B CN108735804 B CN 108735804B
- Authority
- CN
- China
- Prior art keywords
- stacked
- layer
- thin film
- side wall
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 12
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- -1 germanium ions Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭示了一种晶体管及其制作方法，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶体管及其制作方法。
背景技术
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子的厚度，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难。
纳米线场效应晶体管(NWFET，Nano-Wire MOSFET)成为一个较佳的尝试方案。一方面，NWFET中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力。另一方面，NWFET缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。但是如何进一步提高NWFET的性能，依然需要付出诸多努力。
发明内容
本发明的目的在于提供一种晶体管及其制作方法，改善栅极与源极/漏极之间的寄生电容。
为解决上述技术问题，本发明提供一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；
位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及
位于所述堆叠结构上的栅极结构。
可选的，对于所述的晶体管，所述薄膜侧墙的厚度为
可选的，对于所述的晶体管，所述薄膜侧墙的介电常数大于等于20。
可选的，对于所述的晶体管，还包括填充在所述开口内的被所述薄膜侧墙包围的填充侧墙。
可选的，对于所述的晶体管，所述填充侧墙为氧化硅材质或氮化硅材质。
可选的，对于所述的晶体管，所述第一堆叠层突出所述第二堆叠层2nm-20nm。
可选的，对于所述的晶体管，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质。
本发明还提供一种晶体管的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及
在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。
可选的，对于所述的晶体管的制作方法，在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口的步骤包括：
在所述半导体衬底上形成交错堆叠的第一堆叠层和第二堆叠层；
刻蚀所述第二堆叠层，使得所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及
在所述堆叠结构上形成栅极结构
可选的，对于所述的晶体管的制作方法，在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面的步骤包括：
沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构；
刻蚀去除部分薄膜材料层，保留位于所述第二堆叠层侧壁和第一堆叠层表面之间的部分薄膜材料层，作为所述薄膜侧墙。
可选的，对于所述的晶体管的制作方法，采用干法刻蚀去除部分薄膜材料层。
可选的，对于所述的晶体管的制作方法，所述薄膜侧墙的介电常数大于等于20。
可选的，对于所述的晶体管的制作方法，在沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构之后；在刻蚀去除部分薄膜材料层之前，还包括：
沉积填充材料层覆盖所述薄膜材料层，所述填充材料层填充满所述开口；
刻蚀去除部分填充材料层，保留位于所述开口中的部分填充材料层，作为填充侧墙，所述填充侧墙被所述薄膜材料层包围。
可选的，对于所述的晶体管的制作方法，采用干法刻蚀去除部分填充材料层。
本发明提供的晶体管及其制作方法中，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。
附图说明
图1为发明人提出的一种晶体管的结构示意图；
图2为本发明一实施例中晶体管的制作方法的流程图；
图3为本发明一实施例中提供半导体衬底的示意图；
图4为本发明一实施例中形成堆叠结构的示意图；
图5为本发明一实施例中形成栅极结构的示意图；
图6为本发明一实施例中刻蚀第二堆叠层的示意图；
图7为本发明一实施例中形成薄膜材料层的示意图；
图8为本发明一实施例中形成的晶体管的示意图；
图9为本发明一实施例中形成填充材料层的示意图；
图10为本发明一实施例中形成填充侧墙的示意图；
图11为本发明一实施例中形成的晶体管的示意图。
具体实施方式
下面将结合示意图对本发明的晶体管及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，发明人提出了一种晶体管的结构示意图。包括半导体衬底1，位于所述半导体衬底1上的堆叠结构，例如包括第一堆叠层2，第二堆叠层3，第一堆叠层2突出所述第二堆叠层3，位于堆叠结构上的栅极结构5，介质层4包围所述堆叠结构和栅极结构，由此介质层4会占据由于第一堆叠层2突出所述第二堆叠层3所形成的开口。这样经过实际检测，发现栅极与源极/漏极之间的寄生电容可以在一定程度上得到缓解，然而效果并不理想。
基于此，发明人经过进一步探究，发现若在开口中形成一层薄膜侧墙，就能够大幅度降低栅极与源极/漏极之间的寄生电容。
于是，本发明提出一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；
位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及
位于所述堆叠结构上的栅极结构。
本发明还提供一种晶体管的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成堆叠结构，在所述堆叠结构上形成栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及
在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。
下面结合图2-图11对本发明的晶体管及其制作方法进行详细说明。
如图2中，所述晶体管的制作方法，包括：
步骤S11，提供半导体衬底10；
步骤S12，在所述半导体衬底10上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层11和第二堆叠层12，所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16；
步骤S13，在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。
请参考图3，对于步骤S11，所述半导体衬底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底10选用单晶硅材料构成。在所述半导体衬底10中还可以形成有埋层(图中未示出)等。此外，对于PMOS而言，所述半导体衬底10中还可以形成有N阱(图中未示出)。
对于步骤S12，在所述半导体衬底10上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层11和第二堆叠层12，所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16。具体的，包括：
请参考图4，在所述半导体衬底10上形成交错堆叠的第一堆叠层11和第二堆叠层12；所述交错堆叠例如可以是指先形成一层第一堆叠层11，然后在所述第一堆叠层11上形成第二堆叠层12，以此重复直至获得需要层数的堆叠结构。所述第一堆叠层11可以是硅材质，所述第二堆叠层12可以是硅锗材质，例如可以采用化学气相沉积工艺、外延工艺等完成堆叠结构的制备。此外，也可以是先形成一层硅层，然后采用离子注入锗的方式，使得硅层上部分变为硅锗层，这样来形成第一堆叠层11和第二堆叠层12。在本发明中，堆叠结构可以是作为鳍，第一堆叠层11和第二堆叠层12可以分别是沟道，这样的堆叠结构有助于改善短沟道效应。可以理解的是，所述堆叠结构并不限于上文所提及的形式，本领域技术人员可以灵活选择合适的方式，例如可以先形成第二堆叠层12，所述堆叠结构的最上层也不限于是第一堆叠层11还是第二堆叠层12，可以依据实际需要灵活设定。通过堆叠结构的形成，本发明的一个实施例中可以用于制备纳米线场效应晶体管(NWFET，Nano-Wire MOSFET)。
在本步骤之后，可以在所述衬底10上所述堆叠结构两侧形成源漏外延结构，获得所需源漏极，这一过程可以采用现有技术完成，而且，这一过程并不一定需要紧接着图4之后执行，依据实际工艺需求可以灵活选择制作过程，例如可以在所述步骤S13之后执行。
接着，请参考图5，在所述堆叠结构上形成栅极结构。所述栅极结构例如包括位于堆叠结构上的栅极介质层(未图示)、栅极材料层13、掩膜层14及栅极侧墙15。在一个实施例中，所述栅极材料层13为虚设栅极，例如是多晶硅材质，可以在后续过程中去除。本步骤例如是先形成栅极介质层和栅极材料层13，然后在栅极材料层13上形成掩膜层14，所述掩膜层14被图案化，以掩膜层14为掩膜进行刻蚀，获得如图5中所示的结构，然后在栅极介质层和栅极材料层13两侧形成栅极侧墙15。由图5可见，所述栅极侧墙15可以与所述堆叠结构两侧齐平。
然后，请参考图6，刻蚀所述第二堆叠层12，使得所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16。在本实施例中，可以选择干法刻蚀所述第二堆叠层12，使得第二堆叠层12缩入堆叠结构内，即使得所述第一堆叠层11突出所述第二堆叠层12。当然，也是可以采用施法刻蚀去除部分第二堆叠层12。在一个实施例中，所述第一堆叠层11突出所述第二堆叠层12的距离L为2nm-20nm。依据不同工艺需求，所述第一堆叠层11突出所述第二堆叠层12的距离L还可以是其他数值，例如，可以是与栅极侧墙15的厚度一致，从而使得第二堆叠层与栅极材料层13相对应，由此增强栅极的调控能力，改善亚阈值特性。
请参考图7-图8，对于步骤S13，在所述开口16内形成薄膜侧墙18，所述薄膜侧墙18位于所述第二堆叠层12的侧壁和第一堆叠层11的表面。具体的，本步骤包括：
首先，沉积薄膜材料层17，覆盖所述半导体衬底10、所述栅极结构及所述堆叠结构；所述薄膜材料层17例如可以选择高K材质，举例而言，可以是介电常数K大于等于20，例如选择HfO2(氧化铪)、ZrO2(氧化锆)等。在一个实施例中，所述薄膜材料层17的厚度可以是
由于所述薄膜材料层17可以随形于第一堆叠层11和第二堆叠层12之间的相互位置关系，而所述堆叠结构中第一堆叠层11突出第二堆叠层12，故所述薄膜材料层17可以形成在所述开口16中。可以理解的是，对于堆叠结构的最下方是第二堆叠层12的情况，则最下方的开口16的下方侧壁是所述半导体衬底10，此时所述薄膜材料层17还位于所述半导体衬底10上。
然后，刻蚀去除部分薄膜材料层，保留位于所述第二堆叠层12侧壁和第一堆叠层11表面之间的部分薄膜材料层，作为所述薄膜侧墙18。对于堆叠结构的最下方是第二堆叠层12的情况，半导体衬底10与第一堆叠层11相对应的部分上也可以保留薄膜材料层。具体的，可以采用干法刻蚀工艺，将半导体衬底10上、栅极侧墙15上、掩膜层14上及第一堆叠层11侧壁上的薄膜材料层去除，仅保留位于所述开口16中的部分。由图8可见，所述薄膜侧墙18随形于所述第二堆叠层12侧壁和第一堆叠层11的表面(具体是相邻两个第一堆叠层11的相向面)，故开口16未被充满，在平行于第一堆叠层11上表面所在方向上依然凹陷。所述开口16在后续工艺中，有可能会被介质层填充，也可能不被填充，也可能仅是部分填充，这都不会影响本发明的结构。
请进一步参考图8，经过上述过程，可以获得一种晶体管，包括：
半导体衬底10；
位于所述半导体衬底上10的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层11和第二堆叠层12，所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16；
位于所述开口16中的薄膜侧墙18，所述薄膜侧墙18位于所述第二堆叠层12侧壁和第一堆叠层11的表面；
位于所述堆叠结构上的栅极结构。
在一个实施例中，所述薄膜侧墙18的厚度为
所述薄膜侧墙18的介电常数大于等于20，例如为HfO2(氧化铪)、ZrO2(氧化锆)等。
所述堆叠结构的最上层和最下层可以任意选择是所述第一堆叠层11或所述第二堆叠层12。在一个实施例中，所述第一堆叠层11为硅材质，所述第二堆叠层为硅锗材质。所述第一堆叠层11突出所述第二堆叠层12的间距为2nm-20nm。
由此，通过在所述第一堆叠层11突出所述第二堆叠层12所形成的开口中，形成薄膜侧墙，能够实现对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。进一步的，通过使得薄膜侧墙18选择介电常数大于等于20的材质，能够大大降低所述寄生电容，有效提高晶体管性能。
此外，本发明还可以提供一种拓展方法，可以参考图3-图7及图9-图11，对这一拓展进行详细说明。
其中，图3-图7所代表的过程可以参照上文的描述，可以采用上述相同的制造过程，本拓展在于，在图7所述的形成薄膜材料层17后，不立即进行刻蚀以部分去除薄膜材料层，而是执行如图9所示的过程。
即，首先沉积填充材料层20覆盖所述薄膜材料层17，所述填充材料层20填充满所述开口16。在一个实施例中，所述填充材料层20可以选择为氮化物，也可以选择为氧化物，例如，可以选择为氮化硅，或是氧化硅。
然后，如图10所示，刻蚀去除部分填充材料层，保留位于所述开口16中的部分填充材料层，作为填充侧墙21，所述填充侧墙21被所述薄膜材料层20包围。这里可以采用干法刻蚀去除部分填充材料层，暴露出位于半导体衬底10上、第一堆叠层11侧壁上、栅极侧墙15侧壁上及掩膜层14上的薄膜材料层17。
之后，如图11所示，刻蚀去除部分薄膜材料层，保留位于所述第二堆叠层12侧壁和第一堆叠层11表面之间的部分薄膜材料层，即部分包围填充侧墙21的部分薄膜材料层，作为所述薄膜侧墙18。具体的，可以采用干法刻蚀工艺，将半导体衬底10上、栅极侧墙15上、掩膜层14上及第一堆叠层11侧壁上的薄膜材料层去除，仅保留位于所述开口中的部分。由图11可见，所述薄膜侧墙18随形于所述第二堆叠层12侧壁和第一堆叠层11的表面(具体是相邻两个第一堆叠层11相向面)，故其在平行于第一堆叠层11上表面所在方向上凹陷，具有一开口。所述开口中为所述填充侧墙21。
在本拓展实施例中，所述薄膜侧墙18的介电常数可以随意选择，这是考虑到一方面薄膜侧墙18能够实现对开口16的遮挡，并进一步通过薄膜侧墙18和填充侧墙19的共同作用，可以同样达到有效降低所述寄生电容的目的，进而提高晶体管性能。
针对这一拓展实施例，本发明可以获得一种晶体管，包括：
半导体衬底10；
位于所述半导体衬底上10的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层11和第二堆叠层12，所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16；
位于所述开口16中的薄膜侧墙18，所述薄膜侧墙18位于所述第二堆叠层12侧壁和第一堆叠层11的表面；
填充在所述开口16内的被所述薄膜侧墙18包围的填充侧墙21，所述填充侧墙21的外侧与所述所述第一堆叠层11外侧齐平；以及
位于所述堆叠结构上的栅极结构。
在一个实施例中，所述薄膜侧墙18的厚度为
所述堆叠结构的最上层和最下层可以任意选择是所述第一堆叠层11或所述第二堆叠层12。在一个实施例中，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质。所述第一堆叠层11突出所述第二堆叠层12的间距为2nm-20nm。
在一个实施例中，所述填充侧墙21可以为氧化硅材质或氮化硅材质。
由此，通过在所述第一堆叠层11突出所述第二堆叠层12所形成的开口16中，形成薄膜侧墙和填充侧墙，能够实现对开口的遮挡，并能够大大降低所述寄生电容，有效提高晶体管性能。
综上所述，本发明提供的晶体管及制作方法中，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质；
位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面，所述薄膜侧墙的介电常数大于等于20；以及
位于所述堆叠结构上的栅极结构和位于所述堆叠结构两侧的漏源外延结构。
2.如权利要求1所述的晶体管，其特征在于，所述薄膜侧墙的厚度为
。
3.如权利要求1所述的晶体管，其特征在于，还包括填充在所述开口内的被所述薄膜侧墙包围的填充侧墙。
4.如权利要求3所述的晶体管，其特征在于，所述填充侧墙为氧化硅材质或氮化硅材质。
5.如权利要求1所述的晶体管，其特征在于，所述第一堆叠层突出所述第二堆叠层2nm-20nm。
6.一种晶体管的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质；
在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面，所述薄膜侧墙的介电常数大于等于20；以及
在所述堆叠结构两侧形成漏源外延结构。
7.如权利要求6所述的晶体管的制作方法，其特征在于，在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口的步骤包括：
在所述半导体衬底上形成交错堆叠的第一堆叠层和第二堆叠层；
在所述堆叠结构上形成栅极结构；以及
刻蚀所述第二堆叠层，使得所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口。
8.如权利要求6所述的晶体管的制作方法，其特征在于，在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面的步骤包括：
沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构；
刻蚀去除部分薄膜材料层，保留位于所述第二堆叠层侧壁和第一堆叠层表面之间的部分薄膜材料层，作为所述薄膜侧墙。
9.如权利要求8所述的晶体管的制作方法，其特征在于，采用干法刻蚀去除部分薄膜材料层。
10.如权利要求8所述的晶体管的制作方法，其特征在于，在沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构之后；在刻蚀去除部分薄膜材料层之前，还包括：
沉积填充材料层覆盖所述薄膜材料层，所述填充材料层填充满所述开口；
刻蚀去除部分填充材料层，保留位于所述开口中的部分填充材料层，作为填充侧墙，所述填充侧墙被所述薄膜材料层包围。
11.如权利要求10所述的晶体管的制作方法，其特征在于，采用干法刻蚀去除部分填充材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710279087.4A CN108735804B (zh) | 2017-04-25 | 2017-04-25 | 晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710279087.4A CN108735804B (zh) | 2017-04-25 | 2017-04-25 | 晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735804A CN108735804A (zh) | 2018-11-02 |
| CN108735804B true CN108735804B (zh) | 2021-05-14 |
Family
ID=63934458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710279087.4A Active CN108735804B (zh) | 2017-04-25 | 2017-04-25 | 晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735804B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311297A (zh) * | 2012-03-16 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 具有超晶格应激源的FinFET |
| CN104681615A (zh) * | 2013-11-26 | 2015-06-03 | 台湾积体电路制造股份有限公司 | 用于具有掩埋SiGe氧化物的FinFET器件的结构和方法 |
| US9496263B1 (en) * | 2015-10-23 | 2016-11-15 | International Business Machines Corporation | Stacked strained and strain-relaxed hexagonal nanowires |
| CN106252386A (zh) * | 2015-06-15 | 2016-12-21 | 台湾积体电路制造股份有限公司 | FinFET结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2989515B1 (fr) * | 2012-04-16 | 2015-01-16 | Commissariat Energie Atomique | Procede ameliore de realisation d'une structure de transistor a nano-fils superposes et a grille enrobante |
| CN104282559A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管及其制作方法 |
| US9466670B2 (en) * | 2014-03-12 | 2016-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sandwich epi channel for device enhancement |
| US9716145B2 (en) * | 2015-09-11 | 2017-07-25 | International Business Machines Corporation | Strained stacked nanowire field-effect transistors (FETs) |
| KR102315275B1 (ko) * | 2015-10-15 | 2021-10-20 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
| US9362355B1 (en) * | 2015-11-13 | 2016-06-07 | International Business Machines Corporation | Nanosheet MOSFET with full-height air-gap spacer |
-
2017
- 2017-04-25 CN CN201710279087.4A patent/CN108735804B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311297A (zh) * | 2012-03-16 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 具有超晶格应激源的FinFET |
| CN104681615A (zh) * | 2013-11-26 | 2015-06-03 | 台湾积体电路制造股份有限公司 | 用于具有掩埋SiGe氧化物的FinFET器件的结构和方法 |
| CN106252386A (zh) * | 2015-06-15 | 2016-12-21 | 台湾积体电路制造股份有限公司 | FinFET结构及其形成方法 |
| US9496263B1 (en) * | 2015-10-23 | 2016-11-15 | International Business Machines Corporation | Stacked strained and strain-relaxed hexagonal nanowires |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735804A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6951903B2 (ja) | 半導体素子のための拡張領域 | |
| US11349013B2 (en) | IC product comprising a novel insulating gate separation structure for transistor devices | |
| US9412822B2 (en) | Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device | |
| US11699758B2 (en) | Isolation structure having different distances to adjacent FinFET devices | |
| CN105932060B (zh) | 无轻掺杂漏极的半导体结构及其制造方法 | |
| US9263580B2 (en) | Methods of forming isolated channel regions for a FinFET semiconductor device and the resulting device | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| CN103811345B (zh) | 半导体器件及其制造方法 | |
| CN106409830A (zh) | 具有金属栅极的半导体元件及其制作方法 | |
| CN102810476B (zh) | 鳍式场效应晶体管的制造方法 | |
| US9117805B2 (en) | Air-spacer MOS transistor | |
| WO2006011369A1 (ja) | 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法 | |
| US9236258B2 (en) | Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices | |
| WO2013000268A1 (zh) | 一种半导体结构及其制造方法 | |
| US20200273757A1 (en) | Silicon and Silicon Germanium Nanowire Formation | |
| CN108565287B (zh) | 一种半导体结构及其制造方法 | |
| CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9793378B2 (en) | Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability | |
| US11239374B2 (en) | Method of fabricating a field effect transistor | |
| CN111106173B (zh) | 半导体装置及其形成方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN108735804B (zh) | 晶体管及其制作方法 | |
| CN107039520A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103426931A (zh) | 应变沟道鳍式场效应晶体管及其制作方法 | |
| CN103681342A (zh) | 一种导电沟道制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |