CN108735775A - 显示面板、显示装置及显示面板的制备方法 - Google Patents

显示面板、显示装置及显示面板的制备方法 Download PDF

Info

Publication number
CN108735775A
CN108735775A CN201710245284.4A CN201710245284A CN108735775A CN 108735775 A CN108735775 A CN 108735775A CN 201710245284 A CN201710245284 A CN 201710245284A CN 108735775 A CN108735775 A CN 108735775A
Authority
CN
China
Prior art keywords
layer
electrode layer
display panel
pixel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710245284.4A
Other languages
English (en)
Inventor
胡锐钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201710245284.4A priority Critical patent/CN108735775A/zh
Publication of CN108735775A publication Critical patent/CN108735775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示面板、显示装置及显示面板的制备方法，其中所述显示面板包括：基板；薄膜晶体管层；像素电极层，位于所述薄膜晶体管中的栅电极层和源/漏电极层之间，或位于所述薄膜晶体管层背离所述基板的一侧，所述像素电极层包括多个像素电极和多个电容电极；像素定义层；有机层和公共电极层。本发明的显示面板通过将像素电极层设置于栅电极层和源/漏电极层之间，将电容两个电极分别设置于栅电极层和像素电极层，从而简化显示面板的整体结构；在制备过程中无需增加额外的掩膜工序：通过六次掩膜工序即可制备得到需要的显示面板，简化了制造工艺，减少制造时间，降低制造成本，并大大提高了生产过程中的良率。

Description

显示面板、显示装置及显示面板的制备方法
技术领域
本发明涉及显示领域，特别是一种减少掩膜工序而优化显示面板制备工艺的显示面板、显示装置及显示面板的制备方法。
背景技术
近来，已经开发出与阴极射线管显示器相比具有较小重量和体积的各种平板显示器包括液晶显示器、场发射显示器、等离子体显示面板和有机发光显示器。
在平板显示器中，有机发光显示器使用通过电子和空穴的重组产生光的有机发光二极管(OLED)显示图像。有机发光显示器具有较快的响应速度并且以较低的功耗驱动。一个典型的有机发光显示器通过形成在像素中的晶体管向OLED提供根据数据信号的电流，从而OLED发射出光。
如图1所示，为现有技术中一种OLED显示面板的剖视图。其中在图1中Z方向上，从下至上依次包括：基板101、有源层102、第一绝缘层103、第一金属层、第二绝缘层106、第二金属层、层间绝缘层108、第三金属层、钝化层和平坦化层110、像素电极层111、像素定义层112和有机层和公共电极层113。其中第一金属层中包括栅电极105和电容第一电极104，第二金属层包括电容第二电极107，第三金属层包括源/漏电极109。采用该种结构的OLED显示面板，从图中可以看出，层级较多，增加了整体结构的复杂性。图中A标识的位置处即为OLED发光组件。
对于图1中结构的显示面板，制备方法如下：
第一道掩膜工序：首先在一基板101上沉积一半导体层，图案化所述半导体层以形成所述有源层102；
第二道掩膜工序：在所述第一道掩膜工序的产物上沉积第一绝缘层103，在所述第一绝缘层103上沉积第一金属层，图案化所述第一金属层以形成栅电极105和电容第一电极104；
第三道掩膜工序：在所述第二道掩膜工序的产物上沉积第二绝缘层106，在所述第二绝缘层106上沉积第二金属层，图案化所述第二金属层以形成电容第二电极107；
第四道掩膜工序：在所述第二道掩膜工序的产物上沉积层间绝缘层108，并在沉积所述层间绝缘层108的产物上蚀刻接触孔，层间绝缘层108一般采用SiOx、SiNx等无机绝缘膜层或它们的叠层构成；
第五道掩膜工序：在所述第三道掩膜工序的产物上沉积第三金属层，图案化所述第三金属层以形成所述源/漏电极109；
第六道掩膜工序：在所述第四道掩膜工序的产物上沉积钝化层，并涂覆平坦化层，并在涂覆平坦化层的产物上蚀刻接触孔；
第七道掩膜工序：在所述第五道掩膜工序的产物上沉积像素电极层111；
第八道掩膜工序：在所述第六道掩膜工序的产物上涂覆像素定义层112，在所述像素定义层112上蚀刻开口，在蚀刻开口后的像素定义层112上形成有机层和公共电极层113。
由上可知，形成如图1所示的显示面板，至少需要七次掩膜工序。掩膜工序的次数越多，制造工艺越复杂，相应的制造时间和成本也就越高，生产良率可能越低，另外，在掩膜工序过程中制造光罩的成本也会随之增加。
发明内容
针对现有技术中的缺陷，本发明的目的在于提供一种显示面板、显示装置及显示面板的制备方法，克服了现有技术的缺点，通过六次掩膜工序即可制备得到需要的显示面板，简化了制造工艺，减少制造时间，降低制造成本。
根据本发明的一个方面，提供一种显示面板，包括：
基板；
薄膜晶体管层，位于所述基板的一侧，所述薄膜晶体管层包括有源层、栅电极层和源/漏电极层；
像素电极层，位于所述栅电极层和所述源/漏电极层之间或位于所述薄膜晶体管层背离所述基板的一侧，所述像素电极层包括多个像素电极和多个电容电极；
像素定义层，位于所述薄膜晶体管层和所述像素电极层背离所述基板的一侧，所述像素定义层包括多个与所述像素电极一一对应的第一开口，所述第一开口中设置有一有机层，且所述有机层通过所述第一开口与所述像素电极接触；
公共电极层，位于所述像素定义层和所述有机层背离所述薄膜晶体管层的一侧。
可选地，所述像素电极层位于所述栅电极层和所述源/漏电极层之间，所述栅极层还包括多个电容第一电极，所述像素电极层包括的电容电极为与所述电容第一电极一一对应的电容第二电极。
可选地，所述薄膜晶体管层包括：
有源层，位于所述基板的一侧；
栅电极层，位于所述有源层背离所述基板的一侧；
源/漏电极层，位于所述栅电极层背离所述有源层的一侧；
所述像素电极层位于所述栅电极层和所述源/漏电极层之间。
可选地，还包括：
第一绝缘层，位于所述有源层与所述栅电极层之间；
第二绝缘层，位于所述栅电极层与所述像素电极层之间。
可选地，还包括：
层间绝缘层，位于所述像素电极层与所述源/漏电极层之间，所述层间绝缘层包括多个与所述第一开口一一对应的第二开口，且所述第一开口在所述基板上的正投影与所述第二开口在所述基板上的正投影交叠。
可选地，所述第一开口在所述基板上的正投影落入所述第二开口在所述基板上的正投影的范围内。
可选地，所述层间绝缘层还包括多个与所述像素电极一一对应的第一接触孔，所述源/漏电极层通过所述第一接触孔连接至所对应的像素电极。
本发明另一方面还提供一种显示装置，包括所述的显示面板。
本发明再一方面还提供一种显示面板的制备方法，包括如下步骤：
提供一基板；
在所述基板的一侧形成一薄膜晶体管层和像素电极层，所述薄膜晶体管层包括有源层、栅电极层和源/漏电极层，所述像素电极层形成于所述栅电极层和所述源/漏电极层之间，或形成于所述薄膜晶体管层背离所述基板的一侧，且所述像素电极层包括多个像素电极和多个电容电极；
在所述薄膜晶体管层和所述像素电极层背离所述基板的一侧形成一像素定义层，所述像素定义层包括多个与所述像素电极一一对应的第一开口；
在所述第一开口中形成一有机层，且所述有机层通过所述第一开口与所述像素电极接触；
在所述像素定义层和所述有机层背离所述薄膜晶体管层的一侧形成一公共电极层。
本发明又一方面还提供另一种显示面板的制备方法，包括如下步骤：
第一道掩膜工序：在一基板上形成一有源层；
第二道掩膜工序：在所述第一道掩膜工序的产物上形成第一绝缘层，在所述第一绝缘层上形成第一金属层，图案化所述第一金属层以形成一栅电极层；
第三道掩膜工序：在所述第二道掩膜工序的产物上形成第二绝缘层，在所述第二绝缘层上形成第二金属层，图案化所述第二金属层以形成一像素电极层；
第四道掩膜工序：在所述第三道掩膜工序的产物上形成层间绝缘层，图案化形成层间绝缘层后的产物以形成第二开口、第一接触孔、第二接触孔和第三接触孔；
第五道掩膜工序：在所述第四道掩膜工序的产物上形成第三金属层，图案化所述第三金属层以形成一源/漏电极层，所述源/漏电极层通过所述第一接触孔连接至所述像素电极层，所述源/漏电极层通过所述第二接触孔和第三接触孔连接至所述有源层；
第六道掩膜工序：在所述第五道掩膜工序的产物上形成一像素定义层，图案化所述像素定义层以形成第一开口，所述第一开口连通至所述像素电极层，在所述第一开口中形成一有机层，在所述像素定义层和所述有机层上形成一公共电极层。
可选地，所述第二道掩膜工序还包括图案化所述第一金属层以形成电容第一电极的步骤；
所述第三道掩膜工序还包括图案化所述第二金属层以形成电容第二电极的步骤。
可选地，所述第四道掩膜工序还包括图案化所述形成层间绝缘层后的产物以形成第四接触孔的步骤，所述源/漏电极层通过所述第四接触孔连接至所述电容第二电极。
与现有技术相比，由于使用了以上技术，本发明中的显示面板通过将像素电极层设置于栅电极层和源/漏电极层之间，将电容两个电极分别设置于栅电极层和像素电极层，从而简化显示面板的整体结构；在制备过程中无需增加额外的掩膜工序：通过六次掩膜工序即可制备得到需要的显示面板，简化了制造工艺，减少制造时间，降低制造成本，并大大提高了生产过程中的良率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1示出现有技术的显示面板的剖视图；
图2示出本发明一实施例的显示面板的剖视图；
图3示出本发明一实施例的显示面板的制备方法的流程图；
图4示出本发明一实施例的经第一道掩膜工序的显示面板剖视图；
图5示出本发明一实施例的经第二道掩膜工序的显示面板剖视图；
图6示出本发明一实施例的经第三道掩膜工序的显示面板剖视图；
图7示出本发明一实施例的经第四道掩膜工序的显示面板剖视图；
图8示出本发明一实施例的经第五道掩膜工序的显示面板剖视图；
图9示出本发明一实施例的经第六道掩膜工序的显示面板剖视图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，也可以实践本发明的技术方案。
如图2所示，本发明一实施例提供了一种显示面板。在图2中Z方向上，所述显示面板包括：基板1；薄膜晶体管层，位于所述基板1的一侧，所述薄膜晶体管层包括有源层2、栅电极层和源/漏电极层，所述栅电极层包括多个栅电极5，所述源/漏电极层包括多个与所述栅电极5所对应的源/漏电极8；像素电极层，位于所述栅电极层和所述源/漏电极层之间，所述像素电极层包括多个像素电极10；像素定义层12，位于所述薄膜晶体管层背离所述基板1的一侧，所述像素定义层12包括多个与所述像素电极10一一对应的第一开口，所述第一开口中设置有一有机层11，且所述有机层11通过所述第一开口与所述像素电极10接触；公共电极层13，位于所述像素定义层12和所述有机层11背离所述薄膜晶体管层的一侧。图2中B区域表示OLED发光组件，C区域表示薄膜晶体管的栅电极和有源层。
进一步地，在所述栅电极层还可以设置多个电容第一电极4，所述栅电极5和电容第一电极4在图2中X方向上依次排列；在所述像素电极层还可以设置多个电容第二电极7，所述像素电极10和所述电容第二电极7在图2中X方向依次排列，电容第一电极4和电容第二电极7共同组成了图2中D区域的电容。所述电容、像素电极10、栅电极5、源/漏电极和有机层11优选为一一对应的关系。所述栅电极5和电容第一电容4设置在同一层，即采用一次掩膜工序制备，所述像素电极10和所述电容第二电极7在同一层，即采用一次掩膜工序制备。并且，通过将所述像素电极10和电容第二电极7均设置在同一金属层，相比于现有技术，减少了一层金属层，并且相对于现有技术减少了一层钝化层，由此减少了显示面板结构的复杂度，也降低了显示面板的制造成本。同时，由于显示面板膜层的减少，也相应减少了显示面板的整体厚度，提高显示面板的光穿透率。
如上所述，所述薄膜晶体管层包括有源层2、栅电极层和源/漏电极层，具体各个层的排布位置可以如图2所示，在Z方向由下至上分别为有源层2、栅电极层和源/漏电极层，其中像素电极层10设置在栅电极层和源/漏电极层之间。进一步地，在所述有源层2与所述栅电极层之间还可以包括第一绝缘层3，在所述栅电极层和所述像素电极层之间还设置有第二绝缘层6。
进一步地，所述像素电极层与所述源/漏电极层之间还包括一层间绝缘层9，所述层间绝缘层9包括多个与所述第一开口一一对应的第二开口，且所述第一开口在所述基板1上的正投影与所述第二开口在所述基板1上的正投影交叠。沿图2中Z方向，所述第一开口和所述第二开口优选上下对齐，并且进一步优选地，所述第一开口在所述基板1上的正投影落入所述第二开口在所述基板1上的正投影的范围内。所述像素定义层12在第一开口处向下延伸了一部分，并且覆盖了第二开口的内壁，即第一开口的下半部分被包覆在第二开口之内，第一开口的上半部分是从第一开口的下半部分向上延伸的。有机层11设置在第一开口以内，并且与像素电极10直接接触，公共电极层13覆盖像素定义层12和有机层11，并且与有机层11直接接触。
为了实现源/漏电极层与像素电极10的连接，所述层间绝缘层9可以包括多个与所述像素电极10一一对应的第一接触孔，所述源/漏电极层通过所述第一接触孔连接至所对应的像素电极10，实现对像素电极10的驱动功能。进一步地，所述层间绝缘层9还可以开设有一直向下延伸至有源层2的第二接触孔和第三接触孔，所述源/漏电极层分别通过所述第二接触孔和第三接触孔连接至所述有源层2。所述层间绝缘层9还可以开设有第四接触孔，所述源/漏电极层通过所述第四接触孔连接至所述电容第二电极7。
此处图2只给出了一种可选的实施方式，在实际应用中，可以根据需要调整一些膜层的位置和连接关系，例如，调整有源层2、栅电极层和源/漏电极层之间的位置，将有源层2设置在源/漏电极层之上等等。另外，所述第一开口、第二开口、第一接触孔、第二接触孔、第三接触孔和第四接触孔的开设位置和形状也可以采用不限于图2中的设置方式。电容第一电极4和电容第二电极7的位置也可以根据需要调整，例如将电容第一电极4下移一个膜层，或将电容第二电极7上移一个膜层等等，均属于本发明的保护范围之内。
本发明实施例还提供一种显示面板的制备方法，包括如下步骤：
提供一基板；
在所述基板的一侧形成一薄膜晶体管层和像素电极层，所述薄膜晶体管层包括有源层、栅电极层和源/漏电极层，所述像素电极层形成于所述栅电极层和所述源/漏电极层之间，且所述像素电极层包括多个像素电极；
在所述薄膜晶体管层背离所述基板的一侧形成一像素定义层，所述像素定义层包括多个与所述像素电极一一对应的第一开口；
在所述第一开口中形成一有机层，且所述有机层通过所述第一开口与所述像素电极接触；
在所述像素定义层和所述有机层背离所述薄膜晶体管层的一侧形成一公共电极层。
通过采用上述方法制备所述显示面板，可以大大简化生产步骤，提高生产效率。
进一步地，如图3所示，为本发明一具体实施例的显示面板的制备方法，图中示出所述显示面板的制备只需要六道掩膜工序即可完成，如图4～9所示，为对应的六道掩膜工序的产物的结构示意图，且图4～9中X方向和Z方向表达相同的意义，图4～9中各个膜层的制备过程为沿Z方向从下至上，且后一道掩膜工序是基于前一道掩膜工序的产物进行的。
具体地，所述显示面板的制备方法包括如下步骤：
S100：第一道掩膜工序：如图4所示，在一基板1上形成一有源层2，具体地，所述有源层2可以是由半导体层图案化形成的；
S200：第二道掩膜工序：如图5所示，在所述第一道掩膜工序的产物上形成第一绝缘层3，在所述第一绝缘层3上形成第一金属层，图案化所述第一金属层以形成一栅电极层，所述栅电极层包括多个栅电极5，并且优选将电容第一电极4也设置在第一金属层，所述栅电极5和所述电容第一电极4在图5中X方向上依次排列；
在形成栅电极5后，可以在有源层2中通过离子注入在源区域和漏区域进行离子掺杂，例如可以通过掺杂III族元素形成P型，也可以通过掺杂V族元素形成N型。由于此离子注入工艺是在像素电极层形成之前进行的，因此，在像素电极层形成之后，无需再进行其他的离子注入步骤，也就不会因为离子注入而对像素电极层有任何的损伤。
S300：第三道掩膜工序：如图6所示，在所述第二道掩膜工序的产物上形成第二绝缘层6，在所述第二绝缘层6上形成第二金属层，图案化所述第二金属层以形成一像素电极层，所述像素电极层包括多个像素电极10，并且优选将电容第二电极7也设置在第二金属层，所述像素电极10和所述电容第二电极7在图6中X方向上依次排列，所述像素电极10可以包括与所述栅电极相同的透明导电物质；
S400：第四道掩膜工序：如图7所示，在所述第三道掩膜工序的产物上形成层间绝缘层9，图案化形成层间绝缘层9后的产物以形成第二开口91、第一接触孔92、第二接触孔93和第三接触孔94，第一接触孔92是为了源/漏电极层连接至像素电极10而开设的，第二接触孔93和第三接触孔94是为了源/漏电极层连接至有源层2而开设的，进一步地，所述层间绝缘层9上还可以开设有第四接触孔95，以使得源/漏电极层可以连接至电容第二电极7；
S500：第五道掩膜工序：如图8所示，在所述第四道掩膜工序的产物上形成第三金属层，图案化所述第三金属层以形成一源/漏电极层，所述源/漏电极层通过所述第一接触孔92连接至所述像素电极层，所述源/漏电极层通过所述第二接触孔93和第三接触孔94连接至所述有源层；
S600：第六道掩膜工序：如图9所示，在所述第五道掩膜工序的产物上形成一像素定义层12，图案化所述像素定义层12以形成第一开口121，所述第一开口121连通至所述像素电极层，在所述第一开口121中形成一有机层11，在所述像素定义层12和所述有机层11上形成一公共电极层13。
由此可知，采用本发明的显示面板的结构和制备方法，将像素电极10形成于栅电极层和源/漏电极层之间，只需要六道掩膜工序即可以制备完成，同时减少了制备钝化层的步骤，大大缩短了整个显示面板的制程，并且在像素电极层形成后无需再进行其他的离子注入步骤，保护像素电极层不受后期制造工艺的损伤，降低显示面板的制造成本和制造时间，提高生产良率。
需要注意的是，图3～图9中示出的显示面板的制备方法仅为本发明的一种优选实施方式，在实际应用中，可以根据需要调整其中各个膜层的位置，即相应调整各个膜层的制备顺序，例如先制备栅电极层，再制备有源层等等，均可以实现本发明中缩短显示面板制程的目的，所述电容第一电极和电容第二电极的制备也可以根据需要调整，例如将电容第一电极变为与下面的膜层一起制备，或将电容第二电极变为与上面的膜层一起制备等等，层间绝缘层和像素定义层的各个开口和接触孔的位置和形状也可以根据需要调整，均属于本发明的保护范围之内。
本发明实施例另一方面还提供一种显示装置，包括所述的显示面板。所述显示装置可以是应用于电视机、手机、平板电脑、个人电脑等各种电子设备中的显示屏，但不仅限于此。采用了包含上述显示面板的显示装置，相比于现有技术的显示装置，将像素电极层设置在栅电极层和源/漏电极层之间，并且可以进一步将像素电极层和电容第二电极设置在同一金属层，相比于现有技术减少了一层金属层，并且减少了一层钝化层，由此减少了显示面板结构的复杂度，由此显示装置的结构也就更加简单，厚度更薄，生产更加简便，提高了生产效率，并降低了生产成本，因此适用于大规模推广应用。
与现有技术相比，由于使用了以上技术，本发明中的显示面板通过将像素电极层设置于栅电极层和源/漏电极层之间，将电容两个电极分别设置于栅电极层和像素电极层，从而简化显示面板的整体结构；在制备过程中无需增加额外的掩膜工序：通过六次掩膜工序即可制备得到需要的显示面板，简化了制造工艺，减少制造时间，降低制造成本，并大大提高了生产过程中的良率
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (12)

1.一种显示面板，其特征在于，包括：
基板；
薄膜晶体管层，位于所述基板的一侧，所述薄膜晶体管层包括有源层、栅电极层和源/漏电极层；
像素电极层，位于所述栅电极层和所述源/漏电极层之间或位于所述薄膜晶体管层背离所述基板的一侧，所述像素电极层包括多个像素电极和多个电容电极；
像素定义层，位于所述薄膜晶体管层和所述像素电极层背离所述基板的一侧，所述像素定义层包括多个与所述像素电极一一对应的第一开口，所述第一开口中设置有一有机层，且所述有机层通过所述第一开口与所述像素电极接触；
公共电极层，位于所述像素定义层和所述有机层背离所述薄膜晶体管层的一侧。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电极层位于所述栅电极层和所述源/漏电极层之间，所述栅极层还包括多个电容第一电极，所述像素电极层包括的电容电极为与所述电容第一电极一一对应的电容第二电极。
3.根据权利要求1所述的显示面板，其特征在于，所述薄膜晶体管层包括：
有源层，位于所述基板的一侧；
栅电极层，位于所述有源层背离所述基板的一侧；
源/漏电极层，位于所述栅电极层背离所述有源层的一侧；
所述像素电极层位于所述栅电极层和所述源/漏电极层之间。
4.根据权利要求3所述的显示面板，其特征在于，还包括：
第一绝缘层，位于所述有源层与所述栅电极层之间；
第二绝缘层，位于所述栅电极层与所述像素电极层之间。
5.根据权利要求3所述的显示面板，其特征在于，还包括：
层间绝缘层，位于所述像素电极层与所述源/漏电极层之间，所述层间绝缘层包括多个与所述第一开口一一对应的第二开口，且所述第一开口在所述基板上的正投影与所述第二开口在所述基板上的正投影交叠。
6.根据权利要求5所述的显示面板，其特征在于，所述第一开口在所述基板上的正投影落入所述第二开口在所述基板上的正投影的范围内。
7.根据权利要求5所述的显示面板，其特征在于，所述层间绝缘层还包括多个与所述像素电极一一对应的第一接触孔，所述源/漏电极层通过所述第一接触孔连接至所对应的像素电极。
8.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的显示面板。
9.一种显示面板的制备方法，其特征在于，包括如下步骤：
提供一基板；
在所述基板的一侧形成一薄膜晶体管层和像素电极层，所述薄膜晶体管层包括有源层、栅电极层和源/漏电极层，所述像素电极层形成于所述栅电极层和所述源/漏电极层之间，或形成于所述薄膜晶体管层背离所述基板的一侧，且所述像素电极层包括多个像素电极和多个电容电极；
在所述薄膜晶体管层和所述像素电极层背离所述基板的一侧形成一像素定义层，所述像素定义层包括多个与所述像素电极一一对应的第一开口；
在所述第一开口中形成一有机层，且所述有机层通过所述第一开口与所述像素电极接触；
在所述像素定义层和所述有机层背离所述薄膜晶体管层的一侧形成一公共电极层。
10.一种显示面板的制备方法，其特征在于，包括如下步骤：
第一道掩膜工序：在一基板上形成一有源层；
第二道掩膜工序：在所述第一道掩膜工序的产物上形成第一绝缘层，在所述第一绝缘层上形成第一金属层，图案化所述第一金属层以形成一栅电极层；
第三道掩膜工序：在所述第二道掩膜工序的产物上形成第二绝缘层，在所述第二绝缘层上形成第二金属层，图案化所述第二金属层以形成一像素电极层；
第四道掩膜工序：在所述第三道掩膜工序的产物上形成层间绝缘层，图案化形成层间绝缘层后的产物以形成第二开口、第一接触孔、第二接触孔和第三接触孔；
第五道掩膜工序：在所述第四道掩膜工序的产物上形成第三金属层，图案化所述第三金属层以形成一源/漏电极层，所述源/漏电极层通过所述第一接触孔连接至所述像素电极层，所述源/漏电极层通过所述第二接触孔和第三接触孔连接至所述有源层；
第六道掩膜工序：在所述第五道掩膜工序的产物上形成一像素定义层，图案化所述像素定义层以形成第一开口，所述第一开口连通至所述像素电极层，在所述第一开口中形成一有机层，在所述像素定义层和所述有机层上形成一公共电极层。
11.根据权利要求10所述的显示面板的制备方法，其特征在于，所述第二道掩膜工序还包括图案化所述第一金属层以形成电容第一电极的步骤；
所述第三道掩膜工序还包括图案化所述第二金属层以形成电容第二电极的步骤。
12.根据权利要求11所述的显示面板的制备方法，其特征在于，所述第四道掩膜工序还包括图案化所述形成层间绝缘层后的产物以形成第四接触孔的步骤，所述源/漏电极层通过所述第四接触孔连接至所述电容第二电极。
CN201710245284.4A 2017-04-14 2017-04-14 显示面板、显示装置及显示面板的制备方法 Pending CN108735775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710245284.4A CN108735775A (zh) 2017-04-14 2017-04-14 显示面板、显示装置及显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710245284.4A CN108735775A (zh) 2017-04-14 2017-04-14 显示面板、显示装置及显示面板的制备方法

Publications (1)

Publication Number Publication Date
CN108735775A true CN108735775A (zh) 2018-11-02

Family

ID=63924504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710245284.4A Pending CN108735775A (zh) 2017-04-14 2017-04-14 显示面板、显示装置及显示面板的制备方法

Country Status (1)

Country Link
CN (1) CN108735775A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法
WO2020118952A1 (zh) * 2018-12-13 2020-06-18 武汉华星光电半导体显示技术有限公司 一种 oled 显示装置及其制作方法

Similar Documents

Publication Publication Date Title
CN102629621B (zh) 一种电路、阵列基板及制作方法、显示器
CN104319279B (zh) 阵列基板及其制造方法、显示装置
CN106601778A (zh) Oled背板及其制作方法
CN107611162A (zh) 柔性oled显示面板及其制作方法
KR101574390B1 (ko) 유기 발광 다이오드, 터치 디스플레이 장치 및 그의 제조 방법
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN110048005A (zh) 一种oled显示器件及其制备方法
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN104810382A (zh) Amoled背板的制作方法及其结构
US10068955B2 (en) Array substrate of OLED display device and manufacturing method thereof
CN107340928A (zh) 触控显示面板及其制造方法、触控显示装置
CN106847743A (zh) Tft基板及其制作方法
US9679953B2 (en) WOLED back panel and method of manufacturing the same
CN104362179B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN109244269A (zh) 显示面板及其制造方法、显示装置
CN107565049A (zh) Amoled显示面板及其制备方法
WO2017031940A1 (zh) 一种阵列基板、其制作方法及显示装置
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104157608B (zh) Tft基板的制作方法及其结构
CN106252525B (zh) Oled器件及制作方法、显示面板以及显示装置
CN108269856A (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
CN102723351B (zh) 一种oled基板及其制造方法、显示装置
CN102496621B (zh) 半导体组件及电致发光组件及其制作方法
WO2020233485A1 (zh) 发光器件及其制造方法、掩膜板、显示装置
CN108735775A (zh) 显示面板、显示装置及显示面板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102