CN108733947B - 一种在PCB设计中批量给tab赋属性的方法及装置 - Google Patents
一种在PCB设计中批量给tab赋属性的方法及装置 Download PDFInfo
- Publication number
- CN108733947B CN108733947B CN201810531468.1A CN201810531468A CN108733947B CN 108733947 B CN108733947 B CN 108733947B CN 201810531468 A CN201810531468 A CN 201810531468A CN 108733947 B CN108733947 B CN 108733947B
- Authority
- CN
- China
- Prior art keywords
- tab
- area
- speed line
- attribute
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000009432 framing Methods 0.000 claims abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 241000581364 Clinitrachus argentatus Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- User Interface Of Digital Computer (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明提供了一种在PCB设计中批量给tab赋属性的方法及装置，所述的方法包括：步骤1：调用skill程序，获取框选区域；步骤2：设置tab的对象类型并抓取框选区域内所有的tab；步骤3：设置tab面积范围内高速线的对象类型，并抓取高速线属性；步骤4：根据高速线与tab的对应关系，将高速线的属性赋给tab。所述的装置包括：选择模块，用于提示并读取用户所框选的区域；第一抓取模块，用于抓取框选区域内所有的tab；第二抓取模块，用于抓取tab面积范围内高速线的属性；赋值模块，用于根据tab和高速线的对应关系，将高速线的属性赋给tab。该发明弥补了现有技术中过程复杂、效率低下、容易有遗漏等缺点。
Description
技术领域
本发明涉及PCB板设计领域，更具体地说，涉及一种在PCB设计中批量给tab赋属性的方法及装置。
背景技术
在PCB设计中，为了保证高速线的阻抗连续及信号质量，需要给高速线添加tab，tab即为单个独立的小面积shape，添加到高速线上后需要给shape添加与高速线相同的属性，赋属性后二者属于同一net。
现有的技术方案中，技术人员采用手动单个tab赋属性，缺点主要有：1)tab数量众多，单个操作过程复杂、效率低下；2)容易有遗漏，影响信号质量。
发明内容
针对以上缺点，本发明提出一种PCB设计中检查走线线宽超过焊盘宽度的方法，弥补了现有技术中过程复杂、效率低下、容易有遗漏等缺点。
本发明实施例提供了一种在PCB设计中批量给tab赋属性的方法，所述的方法包括：
步骤1：调用skill程序，获取框选区域；
步骤2：设置tab的对象类型并抓取框选区域内所有的tab；
步骤3：设置tab面积范围内高速线的对象类型，并抓取高速线属性；
步骤4：根据高速线与tab的对应关系，将高速线的属性赋给tab。
进一步的，步骤1的具体实现过程为：
S11：调用skill程序后，提示用户框选区域，等待用户操作；
S12：用户框选区域后，skill程序读取用户框选区域。
进一步的，步骤S12中，skill程序读取用户框选区域的具体方法为：skill程序获取用户选择区域的左下角与右上角坐标。
进一步的，步骤2中，设置tab对象类型的具体方法为：设置过滤器为选中“shape”的状态。
进一步的，步骤3中，对于tab面积范围内高速线的对象类型，设置方法为：设置过滤器为选中“cline”的状态。
进一步的，步骤4中，tab与高速线的对应关系是通过在一个对象占据的区域内抓取另一个对象实现的，由于每个tab只压在一条高速线上，因此高速线与tab的对应关系为一一对应。
进一步的，步骤4中，属性的获取是通过指向对象的net属性获取，属性的赋值是通过修改对象的net属性实现。
本发明实施例还提供了一种在PCB设计中批量给tab赋属性的装置，所述的装置包括：
选择模块，用于提示并读取用户所框选的区域；
第一抓取模块，用于抓取框选区域内所有的tab；
第二抓取模块，用于抓取tab面积范围内高速线的属性；
赋值模块，用于根据tab和高速线的对应关系，将高速线的属性赋给tab。
进一步的，选择模块读取用户所框选的区域，采用原理为：获取用户选择区域的左下角与右上角坐标。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
通过本发明，读取框选区域的坐标，并利用过滤器快速选择对象，可以快速批量给tab赋属性，大大提高了工作效率和准确度，有利于提高设计质量。
附图说明
图1是本发明实施例的方法流程图；
图2是本发明实施例的装置原理图；
图3是需要赋属性的tab和高速线示意图；
图4是图3中tab的属性表；
图5是图3中DRC的属性表；
图6是修改后的tab和高速线示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例
如图1所示，本发明实施例提供了一种在PCB设计中批量给tab赋属性的方法，所述的方法包括：
步骤1：调用skill程序，获取框选区域。具体实现过程为：首先，调用skill程序后，提示用户框选区域，等待用户操作；然后，待用户框选区域后，获取用户选择区域的左下角与右上角坐标，从而读取框选区域。
步骤2：设置tab的对象类型并抓取框选区域内所有的tab，具体方法为：设置过滤器为选中“shape”的状态，其中，shape为tab的对象类型。
设置过滤器的目的是用于抓取时筛选对象，由于设置过滤器为选中“shape”状态，抓取区域内的所有对象能够精准地抓取到所需要的tab。
步骤3：设置tab面积范围内高速线的对象类型，并抓取高速线属性，具体方法为：设置过滤器为选中“cline”的状态，其中，cline为高速线的对象类型。
步骤3中，每一个tab都抓取它面积范围内的cline，抓取方式与抓取tab的过程类似，cline为高速线的对象类型，此处抓取方法的原因是tab与高速线部分重叠，且每个tab只压在一条高速线上。
步骤4：通过抓取过程可以确定tab与高速线的对应关系，获取抓取到的高速线的属性，将此属性赋给tab。
步骤4中，tab与高速线的对应关系是通过在一个对象占据的区域内抓取另一个对象实现，属性的获取是通过指向对象的net属性获取，属性的赋值是通过修改对象的net属性实现。
如图2所示，本发明实施例还提供了一种在PCB设计中批量给tab赋属性的装置，所述的装置包括选择模块、第一抓取模块、第二抓取模块和赋值模块。
所述的选择模块，用于提示用户进行区域框选操作，并通过获取用户选择区域的左下角与右上角坐标，读取用户所框选的区域。
所述的第一抓取模块，通过设置过滤器为选中“shape”的状态，用于抓取框选区域内所有的tab。
所述的第二抓取模块，通过设置过滤器为选中“cline”的状态，用于抓取tab面积范围内高速线的属性。
所述的赋值模块，用于根据tab和高速线的对应关系，将高速线的属性赋给tab。tab与高速线的对应关系是通过在一个对象占据的区域内抓取另一个对象实现，属性的获取是通过指向对象的net属性获取，属性的赋值是通过修改对象的net属性实现。
为了更好的理解本发明的原理，下面结合附图对tab和高速线的状态变化进行详细说明。
需要赋属性的tab和高速线如图3所示，图3中梯形方框为添加在高速线上的tab，黄色蝴蝶结为DRC，DRC即为Design Rule Check，设计规则检查。用户在软件中设定一定的规则，软件自动按照这些规则对设计进行全面的检查，有问题的地方会显示出DRC(黄色蝴蝶结)提示用户。在图3中，所以的tab都不具备属性，每个接触点都出现了DRC。
对图3中的tab查看属性，可以得到如图4所示的属性框，属性框中方框圈出的“element is on a dummy net”，意思是对象处在虚拟的网络上，因为net属性还没有赋值。
对图3中的DRC查看属性，可以得到图5所示的属性框，在小方框中可以看出DRC的类别是“Line to Shape Specing”，意思是line与shape的间距不符合要求，设定值是属性中的“Constraint value”，即为3.99mil，而“Actual value”为0mil，即为接触，不符合要求。
经过修改后，同网络的line与shape不需要满足间距要求，因此所有DRC都消失，如图6所示。
尽管说明书及附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。
Claims (9)
1.一种在PCB设计中批量给tab赋属性的方法，其特征在于，所述的方法包括：
步骤1：调用skill程序，获取框选区域；
步骤2：设置tab的对象类型并抓取框选区域内所有的tab；
步骤3：设置tab面积范围内高速线的对象类型，并抓取高速线属性；
步骤4：根据高速线与tab的对应关系，将高速线的属性赋给tab。
2.根据权利要求1所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤1的具体实现过程为：
S11：调用skill程序后，提示用户框选区域，等待用户操作；
S12：用户框选区域后，skill程序读取用户框选区域。
3.根据权利要求2所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤S12中，skill程序读取用户框选区域的具体方法为：skill程序获取用户选择区域的左下角与右上角坐标。
4.根据权利要求1所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤2中，设置tab对象类型的具体方法为：设置过滤器为选中“shape”的状态。
5.根据权利要求1所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤3中，对于tab面积范围内高速线的对象类型，设置方法为：设置过滤器为选中“cline”的状态。
6.根据权利要求1所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤4中，tab与高速线的对应关系是通过在一个对象占据的区域内抓取另一个对象实现的，且高速线与tab的对应关系为一一对应。
7.根据权利要求6所述的一种在PCB设计中批量给tab赋属性的方法，其特征在于，步骤4中，属性的获取是通过指向对象的net属性获取，属性的赋值是通过修改对象的net属性实现。
8.一种在PCB设计中批量给tab赋属性的装置，其特征在于，所述的装置包括：
选择模块，用于提示并读取用户所框选的区域；
第一抓取模块，用于抓取框选区域内所有的tab；
第二抓取模块，用于抓取tab面积范围内高速线的属性；
赋值模块，用于根据tab和高速线的对应关系，将高速线的属性赋给tab。
9.根据权利要求8所述的一种在PCB设计中批量给tab赋属性的装置，其特征在于，选择模块读取用户所框选的区域，采用原理为：获取用户选择区域的左下角与右上角坐标。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810531468.1A CN108733947B (zh) | 2018-05-29 | 2018-05-29 | 一种在PCB设计中批量给tab赋属性的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810531468.1A CN108733947B (zh) | 2018-05-29 | 2018-05-29 | 一种在PCB设计中批量给tab赋属性的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108733947A CN108733947A (zh) | 2018-11-02 |
| CN108733947B true CN108733947B (zh) | 2021-11-02 |
Family
ID=63936677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810531468.1A Active CN108733947B (zh) | 2018-05-29 | 2018-05-29 | 一种在PCB设计中批量给tab赋属性的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108733947B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113407163A (zh) * | 2021-05-18 | 2021-09-17 | 中广核工程有限公司 | 模块关联赋值方法、装置、计算机设备及可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661391A (zh) * | 2009-09-24 | 2010-03-03 | 金蝶软件（中国）有限公司 | 一种对象序列化方法、对象反序列化方法、装置及系统 |
| CN104102795A (zh) * | 2014-08-08 | 2014-10-15 | 浪潮集团有限公司 | 一种改变Allegro软件中走线层所有特定线宽的方法 |
| CN104408273A (zh) * | 2014-12-23 | 2015-03-11 | 浪潮电子信息产业股份有限公司 | 一种快速更改pcb上过孔电气属性的设计方法 |
| CN106126800A (zh) * | 2016-06-21 | 2016-11-16 | 浪潮集团有限公司 | 一种Allegro软件中自动复制属性铜到其他层面的方法 |
| CN106843872A (zh) * | 2017-01-17 | 2017-06-13 | 千寻位置网络有限公司 | 赋值转换方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8797756B2 (en) * | 2010-09-21 | 2014-08-05 | Biotronik Se & Co. Kg | Integrated overmolded interconnect tab for surface-mounted circuits |
| US11501908B2 (en) * | 2016-10-04 | 2022-11-15 | Nanohenry, Inc. | Miniature inductors and related circuit components and methods of making same |
-
2018
- 2018-05-29 CN CN201810531468.1A patent/CN108733947B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661391A (zh) * | 2009-09-24 | 2010-03-03 | 金蝶软件（中国）有限公司 | 一种对象序列化方法、对象反序列化方法、装置及系统 |
| CN104102795A (zh) * | 2014-08-08 | 2014-10-15 | 浪潮集团有限公司 | 一种改变Allegro软件中走线层所有特定线宽的方法 |
| CN104408273A (zh) * | 2014-12-23 | 2015-03-11 | 浪潮电子信息产业股份有限公司 | 一种快速更改pcb上过孔电气属性的设计方法 |
| CN106126800A (zh) * | 2016-06-21 | 2016-11-16 | 浪潮集团有限公司 | 一种Allegro软件中自动复制属性铜到其他层面的方法 |
| CN106843872A (zh) * | 2017-01-17 | 2017-06-13 | 千寻位置网络有限公司 | 赋值转换方法 |
Non-Patent Citations (2)
| Title |
|---|
| Fine pitch package mounting with TAB tape;G. Dehaine .etal;《IEEE》;20020806;73-78页 * |
| 多层印刷电路板组件结构的热—力分析;吴许杰;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20140515;I135-112页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108733947A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020233319A1 (zh) | 基于系统封装技术的工艺设计方法、系统、介质及设备 | |
| CN108733947B (zh) | 一种在PCB设计中批量给tab赋属性的方法及装置 | |
| CN105510348A (zh) | 一种印制电路板的缺陷检测方法、装置及检测设备 | |
| CN202649127U (zh) | 自动光学检测系统 | |
| CN106935528A (zh) | 一种半导体元器件的缺陷检测方法 | |
| CN111625404B (zh) | 基于Jenkins测试NVMe硬盘的方法、系统存储介质及电子设备 | |
| JP2016177431A5 (ja) | 情報端末、システム、情報処理方法、及びプログラム | |
| CN203415203U (zh) | 用于驱动带mipi接口显示屏的测试板 | |
| CN106598558B (zh) | 一种游戏界面跳转方法及装置、移动终端和电脑终端 | |
| CN107766021B (zh) | 图像处理方法、设备、显示系统及存储介质 | |
| CN206226842U (zh) | 一种电路板自动清洁装置 | |
| CN111427591A (zh) | 程序离线制作方法、装置、存储介质及电子设备 | |
| CN108600042B (zh) | 电子设备的WiFi测试方法及装置、存储介质、测试设备 | |
| CN110543416A (zh) | 一种自动测试终端程序的方法、装置、设备及存储介质 | |
| CN109783389A (zh) | 元素控件自动测试方法、装置及电子设备 | |
| US20180224679A1 (en) | Method for locating subpixel address, address location device and repairing device | |
| CN103716561B (zh) | 图像质量参数调节方法及系统 | |
| CN107798183B (zh) | 一种pcb设计中用于检查插件电容连接层面数的方法及系统 | |
| CN109710208B (zh) | 一种边缘补偿方法及存储设备 | |
| CN108263096A (zh) | 丝印检测方法、装置、终端设备及存储介质 | |
| CN110865911A (zh) | 图像测试方法、装置、存储介质、图像采集卡及上位机 | |
| CN104601957B (zh) | 一种多媒体视屏信号传输装置 | |
| CN102271216B (zh) | 图像传感器的信号处理方法及图像传感器 | |
| CN111524097B (zh) | 一种两器喇叭口的检测方法、装置、存储介质及设备 | |
| US11599702B2 (en) | Excitation source planning method for electrical simulation and system thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |