CN108732964A - 电路结构优化装置和机器学习装置 - Google Patents

电路结构优化装置和机器学习装置 Download PDF

Info

Publication number
CN108732964A
CN108732964A CN201810331928.6A CN201810331928A CN108732964A CN 108732964 A CN108732964 A CN 108732964A CN 201810331928 A CN201810331928 A CN 201810331928A CN 108732964 A CN108732964 A CN 108732964A
Authority
CN
China
Prior art keywords
circuit structure
fpga
fpga device
state
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810331928.6A
Other languages
English (en)
Inventor
和泉均
栗原健郎
栗原健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN108732964A publication Critical patent/CN108732964A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426—Programming the control sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23146—Programmable, reconfigurable via microprocessor or coding switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种电路结构优化装置和机器学习装置，能够根据FPGA器件的当前位置或当前时刻降低产生误动作的频率。所述电路结构优化装置具有：状态数据取得部，其取得FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；电路结构决定部，其根据所述状态数据取得部取得的状态数据，决定所述FPGA器件上的电路结构，输出用于在FPGA器件上再构成决定出的电路结构的指令值。

Description

电路结构优化装置和机器学习装置
技术领域
本发明涉及电路结构优化装置和机器学习装置。
背景技术
存在如下可编程逻辑器件(PLD：Programmable Logic Device)：在出库后用户针对在制造时所有电路固定的通常集成电路设定所希望的电路结构来发挥功能的器件。作为这样器件的一种即FPAG(Field Programmable Gate Array，现场可编程门阵列)通过将能够编程的逻辑组件即逻辑块组合，从单纯的逻辑电路到包含存储器要素的复杂电路，可以在根据需要而使用FPGA的现场构成来进行使用。在FPGA中，可以在封装上的任意位置构筑这样的电路。
在宇宙射线等所含的中子束射入到FPGA器件时，该中子束与封装内的硼(boron)等碰撞而产生包含α线的大量离子，因该α线使硅内部的电位反转，而产生软错误。另外，作为FPGA器件的软错误涉及的现有技术，例如在日本特开2006-344223号公报，日本特开2016-167669号公报中公开了检测软错误的产生这样的技术。
FPGA器件中的软错误的产生概率根据构成FPGA器件的封装材料所含的硼等的密度(硼浓度的高度)而发生变化。图10示出了FPGA器件的概略结构图。如图10所示，当在FPGA器件内存在硼浓度高的区域时，在该区域产生软错误的概率高，因此，通过不在该区域配置电路或者配置拥有错误修正功能或冗余性的抗噪音电路来作为软错误对策。
在软错误对策中存在如下方法：例如不在硼等的密度高的位置配置电路的方法、削减一部分非必要功能等来减少电路面积由此降低中子或α线与该电路接触的概率的方法、通过逻辑电路的复用或错误修正电路等附加错误修正功能的方法等。但是，在这样的软错误对策中存在利弊，应用这些软错误对策始终不能说是最佳。例如，减少电路面积的方法需要牺牲部分功能，复用逻辑电路的方法不仅需要较多的电路面积而且还消耗比通常电路结构更多的电力。此外，在附加了基于ECC的错误修正电路时，存在不仅电路面积进一步增加而且消耗电力和发热面积也增加这样的问题。
另一方面，FPGA器件中的软错误如上所述因宇宙射线等所含的中子束射入至FPGA器件而产生，因此，中子束射入到FPGA的概率因FPGA器件所在的位置与太阳和地球的位置关系而发生变化。因此，在处于对FPGA器件强烈照射较多宇宙射线的位置时(例如，处于地球上面向太阳的位置时、处于面向太阳的位置的人造卫星上时等)，需要充分地进行上述的软错误对策，另一方面，在处于对FPGA器件并非强烈照射较多宇宙射线的位置时(例如，处于地球上不面向太阳的位置时、处于不面向太阳的位置的人造卫星上时等)，不需要针对上述软错误对策费心。这样，因FPGA器件所在的位置，软错误对策的重要性发生变化。
发明内容
因此，本发明的目的在于提供一种电路结构优化装置和机器学习装置，能够根据FPGA器件的当前位置或当前时刻来降低误动作产生的频率。
本发明的电路结构优化装置收集包含FPGA器件的当前位置或当前时刻在内的FPGA器件的状态涉及的数据，根据这些状态数据来决定FPGA器件上的各电路的配置和该电路的变化。然后，根据决定出的各电路的配置和该电路的变化再构成(重新配置)FPGA器件，由此使FPGA器件为在当前位置或当前时刻中获得稳定动作的电路结构。并且，本发明的电路结构优化装置将FPGA器件中的软错误的产生次数与FPGA器件上的位置关连起来存储，进行将存储的软错误的产生次数和将FPGA器件的当前位置或当前时刻作为状态数据的机器学习，由此，可以导出获得FPGA器件稳定动作的电路结构。
并且，本发明的一方式是一种电路结构优化装置，其进行FPGA器件的电路结构与配置的优化，其中，所述电路结构优化装置具有：状态数据取得部，其取得所述FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；以及电路结构决定部，其根据所述状态数据取得部取得的所述状态数据，决定所述FPGA器件上的电路结构，输出用于在所述FPGA器件上再构成决定出的所述电路结构的指令值。
本发明的其他方式提供一种电路结构优化装置，具有：状态数据取得部，其取得FPGA器件的电路结构涉及的信息、表示所述FPGA器件的错误产生状态的信息、所述FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；机器学习装置，其学习所述FPGA器件的电路结构，所述机器学习装置具有：状态观测部，其从所述状态数据取得部观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。
本发明的其他方式提供一种机器学习装置，其学习FPGA器件的电路结构，其中，所述机器学习装置具有：状态观测部，其观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。
通过本发明，根据FPGA器件的当前位置或当前时刻来决定FPGA器件的电路结构，由此，可以降低FPGA器件的误动作的频率，可以提升搭载了FPGA器件的装置的运转率。此外，通过学习FPGA器件的错误产生状况和FPGA器件的当前位置或当前时刻的关系，可以更灵活地降低FPGA器件的误动作的频率。
附图说明
根据参照附图进行的以下实施例的说明，可以明确本发明的上述以及其它目的以及特征。这些附图中：
图1是第一实施方式涉及的电路结构优化装置的概略功能框图。
图2是第二实施方式涉及的电路结构优化装置的概略功能框图。
图3是第二实施方式涉及的机器学习装置的概略功能框图。
图4是例示电路结构数据S1的图。
图5是表示电路结构优化装置的一方式的概略功能框图。
图6是表示机器学习方法的一方式的概略流程图。
图7A是说明神经元的图。
图7B是说明神经网络的图。
图8是表示装入了电路结构优化装置的系统的一方式的概略功能框图。
图9是表示装入了电路结构优化装置的系统的其他方式的概略功能框图。
图10是FPGA器件的概略构造图。
具体实施方式
以下，与附图一起来说明本发明的实施方式。
图1是第一实施方式涉及的电路结构优化装置10的概略功能框图。如图1功能块所示，装入有电路结构优化装置10的机械80具有作为机械80的结构要素的FPGA器件100、进行该FPGA器件100的再构成(重新装配(reconfigure))的配置装置110，此外，还具有检测工业机械的当前位置的当前位置检测部82、检测当前时刻的当前时刻检测部84。
FPGA器件100承担为了控制机械80所需结构的一部分、机械80提供功能所需结构的一部分。FPGA器件100例如在机械80是机器人时可以是机器人的关节控制电路的一部分，例如在机械80是观测设备时可以是观测到的数据的处理电路的一部分。对于FPGA器件100的详细结构来说已经众所周知，因此，本说明书中的说明省略。
配置装置110构成为为了进行在FPGA器件100上构成的电路的再构成(重新装配)而具有所需的结构的装置。配置装置110可以具有：存储部(未图示)，其存储在FPGA器件上构成的逻辑电路涉及的配置数据。此外，配置装置110存储于存储部中的配置数据可以包含在FPGA器件上构成的逻辑电路的各种变化(variation)(减少了电路面积的逻辑电路、复用逻辑电路、带有错误修正电路的逻辑电路等)。
配置装置110至少受理FPGA器件100的各逻辑电路的位置、指令该逻辑电路的变化的指令值C，选择与该指令值C对应的配置数据，执行基于选择出的配置数据的FPGA器件的再构成(重新装配)。对于配置装置110进行的再构成(重新装配)涉及的详细处理来说已经众所周知，因此，本说明书中的说明省略。
当前位置检测部82是检测输出机械80的当前位置的功能单元。当前位置检测部82例如可以是根据从GPS或便携电话的基站等输出的电波来测量位置的装置，此外，也可以是从观测到的星的位置或地上的建筑物等测量当前位置的装置、从来自外部的信号取得当前位置的装置等。
当前时刻检测部84是检测输出当前时刻的功能单元。当前时刻检测部84例如可以是从内置于机械80的RTC等计时单元检测当前时刻的功能单元，此外，还可以是从来自外部的信号取得当前时刻的装置等。
电路结构优化装置10例如可以安装为具有设置于机械80上的CPU、存储器等的PC等装置。电路结构优化装置10具有用于输出指令值C的软件和硬件(计算机的CPU等)，该指令值C用于指令配置装置110配置FPGA器件100上的电路，该配置装置110用于再构成(重新装配)搭载于机械80中的FPGA器件100。
电路结构优化装置10具有：状态数据取得部12，其用于取得表示机械80的状态的状态数据；电路结构决定部14，其根据状态数据取得部12取得的状态数据来决定FPGA器件100的电路结构，输出基于决定出的电路结构的指令值C。
状态数据取得部12例如可以构成为控制计算机的输入输出的CPU的一个功能。或者，状态数据取得部12例如可以构成为用于发挥控制计算机的输入输出的CPU功能的软件。状态数据取得部12取得当前位置检测部82检测出的机械80的当前位置、或者当前时刻检测部84检测出的当前时刻中的至少一个作为状态数据S0，并转发给电路结构决定部14。
电路结构决定部14根据从状态数据取得部12取得的状态数据S0，来决定FPGA器件100上的各电路的位置和该电路的变化，根据决定出的各电路的位置和该电路的变化来制作指令值C，将制作出的指令值C输出给配置装置110。电路结构决定部14例如可以构成为：将电路结构表15预先存储于未图示的存储器等，该电路结构表15包含多个预先相对于状态数据S0的各值(或者各值的范围)的组合的各电路的位置和该电路的变化的组，参照该电路结构表15，决定与输入的状态数据S0对应的各电路的位置和该电路的变化。电路结构决定部14输出的指令值C只要可以供配置装置110确定配置于FPGA器件100上的各电路的位置和该电路的变化(通常的电路、缩小了面积的电路、复用电路、带有错误修正功能的电路、等)，则可以采取任意的数据形式。当像这样构成时以如下方式构成电路结构表15即可：例如在机械80的当前位置是机械80不面向太阳的位置的情况下或者在当前时刻是机械80不面向太阳的时刻的情况下等，设为使对各电路附加的功能、处理速度、消耗电力、发热量等比软错误对策优先的电路结构；在机械80的当前位置是机械80面向太阳的位置的情况或者当前时刻是机械80面向太阳的时刻的情况等，设为使软错误对策比对各电路附加的功能、处理速度、消耗电力、发热量等优先的电路结构。
根据上述结构例，电路结构优化装置10根据搭载有FPGA器件100的机械80的当前位置或当前时刻，来决定与当前位置或当前时刻相适合的FPGA器件100的电路结构，因此，可以降低FPGA器件的误动作的频率，可以提升搭载了FPGA器件的装置的运转率。
图2是第二实施方式涉及的电路结构优化装置20的概略功能框图。本实施方式涉及的电路结构优化装置20作为第一实施方式所示的电路结构决定部14而安装了机器学习装置30。如图2功能块所示，装入有电路结构优化装置20的机械80与第一实施方式一样，具有作为机械80的结构要素的FPGA器件100、进行该FPGA器件100的再构成(重新装配)的配置装置110、检测工业机械的当前位置的当前位置检测部82、检测当前时刻的当前时刻检测部84，并且还具有取得FPGA器件100的电路结构的电路结构取得部86、检测产生于FPGA器件100的软错误的状态的错误检测部87、检测FPGA器件100的动作状态的动作状态检测部88。
电路结构取得部86是取得在FPGA器件100上构成的电路的结构的功能单元。电路结构取得部86可以从FPGA器件100取得FPGA器件100的电路结构，此外，还可以从配置装置110取得配置装置110最后在FPGA器件100上构成的电路的信息。电路结构取得部86将取得的电路结构涉及的信息输出给电路结构优化装置20。
错误检测部87是检测FPGA器件100上的错误的产生的功能单元。错误检测部87例如可以检测FPGA器件100的产生了软错误的位置，此外，还可以检测FPGA器件100上的产生了软错误的电路。错误检测部87将检测出的FPGA器件100上的错误的产生涉及的信息输出给电路结构优化装置20。对于错误检测部87进行的FPGA器件100上的错误检测涉及的详细处理来说已经众所周知，因此，本说明书中的说明省略。
动作状态检测部88是检测FPGA器件100的动作速度和发热量、消耗电力等的动作状态的功能单元。动作状态检测部88例如使用机械80具有的计时电路等来检测各电路上的处理花费的时间，或使用机械80具有的温度传感器等来检测FPGA器件100的温度，或使用机械80具有的电力计等来检测FPGA器件100的每一规定单位时间的消耗电力，将检测出的各值作为FPGA器件100的动作状态涉及的信息输出给电路结构优化装置20。
电路结构优化装置20与第一实施方式一样，例如可以安装为具有设置于机械80上的CPU、存储器等的PC等。电路结构优化装置10具有用于输出指令值C的软件和硬件(计算机的CPU等)，该指令值C指令配置装置110配置FPGA器件100上的电路，该配置装置110用于再构成(重新装配)搭载于机械80的FPGA器件100。电路结构优化装置10具有：状态数据取得部22，其取得表示机械80的状态涉及的信息的状态数据；机器学习装置30，其根据状态数据取得部22取得的状态数据来进行与FPGA器件100的电路结构相关的机器学习，并且根据机器学习到的结果来指定相对于该状态数据的FPGA器件100的电路结构而输出指令值C。
状态数据取得部22例如可以构成为控制计算机的输入输出的CPU的一个功能。或者状态数据取得部22例如可以构成为用于发挥控制计算机的输入输出的CPU功能的软件。状态数据取得部22取得当前位置检测部82检测出的机械80的当前位置、当前时刻检测部84检测出的当前时刻、电路结构取得部86取得的FPGA器件100上的电路结构涉及的信息、错误检测部87检测出的FPGA器件100的错误的产生状态作为状态数据S0，并转发给机器学习装置30。状态数据取得部22还可以在上述基础上，取得动作状态检测部88检测出的FPGA器件100的动作状态涉及的数据作为状态数据S0，并转发给机器学习装置30。
机器学习装置30包含通过所谓的机器学习来自学配置于FPGA器件内的电路的电路结构的最佳值的软件(学习算法等)和硬件(计算机的CPU等)。机器学习装置30根据从状态数据取得部22取得的状态数据S0，将FPGA器件100中的软错误的产生次数与FPGA器件100的当前位置和当前时刻中的至少某一个关联起来，对电路结构(各电路的位置和该电路的变化)相对于FPGA器件100的当前状态的最佳值进行机器学习。此外，机器学习装置30使用此前机器学习到的学习结果，根据从状态数据取得部22取得的状态数据S0来决定相对于FPGA器件100的当前状态的电路结构(各电路的位置和该电路的变化)的最佳值，根据决定出的各电路的位置和该电路的变化来制作指令值C，将制作出的指令值C输出给配置装置110。机器学习装置30学习的电路结构的最佳值与表示FPGA器件100的错误产生状态涉及的信息和当前位置或当前时刻、FPGA器件的电路结构的相关性的模型构造相当。
图3是图2所示的机器学习装置30的概略功能框图。如图3功能块所示，电路结构优化装置20具有的机器学习装置30具有：状态观测部32，其观测表示相对于FPGA器件的错误产生涉及的状态而设定的FPGA器件的电路结构的电路结构数据S1、表示FPGA器件的错误产生涉及的状态的FPGA错误产生状态数据S2、包含FPGA器件的当前位置和当前时刻中的至少某一个的当前位置/时刻数据S3作为表示环境的当前状态的状态变量S；判定数据取得部34，其取得表示所设定的FPGA器件的电路结构的原本的FPGA器件的动作状态的是否适合判定结果的判定数据D；学习部36，其使用状态变量S和判定数据D，将FPGA错误产生状态数据S2和当前位置/时刻数据S3两者与电路结构数据S1关联起来进行学习；决策部38，其使用学习部36的学习结果，根据FPGA错误产生状态数据S2和当前位置/时刻数据S3来决定FPGA器件的电路结构的最佳值，输出基于决定出的FPGA器件的电路结构的最佳值的指令值C。
状态观测部32例如可以构成为计算机的CPU的一个功能。或者状态观测部32例如可以构成为用于发挥计算机的CPU功能的软件。状态观测部32观测的状态变量S中的、电路结构数据S1例如在学习的初始阶段由熟练的电路设计者来申报，使用给予电路结构优化装置20的FPGA器件的电路结构的申报数据，或使用从现实运用的FPGA器件取得的电路结构涉及的数据等。此外，可以在进行了某种程度学习之后，使用由配置装置110再构成的FPGA器件100涉及的(状态数据取得部22取得的)电路结构。
电路结构数据S1可以使用电路结构取得部86取得的值，作为一例，可以使用配置于FPGA器件的各位置的逻辑电路、各逻辑电路的种类。这样的情况下，对于配置于FPGA器件的各位置的逻辑电路来说，例如图4所示，可以将FPGA器件上的区域分割成m×n的矩阵状的部分区域表现为阵列，作为各阵列的要素通过嵌入该逻辑电路的识别符来表现配置了逻辑电路的某一个。此外，对于逻辑电路的种类来说，通过识别符来表现通常的逻辑电路、缩小了面积的逻辑电路(代替使整体小功能化而缩小面积由此降低软错误率的逻辑电路)、复用逻辑电路(通过使逻辑电路复用而使软错误率降低的逻辑电路、逻辑电路的面积增加)、带有错误修正电路的逻辑电路(通过对逻辑电路附加ECC等错误修正电路而使软错误率降低的逻辑电路、动作速度降低，发热量以及消耗电力增加)等逻辑电路的构成方法的变化即可。
此外，状态变量S中的、FPGA错误产生状态数据S2可以使用错误检测部87检测出的值。FPGA错误产生状态数据S2作为一例，可以使用FPGA器件的各位置的软错误的产生频率。这样的情况下，例如在将FPGA器件上的区域分割成m×n的矩阵状的部分区域的每一个，将软错误的产生历史记录存储于电路结构优化装置10的存储器(未图示)，计算根据该历史记录信息而计算出的FPGA器件的部分区域的软错误的产生频率，使用这些即可。关于FPGA错误产生状态数据S2，只要错误检测单元可以确定在FPGA器件上产生了软错误的位置(部分区域)，则可以更新该部分区域的错误产生频率，只要错误检测单元可以通过FPGA器件上的某一逻辑电路确定是否产生了软错误，则可以对配置有产生了该软错误的逻辑电路的所有部分区域的错误产生频率进行更新。用于计算软错误的产生频率的历史记录信息每当完成FPGA器件上的逻辑电路的再构成时在存储器上的保留区域(作为一周期前的软错误的历史记录信息)备份，重新存储历史记录信息。
并且，状态变量S中的、当前位置/时刻数据S3可以使用从当前位置检测部82、当前时刻检测部84取得的值。
判定数据取得部34例如可以构成为计算机的CPU的一个功能。或者，判定数据取得部34例如可以构成为发挥计算机的CPU功能的软件。判定数据取得部34取得的判定数据D在再构成FPGA器件上的电路之后，例如可以使用根据存储于上述FPGA器件的每一部分区域的重新记录的历史记录信息(即，FPGA器件的再构成后存储的历史记录信息)计算的错误产生率，此外，根据需要，还可以使用由设置于搭载有FPGA器件的装置内的热传感器等实测出的FPGA器件的发热量、由消耗电力计等实测出的FPGA器件的消耗电力量、由计时器等实测出的FPGA器件的动作时间等。判定数据D是表示使状态变量S下的FPGA器件动作时的结果的指标。
这样，在电路结构优化装置20具有的机器学习装置30进行学习的期间、环境中，重复实施FPGA错误产生状态数据S2、当前位置/时刻数据S3的取得、FPGA器件上的逻辑电路的再构成、基于传感器等的判定数据D的取得。
学习部36例如可以构成为计算机的CPU的一功能。或者，学习部36例如可以构成为用于发挥计算机的CPU功能的软件。学习部36按照统称为机器学习的任意学习算法，来学习FPGA器件的电路结构。学习部36可以针对FPGA器件的电路结构反复执行基于包含所述状态变量S与判定数据D在内的数据集合的学习。在针对FPGA器件的再构成的学习周期的反复中，状态变量S中的、FPGA错误产生状态数据S2设为根据在上述备份的一周期前完成再构成之前的软错误的历史记录信息计算出的软错误的发生频率，当前位置/时刻数据S3使用一周期前进行了再构成的时间点的FPGA器件的位置或时刻的至少某一个，产生频率电路结构数据S1设为根据通过学习周期获得的机器学习结果而在一周期前再构成的FPGA器件的电路结构，此外，判定数据D设为相对于该FPGA器件的电路结构下的FPGA器件的动作状态的是否适合判定结果。
通过重复这样的学习周期，学习部36可以自动识别暗示FPGA器件的错误产生状态(FPGA错误产生状态数据S2)以及当前位置和当前时刻的至少某一个(当前位置/时刻数据S3)、FPGA器件的电路结构的相关性的特征。在开始学习算法时，FPGA错误产生状态数据S2和当前位置/时刻数据S3与FPGA器件的电路结构的相关性实质上未知，但是学习部36随着进行学习缓缓地识别特征而解析相关性。FPGA错误产生状态数据S2和当前位置/时刻数据S3与FPGA器件的电路结构的相关性若解析为一定程度上可信的水平的话，为了针对当前状态(也就是FPGA器件的错误产生状态和当前位置和当前时刻中的至少某一个)进行应该设为怎样的FPGA器件的电路结构这样的行为选择(也就是决策)，而使用学习部36反复输出的学习结果。也就是，学习部36随着学习算法的进行，可以使FPGA器件的错误产生状态和当前位置和当前时刻中的至少某一个与针对该状态应该设为怎样的FPGA器件的电路结构这样的行为的相关性，缓缓地靠近最佳解。
决策部38例如可以构成为计算机的CPU的一个功能。或者，决策部38例如可以构成为用于发挥计算机的CPU功能的软件。决策部38根据相对于学习部36学习到的FPGA器件的错误产生状态的FPGA器件的电路结构而生成FPGA器件的电路的再构成涉及的指令值C，作为生成的指令值C来进行输出。决策部38针对再构成FPGA器件的电路结构的系统输出了FPGA器件的电路的再构成涉及的指令值C时，与之相对应地，环境的状态(电路结构数据S1)发生变化。
然后，状态观测部32在下一学习周期中观测状态变量S，该状态变量S包含在输出了基于决策部38的对环境的FPGA器件的电路的再构成涉及的指令值C之后发生变化的电路结构数据S1。学习部36使用发生了变化的状态变量S，通过进行机器学习来学习FPGA器件的电路结构。决策部38在学习到的FPGA器件的电路结构下根据状态变量S而将FPGA器件的电路的再构成涉及的指令值C输出给再构成FPGA器件的电路结构的系统。通过重复该周期，机器学习装置30进行FPGA器件的电路结构的学习，使得自身决定的FPGA器件的电路结构的可靠性缓缓提升。
如上所述，电路结构优化装置20具有的机器学习装置30使用状态观测部32观测到的状态变量S与判定数据取得部34取得的判定数据D，学习部36按照机器学习算法来学习FPGA器件的电路结构。状态变量S由电路结构数据S1、FPGA错误产生状态数据S2和当前位置/时刻数据S3这样的、难以受干扰的影响的数据构成，此外，通过取得由设置于搭载有FPGA器件的装置内的热传感器等实测出的FPGA器件的发热量、由消耗电力计等实测出的FPGA器件的消耗电力量、由计时器等实测出的FPGA器件的处理时间、上述FPGA器件的部分区域的每一个的错误发生频率等而唯一求出判定数据D。因此，根据电路结构优化装置20具有的机器学习装置30，通过使用学习部36的学习结果，可以不涉及运算或估算而自动且准确地求出与FPGA器件的错误产生状态对应的、FPGA器件的电路结构。
如果可以不涉及运算或估算而自动求出FPGA器件的电路结构，则只掌握FPGA器件的错误发生状态(FPGA错误产生状态数据S2)和当前位置和当前时刻中的至少某一个(当前位置/时刻数据S3)，就可以迅速决定适当的FPGA器件的电路结构。因此，可以高效地进行FPGA器件电路的再构成。
作为电路结构优化装置20具有的机器学习装置30的一变形例，状态观测部32作为状态变量S可以进一步观测包含由动作状态检测部88检测出的动作状态涉及的信息在内的FPGA动作状态数据S4。在这样的情况下，除了FPGA错误产生状态数据S2和当前位置/时刻数据S3之外，还可以将该FPGA器件的电路结构与FPGA动作状态数据S4关联起来进行学习。
根据上述变形例，机器学习装置30在再构成FPGA器件的电路时，不仅该FPGA器件的部分区域的每一个的错误发生频率以及当前位置和当前时刻中的至少某一个，还可以学习考虑了FPGA器件的处理速度或发热量、消耗电力量等的FPGA器件的电路结构。通过这样，在某种错误产生状态、位置、时刻中，在针对该状态多次考虑使错误的产生频率降低的FPGA器件的电路结构时，可以优先选择处理速度更快的、发热量更低的、或者消耗电力更低的FPGA器件的电路结构。
作为电路结构优化装置20具有的机器学习装置30的其他变形例，学习部36使用相对于搭载了构成同一逻辑电路的FPGA器件的多个装置的每一个而获得的状态变量S和判定数据D，可以学习这些装置中的FPGA器件的电路结构。根据该结构，由于使包含一定时间获得的状态变量S与判定数据D在内的数据集合的量增加，因此可以将更多样的数据集合设为输入，可以使FPGA器件的电路结构的学习速度和可靠性提升。
在具有上述结构的机器学习装置30中，学习部36执行的学习算法没有特别限定，作为机器学习可以采用众所周知的学习算法。图5是图3所示的电路结构优化装置20的一方式，作为学习算法的一例而表示具有执行强化学习的学习部36的结构。强化学习是如下方法：观测学习对象所在的环境的当前状态(即输入)并且以当前状态来执行规定行为(即输出)，试错性地反复针对该行为给予任何回报这样的周期，将回报的总和为最大化那样的方法(在本申请的机器学习装置中为FPGA器件的电路结构)作为最佳解而进行学习。
在图5所示的电路结构优化装置20具有的机器学习装置30中，学习部36具有：回报计算部39，其根据状态变量S求出与FPGA器件的动作状态的是否适合判定结果(与下一学习周期使用的判定数据D相当)关联的回报R；价值函数更新部40，其使用回报R更新表示FPGA器件的电路结构的价值的函数Q。学习部36通过价值函数更新部40重复函数Q的更新而学习相对于FPGA器件的错误产生状态以及当前位置和当前时刻中的至少某一个的FPGA器件的电路结构。
对学习部36执行的强化学习的算法的一例进行说明。该示例涉及的算法作为Q学习(Q-learning)而被知晓，是将行为主体的状态s、与行为主体通过该状态s能够选择的行为a设为独立变量，而对表示在状态s下选择出行为a时的行为的价值的函数Q(s、a)进行学习的方法。在状态s下选择价值函数Q为最高的行为a是最佳解。状态s与行为a的相关性在未知的状态下开始Q学习，通过重复在任意状态s下选择各种行为a的试错，而反复更新价值函数Q，靠近最佳解。这里，作为在状态s下选择出行为a的结果当环境(即状态s)发生变化时，获得与该变化对应的回报(即行为a的权值)r，引导学习以选择获得更高的回报r的行为a，由此，可以以比较短的时间使价值函数Q接近最佳解。
价值函数Q的更新式一般情况下可以如下述的数学式1那样表示。在数学式1中，st和at分别是时刻t的状态和行为，状态因行为at而变化为st+1。rt+1是状态从st变化为st+1而获得的回报。maxQ的项表示进行在时刻t+1为最大的价值Q的(在时刻t考虑的)行为a时的Q。α和γ分别是学习系数和折扣率，通过0＜α≤1、0＜γ≤1而任意设定。
【数学式1】
学习部36在执行Q学习时，状态观测部32观测到的状态变量S和判定数据取得部34取得的判定数据D与更新式的状态s相符，应该以怎样的方式来变更相对于当前状态(即，FPGA器件的错误产生状态)的FPGA器件的电路结构这样的行为与更新式的行为a相符，回报计算部39求出的回报R与更新式的回报r相符。因此价值函数更新部40通过使用了回报R的Q学习而重复更新表示相对于当前状态的FPGA器件的电路结构的价值的函数Q。
回报计算部39求出的回报R例如在决定了FPGA器件的电路结构之后根据该FPGA器件的电路结构而使FPGA器件动作时，在判定为该FPGA器件的动作状态“适合”的情况(例如，FPGA器件的各部分区域中的软错误产生频率是可以允许的范围内的情况，FPGA器件的发热量是可以允许的范围内的情况、FPGA器件的消耗电力量是可以允许的范围内的情况、FPGA器件的动作速度是可以允许的范围内的情况、等)下设为正(plus)回报R，在决定了FPGA器件的电路结构之后根据该FPGA器件的电路结构使FPGA器件动作时，在判定为该FPGA器件的动作状态“否”的情况(例如，FPGA器件的各部分区域中的软错误产生频率是可以允许的范围外的情况，FPGA器件的发热量是可以允许的范围外的情况、FPGA器件的消耗电力量是可以允许的范围外的情况、FPGA器件的动作速度是可以允许的范围外的情况、等)下设为负(minus)回报R。正负回报R的绝对值既可以彼此相同也可以不同。此外，作为判定的条件可以将判定数据D所含的多个值组合而进行判定。并且，在求出FPGA器件的各部分区域中的软错误产生频率的回报时，回报计算部39使用各部分区域中的软错误产生频率的最大值和上位的规定部分区域的软错误产生频率的平均值等的统计值来判定是否适合。
此外，不仅“适合”和“否”这两者，还可以多阶段地设定FPGA器件的动作状态的是否适合判定结果。作为示例，可以构成为：在FPGA器件的发热量的允许范围的最大值是Tmax时，当FPGA器件的发热量T为0≤T＜Tmax/5时给予回报R＝5，在Tmax/5≤T＜Tmax/2时给予回报R＝2，在Tmax/2≤T＜Tmax时给予回报R＝1。并且，还可以构成为：学习的初始阶段将Tmax设定得比较大，随着学习进行而缩小Tmax。
另外，在根据学习部36学习到的结果来决定FPGA器件的电路结构时，即使想要根据该决定出的电路结构来再构成FPGA器件有时也会从配置装置110返回错误(构成逻辑电路的面积不足，无法进行布线等)。在这样的例外的状态下，再次重新决定相对于相同状态的FPGA器件的电路结构，但是在之前，将回报计算部39求出的回报R设为较大的负(minus)回报R而建议学习。通过这样，在下一周期以后，在相同的状态下，不会选择该电路结构。
价值函数更新部40可以具有将状态变量S、判定数据D、回报R与由函数Q表示的行为价值(例如数值)关联起来整理的行为价值表。该情况下，价值函数更新部40更新函数Q这样的行为与价值函数更新部40更新行为价值表这样的行为一样。在开始Q学习时环境的当前状态与FPGA器件的电路结构的相关性未知，因此，在行为价值表中，以与随机规定的行为价值的值(函数Q)关联起来的形式而准备各种状态变量S、判定数据D、回报R。另外，回报计算部39如果知晓判定数据D则可以立即计算与此对应的回报R，计算出的值R写入到行为价值表中。
在使用与FPGA器件的动作状态的是否适合判定结果对应的回报R来进行Q学习时，向选择获得更高的回报R的行为的方向引导学习，作为在当前状态下执行了选择出的行为的结果而根据变化的环境的状态(即状态变量S和判定数据D)，改写当前状态下进行的行为的行为价值的值(函数Q)而更新行为价值表。通过重复该更新，以越是适当的行为越是大的值的方式来改写行为价值表所显示的行为价值的值(函数Q)。这样，缓缓明确未知环境的当前状态(FPGA器件的错误产生状态以及当前位置和当前时刻中的至少某一个)和与此相对的行为(FPGA器件的电路结构的决定)的相关性。即，通过行为价值表的更新，使FPGA器件的错误产生状态、与FPGA器件的电路结构的关系缓缓接近最佳解。
参照图6，进一步说明学习部36执行的上述Q学习的流程(即机器学习方法的一方式)。首先，在步骤SA01中，价值函数更新部40一边参照该时间点的行为价值表，一边作为状态观测部32观测到的状态变量S表示的当前状态下进行的行为而随机选择FPGA器件的电路结构。接下来，价值函数更新部40在步骤SA02中，取入状态观测部32观测的当前状态的状态变量S，在步骤SA03中，取入判定数据取得部34取得的当前状态的判定数据D。接着，价值函数更新部40在步骤SA04中，根据判定数据D，判断FPGA器件的电路结构是否适合，在适合时，在步骤SA05中，将回报计算部39求出的正回报R应用于函数Q的更新式，接下来，在步骤SA06中，使用当前状态下的状态变量S、判定数据D、回报R、行为价值的值(更新后的函数Q)来更新行为价值表。在步骤SA04中，当判断为FPGA器件的电路结构不适合时，在步骤SA07中，将回报计算部39求出的负回报R应用于函数Q的更新式，接着在步骤SA06中，使用当前状态下的状态变量S、判定数据D、回报R、行为价值的值(更新后的函数Q)来更新行为价值表。学习部36通过重复步骤SA01～SA07而反复更新行为价值表，使得FPGA器件的电路结构的学习得以进行。另外，对于判定数据D所含的各数据执行从步骤SA04到步骤SA07的求出回报R的处理和价值函数的更新处理。
在进行上述强化学习时，例如可以代替Q学习而使用神经网络。图7A示意性地表示神经元的模型。图7B示意性地表示将图7A所示的神经元组合而构成的三层神经网络的模型。例如由实现模拟了神经元模型的运算装置和存储器等来构成神经网络。
图7A所示的神经元输出针对多个输入x(这里作为一个示例，输入x1～输入x3)的结果y。对各输入x1～x3乘以与该输入x对应的权值w(w1～w3)。由此，神经元输出由如下数学式2表现的输出y。另外，在数学式2中，输入x、输出y以及权值w都是向量。此外，θ是偏置(bias)，fk是激活函数。
【数学式2】
图7B所示的三层神经网络从左侧输入多个输入x(这里作为一例，输入x1～输入x3)，从右侧输出结果y(这里作为一例，结果y1～结果y3)。在图示的示例中，输入x1、x2、x3分别乘以对应的权值(统一标记为W1)，各输入x1、x2、x3输入到三个神经元N11、N12、N13的每一个。
在图7B中，将神经元N11～N13的各自输出统一标记为z1。z1可以看作是提取出输入向量的特征量而得的特征向量。在图示的示例中，特征向量z1分别乘以对应的权值(统一标记为w2)，各特征向量z1输入到两个神经元N21、N22的每一个。特征向量z1表示权值w1与权值w2之间的特征。
在图7B中，将神经元N21～N22的各自输出统一标记为z2。z2可以看作是提取出特征向量z1的特征量而得的特征向量。在图示的示例中，特征向量z2分别乘以对应的权值(统一标记为w3)，各特征向量z2输入到三个神经元N31、N32、N33的每一个。特征向量z2表示权值w2与权值w3之间的特征。最后，神经元N31～N33分别输出结果y1～y3。
另外，还能够还用所谓的深层学习的方法，该深层学习使用了构成三层以上的层的神经网络。
在电路结构优化装置20具有的机器学习装置30中，将状态变量S与判定数据D设为输入x，学习部36进行按照上述神经网络的多层构造的运算，由此，可以输出FPGA器件的电路结构(结果y)。另外，在神经网络的动作模式中有学习模式和价值预测模式，例如，在学习模式中使用学习数据集来学习权值w，在价值预测模式中使用学习到的权值w来进行行为的价值判断。另外，在价值预测模式中也可以进行检测、分类、推论等。
上述电路结构优化装置20的结构可以记述为计算机的CPU执行的机器学习方法(或者软件)。该机器学习方法是学习FPGA器件的电路结构的机器学习方法，具有由计算机的CPU执行的如下步骤：观测表示FPGA器件的电路结构的电路结构数据S1、表示FPGA器件的错误产生状态的FPGA错误产生状态数据S2、表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据S3作为表示FPGA器件动作的环境的当前状态的状态变量S；取得表示FPGA器件的动作状态的是否适合判定结果的判定数据D；使用状态变量S和判定数据D，将FPGA器件的电路结构与FPGA错误产生状态数据S2和当前位置/时刻数据S3关联起来进行学习。
图8表示具有机械80的一实施方式涉及的系统90。系统90至少具有拥有相同机械结构的多个机械80、80’、将这些机械80、80’相互连接的有线/无线的网络92，多个机械80、80’中的至少一个构成为具有上述电路结构优化装置20的机械80。此外，系统90可以包含不具有电路结构优化装置20的机械80’。机械80、80’搭载有以相同目的构成的逻辑电路在内部构成的FPGA器件，并且具有用于再构成该FPGA器件的电路的结构。
关于具有上述结构的系统90，多个机械80、80’中具有电路结构优化装置20的机械80使用学习部36的学习结果，可以不涉及运算和估算而自动且准确地求出与FPGA器件的错误产生状态对应的FPGA器件的电路结构。此外，至少一个机械80的电路结构优化装置20根据相对于其他多个机械80、80’的每一个而获得的状态变量S和判定数据D，来学习与所有机械80、80’通用的FPGA器件的电路结构，所有机械80、80’共享该学习结果。因此，根据系统90，可以将更多样的数据集合(包含状态变量S和判定数据D)设为输入，可以使FPGA器件的电路结构的学习速度和可靠性提升。
图9表示具有机械80’的其他实施方式涉及的系统90’。系统90’具有：机器学习装置30、具有相同机械结构的多个机械80’、将这些机械80’与机器学习装置30相互连接的有线/无线网络92。
关于具有上述结构的系统90’，机器学习装置30根据相对于多个机械80’的每一个而获得的状态变量S和判定数据D，来学习与所有机械80’通用的FPGA器件的错误产生状态和当前位置或者时刻中的至少某一个对应的FPGA器件的电路结构，使用该学习结果，可以不涉及运算和估算而自动且准确地求出与FPGA器件的错误产生状态对应的FPGA器件的电路结构。
系统90’可以具有机器学习装置30存在于在网络92中准备的云服务器的结构。根据该结构，可以不论多个机械80’各自存在的场所和时间日期，在需要时将所需数量的机械80’与机器学习装置30连接。
从事于系统90、90’的作业员可以在机器学习装置30进行的学习开始后的适当时间日期，判断机器学习装置30进行的FPGA器件的电路结构的学习的达成度(即FPGA器件的电路结构的可靠性)是否达到要求水平。
以上，对本实施方式进行了说明，但是本发明不只限定于上述实施方式的示例，可以通过增加适当的变更而以各种方式来实施。
例如，机器学习装置30执行的学习算法、机器学习装置30执行的运算算法、电路结构优化装置10、20执行的控制算法等不限定于上述内容，可以采用各种算法。
此外，在上述实施方式中示出了机器学习装置30在电路结构优化装置20上以在线的方式进行机器学习的示例，但是机器学习装置30也可以在运用FPGA器件时将状态数据S和判定数据D存储为原始数据，收集存储的原始数据，根据从收集到的原始数据中取得的状态数据S和判定数据D来进行机器学习。
以上，对本发明的实施方式进行了说明，但是本发明不限定于上述实施方式，可以通过增加适当的变更，以其他方式来进行实施。

Claims (10)

1.一种电路结构优化装置，其进行FPGA器件的电路结构与配置的优化，其特征在于，所述电路结构优化装置具有：
状态数据取得部，其取得所述FPGA器件的当前位置和当前时刻中的至少某一个作为状态数据；以及
电路结构决定部，其根据所述状态数据取得部取得的所述状态数据，决定所述FPGA器件上的电路结构，输出用于在所述FPGA器件上再构成决定出的所述电路结构的指令值。
2.根据权利要求1所述的电路结构优化装置，其特征在于，
所述电路结构优化装置还具有：电路结构表，其与当前位置和当前时刻中的至少某一个关联起来，存储与当前位置或当前时刻相适合的所述FPGA器件上的电路结构，
所述电路结构决定部参照所述电路结构表，根据所述状态数据取得部取得的所述状态数据，决定所述FPGA器件上的电路结构。
3.根据权利要求1所述的电路结构优化装置，其特征在于，
所述电路结构优化装置具有：机器学习装置，其作为所述电路结构决定部来发挥功能，学习FPGA器件的电路结构，
所述状态数据取得部还取得所述FPGA器件的电路结构涉及的信息、表示所述FPGA器件的错误产生状态的信息作为状态数据，
所述机器学习装置具有：
状态观测部，其从所述状态数据取得部观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；
判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及
学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。
4.根据权利要求3所述的电路结构优化装置，其特征在于，
所述状态数据取得部还取得所述FPGA器件的发热量、消耗电力和动作速度中的至少某一个作为状态数据，
所述状态观测部还从所述状态数据取得部观测包含所述FPGA器件的发热量、消耗电力以及动作速度中的至少某一个在内的FPGA器件动作状态数据作为所述状态变量，
所述学习部将所述FPGA器件的电路结构与所述FPGA错误产生状态数据、所述当前位置/时刻数据、以及所述FPGA器件动作状态数据关联起来进行学习。
5.根据权利要求3或4所述的电路结构优化装置，其特征在于，
所述学习部具有：
回报计算部，其求出与所述是否适合判定结果相关联的回报；以及
价值函数更新部，其使用所述回报来更新函数，该函数表示所述FPGA器件的电路结构相对于所述FPGA器件的错误产生状态以及当前位置和当前时刻中的至少某一个的价值。
6.根据权利要求3～5中任一项所述的电路结构优化装置，其特征在于，
所述学习部采用多层构造来运算所述状态变量和所述判定数据。
7.根据权利要求3～6中任一项所述的电路结构优化装置，其特征在于，
所述电路结构优化装置还具有：决策部，其根据所述学习部的学习结果，输出基于所述FPGA器件的电路结构的指令值。
8.根据权利要求3～7中任一项所述的电路结构优化装置，其特征在于，
所述学习部使用针对多个机械分别获得的所述状态变量和所述判定数据，学习该多个机械各自的所述FPGA器件的电路结构。
9.根据权利要求3～8中任一项所述的电路结构优化装置，其特征在于，
所述机器学习装置存在于云服务器上。
10.一种机器学习装置，其学习FPGA器件的电路结构，其特征在于，所述机器学习装置具有：
状态观测部，其观测表示所述FPGA器件的电路结构的FPGA器件的电路结构数据、表示所述FPGA器件的错误产生状态的FPGA错误产生状态数据、以及表示当前位置和当前时刻中的至少某一个的当前位置/时刻数据作为表示环境的当前状态的状态变量；
判定数据取得部，其取得表示所述FPGA器件动作状态的是否适合判定结果的判定数据；以及
学习部，其使用所述状态变量和所述判定数据，将所述FPGA器件的电路结构与所述FPGA错误产生状态数据以及当前位置/时刻数据关联起来进行学习。
CN201810331928.6A 2017-04-13 2018-04-13 电路结构优化装置和机器学习装置 Pending CN108732964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-080016 2017-04-13
JP2017080016A JP6546213B2 (ja) 2017-04-13 2017-04-13 回路構成最適化装置及び機械学習装置

Publications (1)

Publication Number Publication Date
CN108732964A true CN108732964A (zh) 2018-11-02

Family

ID=63678808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810331928.6A Pending CN108732964A (zh) 2017-04-13 2018-04-13 电路结构优化装置和机器学习装置

Country Status (4)

Country Link
US (1) US10803404B2 (zh)
JP (1) JP6546213B2 (zh)
CN (1) CN108732964A (zh)
DE (1) DE102018002779A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169709A (zh) * 2018-11-27 2021-07-23 株式会社分享能源 基于机器学习的太阳能发电控制系统及方法
CN113169708A (zh) * 2018-11-27 2021-07-23 株式会社分享能源 太阳能发电平衡控制系统及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546213B2 (ja) * 2017-04-13 2019-07-17 ファナック株式会社 回路構成最適化装置及び機械学習装置
US10817634B2 (en) * 2018-01-19 2020-10-27 Synopsys, Inc. Machine-learning circuit optimization using quantized prediction functions
JP2020181105A (ja) * 2019-04-25 2020-11-05 キヤノン株式会社 投影装置およびその制御方法
JP7357593B2 (ja) 2020-08-18 2023-10-06 三菱電機株式会社 機械学習装置、設計支援装置、機械学習方法および設計支援方法
US11618592B1 (en) * 2020-09-17 2023-04-04 United States Of America As Represented By The Administrator Of Nasa Modular architecture for an extensible SmallSat (MARES) command and data handling hardware
US20220321403A1 (en) * 2021-04-02 2022-10-06 Nokia Solutions And Networks Oy Programmable network segmentation for multi-tenant fpgas in cloud infrastructures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480841A (zh) * 2002-08-07 2004-03-10 国际商业机器公司 用于减轻辐射所引起软错误的影响的方法和系统
JP2010226524A (ja) * 2009-03-24 2010-10-07 Fuji Xerox Co Ltd プログラマブル論理回路、半導体集積回路装置、情報処理システムおよび制御プログラム
JP2013532409A (ja) * 2010-05-13 2013-08-15 アップル インコーポレイテッド 無線デバイスにおける構成変更時間を制御する方法
CN103365731A (zh) * 2013-06-28 2013-10-23 中国科学院计算技术研究所 一种降低处理器软错误率的方法和系统
US20160266964A1 (en) * 2015-03-09 2016-09-15 Fujitsu Limited Programmable logic circuit device and error detection method therefor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187834A (en) * 1977-12-15 1980-02-12 Power Systems Development Corporation Solar heating system
US4326685A (en) * 1980-03-12 1982-04-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Sun-sensing guidance system for high-altitude aircraft
WO1993013396A1 (en) * 1991-12-31 1993-07-08 Wattsun Corporation Method and apparatus for tracker control
US20060247973A1 (en) * 2000-11-14 2006-11-02 Mueller Raymond J Method and apparatus for dynamic rule and/or offer generation
JP2005166723A (ja) * 2003-11-28 2005-06-23 Toshiba Corp ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置
US7320114B1 (en) * 2005-02-02 2008-01-15 Sun Microsystems, Inc. Method and system for verification of soft error handling with application to CMT processors
US7620876B2 (en) 2005-06-08 2009-11-17 Altera Corporation Reducing false positives in configuration error detection for programmable devices
US20070226572A1 (en) * 2005-11-07 2007-09-27 Ming Zhang Soft error rate analysis system
US7479774B2 (en) * 2006-04-07 2009-01-20 Yuan Ze University High-performance solar photovoltaic (PV) energy conversion system
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
JP5699057B2 (ja) * 2011-08-24 2015-04-08 株式会社日立製作所 プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス
US8949101B2 (en) * 2011-10-12 2015-02-03 International Business Machines Corporation Hardware execution driven application level derating calculation for soft error rate analysis
US20160241036A1 (en) * 2012-09-27 2016-08-18 James F. Wolter Energy apparatuses, energy systems, and energy management methods including energy storage
US9582402B2 (en) * 2013-05-01 2017-02-28 Advanced Micro Devices, Inc. Remote task queuing by networked computing devices
WO2014188577A1 (ja) * 2013-05-24 2014-11-27 株式会社日立製作所 ソフトエラー率計算装置
JP6430541B2 (ja) * 2015-01-28 2018-11-28 株式会社日立製作所 フィールドプログラマブルゲートアレイ
US20160323143A1 (en) * 2015-05-02 2016-11-03 Hyeung-Yun Kim Method and apparatus for neuroplastic internet of things by cloud computing infrastructure as a service incorporating reconfigurable hardware
JP2017030067A (ja) * 2015-07-30 2017-02-09 ファナック株式会社 加工時間測定機能とオンマシン測定機能を有する制御装置付き加工装置
JP5964488B1 (ja) * 2015-07-31 2016-08-03 ファナック株式会社 保護動作制御部を有するモータ制御装置、ならびに機械学習装置およびその方法
JP6140225B2 (ja) * 2015-07-31 2017-05-31 ファナック株式会社 磁束制御器を有するモータ制御装置、ならびに機械学習装置およびその方法
JP5969676B1 (ja) * 2015-09-30 2016-08-17 ファナック株式会社 工作機械の工具補正の頻度を最適化する機械学習装置及び機械学習方法、並びに該機械学習装置を備えた工作機械
US20190305927A1 (en) * 2016-03-18 2019-10-03 University Of Florida Research Foundation Incorporated Bitstream security based on node locking
US10176527B1 (en) * 2016-04-27 2019-01-08 State Farm Mutual Automobile Insurance Company Providing shade for optical detection of structural features
KR102542723B1 (ko) * 2016-10-27 2023-06-12 삼성전자주식회사 Ser 예측을 위한 시뮬레이션 방법 및 시스템
US11037054B2 (en) * 2016-12-20 2021-06-15 Intel Corporation Trace-based neuromorphic architecture for advanced learning
US9792397B1 (en) * 2017-01-08 2017-10-17 Alphaics Corporation System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning
JP6915288B2 (ja) * 2017-02-08 2021-08-04 オムロン株式会社 画像処理システム、画像処理装置、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）における回路の再構成方法、および、ＦＰＧＡにおける回路の再構成プログラム
US10372859B2 (en) * 2017-03-09 2019-08-06 Alphaics Corporation System and method for designing system on chip (SoC) circuits using single instruction multiple agent (SIMA) instructions
JP6546213B2 (ja) * 2017-04-13 2019-07-17 ファナック株式会社 回路構成最適化装置及び機械学習装置
JP6502998B2 (ja) * 2017-04-13 2019-04-17 ファナック株式会社 回路構成最適化装置及び機械学習装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480841A (zh) * 2002-08-07 2004-03-10 国际商业机器公司 用于减轻辐射所引起软错误的影响的方法和系统
JP2010226524A (ja) * 2009-03-24 2010-10-07 Fuji Xerox Co Ltd プログラマブル論理回路、半導体集積回路装置、情報処理システムおよび制御プログラム
JP2013532409A (ja) * 2010-05-13 2013-08-15 アップル インコーポレイテッド 無線デバイスにおける構成変更時間を制御する方法
CN103365731A (zh) * 2013-06-28 2013-10-23 中国科学院计算技术研究所 一种降低处理器软错误率的方法和系统
US20160266964A1 (en) * 2015-03-09 2016-09-15 Fujitsu Limited Programmable logic circuit device and error detection method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169709A (zh) * 2018-11-27 2021-07-23 株式会社分享能源 基于机器学习的太阳能发电控制系统及方法
CN113169708A (zh) * 2018-11-27 2021-07-23 株式会社分享能源 太阳能发电平衡控制系统及方法

Also Published As

Publication number Publication date
US10803404B2 (en) 2020-10-13
JP2018180955A (ja) 2018-11-15
US20180300652A1 (en) 2018-10-18
DE102018002779A1 (de) 2018-10-18
JP6546213B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
CN108732964A (zh) 电路结构优化装置和机器学习装置
CN108736881A (zh) 电路结构最优化装置以及机器学习装置
US8577663B2 (en) System and methods for fault-isolation and fault-mitigation based on network modeling
Sahu et al. Predicting software bugs of newly and large datasets through a unified neuro-fuzzy approach: Reliability perspective
JP7320368B2 (ja) 故障予測装置、故障予測方法およびコンピュータプログラム
JP6564928B2 (ja) レシプロカル量子論理（ｒｑｌ）回路シミュレーションシステム
Li et al. Reliability analysis of multi-state systems subject to failure mechanism dependence based on a combination method
CN106250631B (zh) 一种基于故障-测试相关矩阵的故障诊断方法
Salvador et al. Fault tolerance analysis and self-healing strategy of autonomous, evolvable hardware systems
CN107101828A (zh) 一种编码器健康度评价的轴承剩余寿命预测方法
CN104868465B (zh) 基于模糊机会约束的电力系统网架重构优化方法
CN109447152B (zh) 一种基于蒙特卡洛树搜索和神经网络的故障预测方法
CN109492256B (zh) 一种动态系统状态概率映射矩阵多向搜索方法
Ashraf et al. Scalable FPGA refurbishment using netlist-driven evolutionary algorithms
Chan et al. ACTRCE: Augmenting Experience via Teacher's Advice For Multi-Goal Reinforcement Learning
Srinivasan et al. Semi-Markov decision process with partial information for maintenance decisions
Carr et al. Safe reinforcement learning via shielding under partial observability
CN109725606A (zh) 加工条件调整装置以及机器学习装置
CN105809264B (zh) 电力负载预测方法和装置
CN110340884A (zh) 测定动作参数调整装置、机器学习装置以及系统
Kutschenreiter-Praszkiewicz Application of artificial neural network for determination of standard time in machining
CN104597375A (zh) 一种电网故障诊断方法
WO2007020391A1 (en) Electronic circuit design
CN104408230B (zh) 一种基于改进有向图的航天器综合性健康管理方法
Li et al. Data-driven feature analysis in control design for series-compensated transmission systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102