CN108718534A - 在绝缘体硅片上集成v形槽以用于直接光纤耦合 - Google Patents

在绝缘体硅片上集成v形槽以用于直接光纤耦合 Download PDF

Info

Publication number
CN108718534A
CN108718534A CN201780011823.6A CN201780011823A CN108718534A CN 108718534 A CN108718534 A CN 108718534A CN 201780011823 A CN201780011823 A CN 201780011823A CN 108718534 A CN108718534 A CN 108718534A
Authority
CN
China
Prior art keywords
etching mask
optical fiber
shaped slot
window
oriented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780011823.6A
Other languages
English (en)
Other versions
CN108718534B (zh
Inventor
刘宗荣
徐千帆
苗容生
陈宏民
沈晓
白聿生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108718534A publication Critical patent/CN108718534A/zh
Application granted granted Critical
Publication of CN108718534B publication Critical patent/CN108718534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一种制造光子集成芯片(photonic integrated circuit，PIC)的方法包括：提供一种晶片，所述晶片包括放置在顶部半导体层与基底半导体层之间的绝缘体层；对所述顶部半导体层进行图案化，以同步明确波导和第一蚀刻掩模窗口，用于形成与所述波导的光信号传播轴实质对准的光纤导向v形槽；根据所述图案化，去除所述顶部半导体层的第一部分，以形成所述波导；根据所述图案化，去除所述顶部半导体层的第二部分，以形成所述第一蚀刻掩模窗口；以及根据所述第一蚀刻掩模窗口，形成所述光纤导向v形槽。

Description

在绝缘体硅片上集成v形槽以用于直接光纤耦合
相关申请案交叉申请
本申请要求2016年3月1日递交的发明名称为“在绝缘体硅片(SOI)上集成v形槽以用于直接光纤耦合”的第15/057,638号美国非临时专利申请案的在先申请优先权和权益，该在先申请的内容以引用的方式并入本文本中。
背景技术
光纤已经广泛用于光信号传播中，尤其是为了提供高速通信链路。利用纤维光学的光链路相比于电链路具有各种优势，例如相对大的带宽、高抗噪性、功耗降低、最小串扰等。光纤承载的光信号可以由各种各样的包括集成电路的光设备和/或光电子设备处理。
包括波导的光子集成芯片(photonic integrated circuit，PIC)用作构造光系统的光组件。为了使PIC起到光系统中的光组件的作用，将光纤连接到形成于PIC上的波导。因此，光集成，或者光纤与形成于PIC上的波导之间的光耦合在光系统中变得越来越重要。
发明内容
在一个实施例中，本发明包括一种制造光子集成芯片(photonic integratedcircuit，PIC)的方法，包括：提供一种晶片，所述晶片包括放置在顶部半导体层与基底半导体层之间的绝缘体层。对所述顶部半导体层进行图案化，以同步明确波导和第一蚀刻掩模窗口，用于形成与所述波导的光信号传播轴实质对准的光纤导向v形槽。根据所述图案化，去除所述顶部半导体层的第一部分，以形成所述波导。根据所述图案化，去除所述顶部半导体层的第二部分，以形成所述第一蚀刻掩模窗口。以及根据所述第一蚀刻掩模窗口，形成所述光纤导向v形槽。
在一些实施例中，所述方法还包括：在去除所述第一部分和所述第二部分之后，将包层沉积在所述顶部半导体层、所述波导和所述第一蚀刻掩模窗口之上。使用干蚀刻工艺在所述波导与所述第一蚀刻掩模窗口之间形成沟槽。将保护层沉积在所述包层和所述沟槽之上。以及对所述保护层进行图案化，以明确出具有第二窗口中心和第二窗口大小的第二蚀刻掩模窗口，使得所述第二窗口中心与所述第一蚀刻掩模窗口的第一窗口中心实质垂直对准。其中，所述第二窗口大小大于所述第一蚀刻掩模窗口的第一窗口大小。
去除所述保护层的第三部分，以形成所述第二蚀刻掩模窗口。
根据所述第二蚀刻掩模窗口，去除所述包层的第四部分，以重新打开所述第一蚀刻掩模窗口。形成所述光纤导向V形槽包括：根据所述第一蚀刻掩模窗口，去除所述绝缘体层的第五部分，以形成第三蚀刻掩模窗口，用于形成所述光纤导向v形槽。所述第一蚀刻掩模窗口、所述第二蚀刻掩模窗口和所述第三蚀刻掩模窗口均包括一个矩形。去除所述第三部分、所述第四部分和所述第五部分产生了具有从所述保护层延伸到所述基底半导体层的第二顶面的阶梯式侧壁的开口。
形成所述光纤导向v形槽还包括：通过所述开口将湿蚀刻剂施加到所述基底半导体层内，以在所述基底半导体层中形成所述光纤导向v形槽。
施加所述湿蚀刻剂包括：形成所述绝缘体层的凹陷；所述方法还包括使用缓冲剂来去除所述凹陷。
所述沟槽从所述包层的第一顶面垂直延伸到所述晶片并且从所述波导横向延伸到所述第一蚀刻掩模窗口。所述方法还包括：去除位于所述沟槽与所述光纤导向v形槽之间的所述晶片的第一区域，使得所述光纤导向v形槽包括沿着所述轴并且连接到所述沟槽的第一开口端。以及去除位于所述光纤导向v形槽与所述晶片的边缘之间的所述晶片的第二区域，使得所述光纤导向v形槽还包括沿着所述轴与所述第一开口端相对的第二开口端。
去除所述第一区域和所述第二区域包括：从所述包层的所述第一顶面向所述基底半导体层切割所述晶片。
去除所述第一区域和所述第二区域包括：对所述保护层进行图案化，以明确出对应于所述第一区域的第一面积和对应于第二区域的第二面积；以及蚀刻所述第一区域和所述第二区域。
在另一个实施例中，本发明包括一种通过工艺制作的光子集成芯片(photonicintegrated circuit，PIC)，所述工艺包括以下步骤：提供一种绝缘体硅片(silicon-on-insulator，SOI)晶片，所述晶片包括放置在顶部硅层和基底硅层之间的绝缘体层。对所述顶部硅层进行图案化，以同步明确波导和第一蚀刻掩模窗口，用于形成与所述波导的光信号传播轴实质对准的光纤导向v形槽。根据所述图案化，去除所述顶部硅层的第一部分，以形成所述波导。根据所述图案化，去除所述顶部硅层的第二部分，以形成所述第一蚀刻掩模窗口；以及根据所述第一蚀刻掩模窗口，形成所述光纤导向v形槽。
在一些实施例中，所述工艺还包括：在去除所述第一部分和所述第二部分之后，将包层沉积在所述顶部硅层、所述波导和所述第一蚀刻掩模窗口之上。使用反应离子蚀刻(reactive-ion etching，RIE)工艺在所述波导与所述第一蚀刻掩模窗口之间形成沟槽。将保护层沉积在所述包层和所述沟槽之上；以及对所述保护层进行图案化，以明确出具有第二窗口中心和第二窗口大小的第二蚀刻掩模窗口，使得所述第二窗口中心与所述第一蚀刻掩模窗口的第一窗口实质中心垂直对准。其中，所述第二窗口大小大于所述第一蚀刻掩模窗口的第一窗口大小。
所述工艺还包括：去除所述保护层的第三部分，以形成所述第二蚀刻掩模窗口。根据所述第二蚀刻掩模窗口，去除所述包层的第四部分，以重新打开所述第一蚀刻掩模窗口。以及形成所述光纤导向v形槽包括：根据所述第一蚀刻掩模窗口，去除所述绝缘体层的第五部分，以形成第三蚀刻掩模窗口，用于形成所述光纤导向v形槽。
形成所述光纤导向v形槽还包括：通过所述第二蚀刻掩模窗口将湿蚀刻剂施加到所述基底硅层内，以在所述基底硅层中形成所述光纤导向v形槽。
施加所述湿蚀刻剂包括：形成所述绝缘体层的凹陷；所述工艺还包括：使用缓冲氢氟酸(buffered hydrofluoric，BHF)溶液来移除所述凹陷。
所述沟槽从所述包层的顶面垂直延伸到所述晶片中并且从所述波导横向延伸到所述第一蚀刻掩模窗口；所述工艺还包括：部分地通过晶片从所述包层的所述顶面切割，以：去除位于所述沟槽与所述光纤导向v形槽之间的所述晶片的第一区域，使得所述光纤导向v形槽包括沿着所述轴并且连接到所述沟槽的第一开口端。以及去除所述光纤导向v形槽与所述晶片的边缘之间的所述晶片的第二区域，使得所述光纤导向v形槽包括沿着所述轴与所述第一开口端相对的第二开口端。
在又一个实施例中，本发明包括一种光设备，包括：顶部半导体层，包括波导；绝缘体层，放置在所述基底半导体层与所述顶部半导体层之间。以及开口，其从所述半导体层延伸到所述光纤导向v形槽。其中，所述光纤导向v形槽与所述波导光实质对准。
在一些实施例中，所述基底半导体层和所述顶部半导体层包括硅，所述绝缘体层包括二氧化硅(SiO2)。
所述光纤导向v形槽包括：彼此相对并且沿所述波导的光路径方向延伸的两个v形侧壁；以及连接所述两个v形侧壁的v形槽底面。
结合附图和权利要求书可以从以下的详细描述中更清楚地理解这些和其它特征。
附图说明
为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。应理解，附图不一定按比例绘制。
图1A为根据本发明一实施例的晶片的一部分的侧视图。
图1B为根据本发明一实施例的图1A中的晶片在图案化和蚀刻以形成波导和第一蚀刻掩模窗口之后的侧视图。
图1C为根据本发明一实施例的图1B中的晶片的截面侧视图。
图1D为根据本发明一实施例的图1B中的晶片在沉积包层之后的侧视图。
图1E为根据本发明一实施例的图1D中的晶片在图案化和蚀刻以形成沟槽之后的侧视图。
图1F为根据本发明一实施例的图1E中的晶片在沉积保护层之后的侧视图。
图1G为根据本发明一实施例的图1F中的晶片在转移定义第二蚀刻掩模窗口的光图案之后的侧视图。
图1H为根据本发明一实施例的图1D中的晶片在蚀刻以形成第三蚀刻掩模窗口之后的侧视图。
图1I为根据本发明一实施例的图1H中的晶片在湿蚀刻以形成光纤导向v形槽之后的侧视图。
图1J为根据本发明一实施例的图1I中的晶片在去除凹陷之后的侧视图。
图1K为根据本发明一实施例的图1J中的晶片在去除保护层的一部分之后的侧视图。
图1L为根据本发明一实施例的图1K中的晶片在去除材料以将沟槽连接到光纤导向v形槽之后的侧视图。
图2A为根据本发明一实施例的处于耦合位置的PIC和光纤的侧视图。
图2B为根据本发明一实施例的图2A中的PIC的截面图。
图3为根据本发明一实施例的一种在PIC上制造光纤导向v形槽的方法的流程图。
图4为根据本发明一实施例的一种在PIC上制造光纤导向v形槽的方法的流程图。
具体实施方式
首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。
光子集成面临的挑战之一是以低成本实现光纤与在PIC上制造的绝缘体硅片(silicon-on-insulator，SOI)波导之间的有效光耦合。光纤与SOI波导具有较大的尺寸差异，导致高插入损耗。例如，SOI波导包括亚微米大小范围小于1微米(μm)的截面，而单模光纤(single-mode fiber，SMF)包括几十微米(μm)的截面。一种耦合光纤与PIC上的SOI波导之间的光信号的方法是将光纤安装在副支架上并且通过光栅耦合或边缘耦合利用PIC来组装副支架，其中副支架位于与PIC分离的衬底上。光耦合效率取决于光纤芯与SOI波导之间的对准准确度。一种将光纤与SOI波导对准的方法是采用主动对准。主动对准是指以下过程：通过光纤芯发送光波束并进入到波导中，并且测量在沿着波导的给定点处接收的光功率。这种对准可以进行调整，使得在波导中的给定点处接收最大光功率。虽然主动对准提供了高对准准确度，但耗时且成本高。
本文公开的是通过将光纤导向v形槽定义为波导制造工艺的一部分在同一PIC上创建高精度光纤导向v形槽和波导的各种实施例。所公开的实施例在SOI晶片上制造波导和光纤导向v形槽，该SOI晶片包括设置在SOI层与基底硅层之间的掩埋氧化物(buriedoxide，BOX)层。上述制造定义了一种波导和一种与相同光图案或光掩模中的波导的光信号传输轴实质对准的蚀刻掩模窗口，并且通过光刻技术等将光图案转移到晶片的SOI层上。根据转移后的光图案对SOR层进行蚀刻，以在SOI层中形成波导和蚀刻掩模窗口。该蚀刻掩模窗口用于在与波导相同的SOI晶片上形成光纤导向v形槽。所公开的实施例采用各种工艺，例如干蚀刻、湿蚀刻、切片等，以形成光纤导向v形槽。所公开的实施例从SOI晶片的设备侧或功能侧执行切片。通过将波导和光纤导向v形槽的制造集成到相同光刻步骤中，光纤可以被动地附接到光纤导向v形槽，以将光信号耦合进和出波导。被动附接进行的自动对准称为被动对准，其依赖于组件和元件的结构而不是附加的光测量。因此，被动对准降低了生产成本和时间。所公开的实施例适用于在PIC上创建任意数量的波导和任意数量的光纤导向v形槽。
图1A至图1L共同示出了一种制造具有集成光纤导向v形槽的PIC以进行直接光纤耦合的方法100的实施例。出于说明目的，方法100示出了光刻实质对准单个波导的单个v形槽的制造。然而，方法100适用于制造任意数量的光纤导向v形槽和波导。
图1A为根据本发明一实施例的晶片110的一部分的侧视图。方法100开始于在晶片110上进行制造。晶片110包括基底半导体层111、绝缘体层112和顶部半导体层113。绝缘体层112设置在顶部半导体层113与基底半导体层111之间。绝缘体层112由二氧化硅(SiO2)或其它合适的氧化物材料等构成。绝缘体层112称为掩埋氧化物(buried oxide，BOX)层。顶部半导体层113和基底半导体层111由硅(Si)或其它合适的半导体材料等构成。因此，顶部半导体层113可以称为SOI层。顶部半导体层113用于形成波导和任意其它光功能。顶部半导体层113还充当干蚀刻掩模，用于蚀刻绝缘体层112。绝缘体层112充当湿蚀刻掩模，用于在基底半导体层111中形成v形槽，如下文更全面所述。
图1B为根据本发明一实施例的图1A中的晶片110在图案化和蚀刻以形成波导120和第一蚀刻掩模窗口131之后的侧视图。顶部半导体层113使用光刻技术进行图案化并且使用反应离子蚀刻(reactive-ion etching，RIE)等干蚀刻工艺进行蚀刻。光刻技术是一种利用光将几何图案从光掩模转移到顶部半导体层113等衬底上的光敏化学光刻胶(photoresist，PR)涂层的工艺。RIE是一种干蚀刻，其使用化学反应等离子体去除沉积在顶部半导体层113等晶片衬底上的材料。例如，使用定义波导120和对准x轴的第一蚀刻掩模窗口131的第一图案来生成第一光掩模(未示出)，而且第一PR涂层(未示出)设置于顶部半导体层113的上方。x轴沿着波导120的光传输轴。z轴实质垂直于晶片110的平面和x轴。光刻工艺将第一图案转移到顶部半导体层113上。RIE工艺根据转移后的第一图案去除顶部半导体层113的第一部分(未示出)和第二部分192，以分别形成波导120和第一蚀刻掩模窗口131。第一部分如图1C所示。
图1C为根据本发明一实施例的图1B中的晶片110的截面侧视图。从箭头所示的方向看，该截面视图沿图1B中的线101取出。y轴实质垂直于z轴和波导120的光传输轴，该光传输轴对应于图1B所示的x轴。如图所示，波导120形成于顶部半导体层113中，其中，从顶部半导体层113中去除第一部分191。
图1D为根据本发明一实施例的图1B中的晶片110在沉积包层114之后的侧视图。包层114由氧化硅(SiOx)、氮化硅(SiNx)、碳化硅(SiC)、碳氮化硅(SiCN)或其它合适的材料等构成。包层114设置于顶部半导体层113、波导120和第一蚀刻掩模窗口131之上。包层114的沉积在一个或多个步骤中执行，以提供晶片110的平面。例如，其它功能层可以形成于包层114的上方。
图1E为根据本发明一实施例的图1D中的晶片110在图案化和蚀刻以形成沟槽140之后的侧视图。对包层114进行图案化以使用光刻技术来定义波导120与第一蚀刻掩模窗口131之间的沟槽140。使用RIE等干蚀刻工艺对包层114、顶部半导体层113和绝缘体层112进行蚀刻，使用深反应离子蚀刻(deep reactive-ion etching，DRIE)对基底半导体层111进行蚀刻以形成沟槽140。DRIE是一种高度各向异性蚀刻工艺，用于在晶片中构造具有高纵横比的深穿透、陡峭的侧孔以及沟槽。沟槽140包括通过第一沟槽底面143连接的第一沟槽垂直侧壁141和第二沟槽垂直侧壁142。第一沟槽垂直侧壁141沿x轴与第二沟槽垂直侧壁142相对。沟槽140从包层114的顶面117垂直延伸到晶片110中并且横向沿着波导120与第一蚀刻掩模窗口之间的x轴，使得波导120的侧面121与第一沟槽垂直侧壁141的一部分相邻。控制DRIE工艺，使得第一沟槽垂直侧壁141与波导120的侧面121之间的距离小于约2μm。第一沟槽垂直侧壁141在将SMF等光纤附接到波导120时用作x方向的挡块。沟槽140还包括第一沟槽深度144。控制DRIE工艺，使得第一沟槽深度144匹配光纤的直径。
图1F为根据本发明一实施例的图1E中的晶片110在沉积保护层115之后的侧视图。保护层115由SiNx等材料或SiOx等其它合适的保护材料构成。保护层115设置在包层114和包括第一沟槽侧壁141、第二沟槽侧壁142和第一沟槽底面143的沟槽140之上。保护层115使用等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)工艺或其它合适沉积技术而形成。PECVD是一种将薄膜从气态或蒸汽沉积到包层114等衬底上的固态的工艺。保护层115的沉积可以包括约200纳米(nanometer，nm)的沉积深度。
图1G为根据本发明一实施例的图1F中的晶片110在转移定义第二蚀刻掩模窗口132的光图案116之后的侧视图。例如，使用光刻技术将光图案116转移到保护层115上。如图所示，第二蚀刻掩模窗口132的中心与沿着如虚线102所示的z轴方向的第一蚀刻掩模窗口131的中心实质垂直对准。例如，第一蚀刻掩模窗口131和第二蚀刻掩模窗口132均包括晶片110的平面内的矩形表面。该中心是指矩形表面的任意对角线的中点。此外，第二蚀刻掩模窗口132的开口或窗口尺寸比第一蚀刻掩模窗口131的大。
图1H为根据本发明一实施例的图1G中的晶片110在蚀刻以形成第三蚀刻掩模窗口133之后的侧视图。该蚀刻利用RIE去除保护层115的第三部分193、包层114的第四部分194和绝缘体层112的第五部分195。该蚀刻重新打开第一蚀刻掩模窗口131并且构造了进行后续湿蚀刻的开口130，如下文更全面所述。开口130从保护层115延伸到基底半导体层111的第二顶面118。应注意，不同材料具有不同的蚀刻速率。例如，顶部半导体层113中Si的蚀刻速率比保护层115中Si3N4的蚀刻速率慢。因此，开口130包括阶梯式侧壁134，RIE工艺用于生成所需的v形槽掩模图案。
图1I为根据本发明一实施例的图1H中的晶片110在湿蚀刻以形成光纤导向v形槽之后的侧视图。湿蚀刻是一种使用氢氧化钾(KOH)溶液和四甲基氢氧化铵(tetramethylammonium hydroxide，TMAH)溶液等液体化学品将材料从晶片110等晶片中去除的工艺。例如，通过开口130将湿蚀刻剂施加到基底半导体层111内。湿蚀刻工艺去除了基底半导体层111的第六部分196，以在基底半导体层111中构造v形槽150。v形槽150包括沿实质垂直于x轴且实质垂直于z轴的轴延伸的第一对相对v形侧壁151和152，其中，该轴对应于图1C所示的y轴。v形槽150还包括沿x轴方向延伸的第二对相对v形侧壁。为了显示v形槽150，图1I未示出第二对相对v形侧壁。v形槽150还包括连接到第一对v形侧壁151和152以及第二对v形侧壁的v形槽底面153。v形槽150的尺寸通过控制湿蚀刻工艺的蚀刻速率和蚀刻时间来控制，使得可以使用v形槽150被动将光纤与波导实质对准120。控制湿蚀刻工艺，为v形槽150尺寸提供约±0.5μm准确度内的精度。此外，湿蚀刻工艺去除了与开口130相邻的包层114和顶部半导体层113的其它部分，产生了绝缘体层112的凹陷160。
图1J为根据本发明一实施例的图1I中的晶片110在去除图1I中的晶片110的凹陷160之后的侧视图。通过施加缓冲氢氟酸(buffered hydrofluoric，BHF)等缓冲剂或其它合适的化学溶液来去除凹陷160。在去除凹陷160之后，包层114和顶部半导体层113的部分161悬挂在基底半导体层111之上。凹陷160的去除使得光纤附接具有更高的精密准确度。
图1K为根据本发明一实施例的图1J中的晶片110在去除保护层115的一部分之后的侧视图。如图所示，重新打开包层114。然而，保护层115的各部分仍然沿着沟槽140的第一沟槽侧壁141和第二沟槽侧壁142。第一区域171和第二区域172中的其它材料，例如基底半导体层111和顶部半导体层113中的Si、绝缘体层112中的SiO2、包层114中的SiOx、保护层115中的Si3N4保留。第一区域171位于沟槽140与第一v形侧壁151之间。第二区域172位于v形侧壁152与晶片110的边缘116之间。
图1L为根据本发明一实施例的图1K中的晶片110在移除材料以将沟槽140连接到v形槽150之后的侧视图。如图所示，在去除图1K中的第一区域171和第二区域172之后，v形槽150包括沿x轴方向连接到沟槽140的第一开口端154以及沿x轴方向与第一端154相对的第二开口端155。此外，沟槽140延伸到包括具有第二沟槽底面147和第二沟槽深度146的第二部分145。第二沟槽底面147放置的深度与v形槽150的类似，使得光纤附接并且耦合到波导120。部分156对应于图1I所述沿x轴延伸的第二对v形侧壁之一。
在一个实施例中，切片用于去除第一区域171和第二区域172中的其它材料。切片是一种采用机械锯切来切开晶片的机械工艺。切片通常用于切开整个晶片平台，该晶片平台的高度或深度约700μm。然而，在本实施例中，切片并不切开整个晶片110。例如，控制切片深度以匹配约80μm的第二沟槽深度146。
在另一个实施例中，在Si DRIE工艺之后利用光刻工艺去除第一区域171和第二区域172。该工艺比切片复杂得多。在去除第一区域171和第二区域172之后，利用湿蚀刻去除沿沟槽140的第一沟槽侧壁141保留的保护层115。
图2A为根据本发明一实施例的处于耦合位置的PIC 200和光纤280的侧视图。通过采用方法100来制造PIC 210。PIC 210可以是任意类型的光设备。PIC 210包括类似于基底半导体层111的基底半导体层211、类似于绝缘体层112的绝缘体层212、类似于顶部半导体层113的顶部半导体层213、类似于包层114的包层214。类似于晶片110，绝缘体层212设置在顶部半导体层213与基底半导体层211之间，包层214设置在顶部半导体层213之上。PIC 200还包括类似于波导120的形成于顶部半导体层213中的波导220、类似于沟槽140的沟槽240以及类似于v形槽150的形成于基底半导体层211中的光纤导向v形槽250。沟槽240将波导220连接到光纤导向v形槽250。PIC 210还可以包括实施任意种光功能的其它功能层。
光纤280是一种SMF。光纤280包括由包层282围绕的芯281。光纤280放置在光纤导向v形槽250中。例如，使用环氧树脂或其它合适的粘接材料将光纤280附接到光纤导向v形槽250的侧壁251(参见图2B)。如图所示，光纤280耦合到波导220，其中，光纤280的芯281沿着光路径283或x轴与波导220实质对准。z轴实质垂直于PIC 210的平面和x轴。沟槽240包括类似于第一沟槽侧壁141的沟槽侧壁241。沟槽侧壁241在x轴方向上固定光纤280。可以使用覆盖物(未示出)来覆盖光纤280，以提高机械强度。由于存在包层282，光纤280的中心可以偏移光路径283。在这种情况下，可以使用主动对准来控制光纤导向v形槽250。
图2B为根据本发明一实施例的图2A中的PIC 200的截面视图。从箭头所示的方向看，该截面视图沿图2A中的线201取出。如图所示，光纤280附接到v形槽250的侧壁251。v形槽250在y轴方向和z轴方向上控制和固定光纤280的位置。y轴实质垂直于x轴且实质平行于PIC 210的平面。
图3为根据本发明一实施例的一种在晶片110等PIC和PIC 200上制造v形槽150和250等光纤导向v形槽的方法300的流程图。方法300类似于方法100。方法300在制造过程中实施。在步骤310处，提供图1A中的晶片110等晶片用于制造。该晶片包括放置在顶部半导体层113和213等顶部半导体层与基底半导体层111和211等基底半导体层之间的绝缘体层112和212等绝缘体层。在步骤320处，对顶部半导体层进行图案化，以同步明确波导120和220等波导以及第一蚀刻掩模窗口131等第一蚀刻掩模窗口，第一蚀刻掩模窗口用于形成与波导的光信号传播轴实质对准的v形槽150和250等v形槽。通过光刻技术对顶部半导体层进行图案化。在步骤330处，根据该图案化，去除顶部半导体层的第一部分191等第一部分，以形成波导，如图1C所示。在步骤340处，根据该图案化，去除顶部半导体层的第二部分192等第二部分，以形成第一蚀刻掩模窗口，如图1B所示。在步骤350处，通过采用类似于方法100所述的机制，根据第一蚀刻掩模窗口，形成光纤导向v形槽。
图4为根据本发明另一实施例的一种在晶片110等PIC和PIC 200上制造v形槽150和250等光纤导向v形槽的方法400的流程图。方法400类似于方法100。在执行方法300的步骤310至340之后，方法400在制造过程中实施，以在图1A中的晶片110等晶片中形成波导120和220等波导以及第一蚀刻掩模窗口131等第一蚀刻掩模窗口。例如，该晶片包括放置在顶部半导体层113和213等顶部半导体层与基底半导体层111和211等基底半导体层之间的绝缘体层112和212等绝缘体层。在顶部半导体层中形成波导和第一蚀刻掩模窗口，如图1B和图1C所示。第一蚀刻掩模窗口与波导的光信号传播轴实质对准。在步骤405处，将沉积包层114等包层沉积在顶部半导体层、波导和第一蚀刻掩模窗口之上，如图1D所示。在步骤410处，使用光刻技术和RIE在波导与第一蚀刻掩模窗口之间形成沟槽140等沟槽，如图1E所示。该沟槽从包层的第一顶面117垂直延伸到晶片中并且从波导横向延伸到第一蚀刻掩模窗口。RIE用于根据光纤的直径来控制沟槽的深度，该光纤可以用于后续附接。
在步骤415处，将保护层115等保护层沉积在包层和沟槽之上，如图1F所示。在步骤420处，对保护层进行图案化，以明确出具有第二窗口中心和第二窗口大小的第二蚀刻掩模窗口，如图1G所示。第二窗口中心与第一蚀刻掩模窗口的第一窗口中心实质垂直对准。第二窗口大小大于第一窗口的第一窗口大小。例如，该图案化使用光刻工艺。在步骤425处，去除类似于保护层的第三部分193的第三部分，以形成第二蚀刻掩模窗口。在步骤430处，根据第二蚀刻掩模窗口，去除包层的第四部分194等第四部分，以重新打开第一蚀刻掩模窗口。在步骤435处，根据第一蚀刻掩模窗口，去除绝缘体层的第五部分等第五部分，以形成第三蚀刻掩模窗口。例如，第一蚀刻掩模窗口、第二蚀刻掩模窗口和第三蚀刻掩模窗口均包括一个矩形。去除第三部分、第四部分和第五部分产生了具有从保护层延伸到基底半导体层的第二顶面118等第二顶面的阶梯式侧壁的开口，如图1H所示。
在步骤440处，通过第二蚀刻掩模窗口和开口将湿蚀刻剂施加到基底半导体层内，以形成光纤导向v形槽，如图1I所示。例如，通过湿蚀刻将第六部分196等第六部分从基底半导体层中去除，其中，该第六部分包括一个梯形。湿蚀刻形成了绝缘体层的凹陷，例如凹陷160。在步骤445处，去除绝缘体层凹陷，如图1J所示。在步骤450处，去除保护层或者去除包层上方的保护层的至少一部分，如图1K所示。在步骤455处，去除沟槽与光纤导向v形槽之间的晶片的第一区域，例如第一区域171，使得光纤导向v形槽包括沿着轴并且连接到沟槽的第一开口端，例如第一开口端154，如图1L所示。在步骤460处，去除光纤导向v形槽与晶片的边缘116等边缘之间的晶片的第二区域，例如第二区域172，使得光纤导向v形槽还包括沿着轴与第一端相对的第二开口端，例如第二开口端155，如图1L所示。可以通过切片或者结合光刻技术与蚀刻来去除第一区域和第二区域。随后，去除剩余的保护层，进而清洗晶片。
除非另有说明，否则使用术语“实质”是指包括随后修饰语的±10％的范围。虽然本发明多个具体实施例，但应当理解，所公开的系统和方法也可通过其它多种具体形式体现，而不会脱离本发明的精神或范围。本发明的实例应被视为说明性而非限制性的，且本发明并不限于本文中所给出的细节。例如，各种元件或组件可以在另一系统中组合或整合，或者某些特征可以省略或不实施。
此外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或合并。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式经由某一接口、设备或中间组件间接地耦合或通信。其它变更、替换、更替示例对本领域技术人员而言是显而易见的，均不脱离此处公开的精神和范围。

Claims (20)

1.一种制造光子集成芯片PIC的方法，其特征在于，包括：
提供一种晶片，所述晶片包括放置在顶部半导体层与基底半导体层之间的绝缘体层；
对所述顶部半导体层进行图案化，以同步明确出波导和第一蚀刻掩模窗口，用于形成与所述波导的光信号传播轴实质对准的光纤导向v形槽；
根据所述图案化，去除所述顶部半导体层的第一部分，以形成所述波导；
根据所述图案化，去除所述顶部半导体层的第二部分，以形成所述第一蚀刻掩模窗口；以及
根据所述第一蚀刻掩模窗口，形成所述光纤导向v形槽。
2.根据权利要求1所述的方法，其特征在于，还包括：
在去除所述第一部分和所述第二部分之后，将包层沉积在所述顶部半导体层、所述波导和所述第一蚀刻掩模窗口之上；
使用干蚀刻工艺在所述波导与所述第一蚀刻掩模窗口之间形成沟槽；
将保护层沉积在所述包层和所述沟槽之上；以及
对所述保护层进行图案化，以明确出具有第二窗口中心和第二窗口大小的第二蚀刻掩模窗口，使得所述第二窗口中心与所述第一蚀刻掩模窗口的第一窗口中心实质垂直对准，其中，所述第二窗口尺寸大于所述第一蚀刻掩模窗口的第一窗口尺寸。
3.根据权利要求2所述的方法，其特征在于，还包括：去除所述保护层的第三部分，以形成所述第二蚀刻掩模窗口。
4.根据权利要求3所述的方法，其特征在于，还包括：根据所述第二蚀刻掩模窗口去除所述包层的第四部分，以重新打开所述第一蚀刻掩模窗口。
5.根据权利要求4所述的方法，其特征在于，形成所述光纤导向V形槽包括：根据所述第一蚀刻掩模窗口，去除所述绝缘体层的第五部分，以形成第三蚀刻掩模窗口，用于形成所述光纤导向v形槽；所述第一蚀刻掩模窗口、所述第二蚀刻掩模窗口和所述第三蚀刻掩模窗口均包括一个矩形；去除所述第三部分、所述第四部分和所述第五部分产生了具有从所述保护层延伸到所述基底半导体层的第二顶面的阶梯式侧壁的开口。
6.根据权利要求5所述的方法，其特征在于，形成所述光纤导向v形槽还包括：通过所述开口将湿蚀刻剂施加到所述基底半导体层内，以在所述基底半导体层中形成所述光纤导向v形槽。
7.根据权利要求6所述的方法，其特征在于，施加所述湿蚀刻剂包括：形成所述绝缘体层的凹陷；所述方法还包括使用缓冲剂来去除所述凹陷。
8.根据权利要求6所述的方法，其特征在于，所述沟槽从所述包层的第一顶面垂直延伸到所述晶片并且从所述波导横向延伸到所述第一蚀刻掩模窗口；所述方法还包括：
去除位于所述沟槽与所述光纤导向v形槽之间的所述晶片的第一区域，使得所述光纤导向v形槽包括沿着所述轴并且连接到所述沟槽的第一开口端；以及
去除位于所述光纤导向v形槽与所述晶片的边缘之间的所述晶片的第二区域，使得所述光纤导向v形槽还包括沿着所述轴与所述第一开口端相对的第二开口端。
9.根据权利要求8所述的方法，其特征在于，去除所述第一区域和所述第二区域包括：从所述包层的所述第一顶面向所述基底半导体层切割所述晶片。
10.根据权利要求8所述的方法，其特征在于，去除所述第一区域和所述第二区域包括：
对所述保护层进行图案化，以明确出对应于所述第一区域的第一面积和对应于第二区域的第二面积；以及
蚀刻所述第一区域和所述第二区域。
11.一种通过工艺制作的光子集成芯片PIC，其特征在于，所述工艺包括以下步骤：
提供一种绝缘体硅片SOI晶片，所述晶片包括放置在顶部硅层和基底硅层之间的绝缘体层；
对所述顶部硅层进行图案化，以同步明确出波导和第一蚀刻掩模窗口，用于形成与所述波导的光信号传播轴实质对准的光纤导向v形槽；
根据所述图案化，去除所述顶部硅层的第一部分，以形成所述波导；
根据所述图案化，去除所述顶部硅层的第二部分，以形成所述第一蚀刻掩模窗口；以及根据所述第一蚀刻掩模窗口，形成所述光纤导向v形槽。
12.根据权利要求11所述的PIC，其特征在于，所述工艺还包括：
在去除所述第一部分和所述第二部分之后，将包层沉积在所述顶部硅层、所述波导和所述第一蚀刻掩模窗口之上；
使用反应离子蚀刻RIE工艺在所述波导与所述第一蚀刻掩模窗口之间形成沟槽；
将保护层沉积在所述包层和所述沟槽之上；以及
对所述保护层进行图案化，以明确出具有第二窗口中心和第二窗口大小的第二蚀刻掩模窗口，使得所述第二窗口中心与所述第一蚀刻掩模窗口的第一窗口中心实质垂直对准，其中，所述第二窗口尺寸大于所述第一蚀刻掩模窗口的第一窗口尺寸。
13.根据权利要求12所述的PIC，其特征在于，所述工艺还包括：
去除所述保护层的第三部分，以形成所述第二蚀刻掩模窗口；
根据所述第二蚀刻掩模窗口，去除所述包层的第四部分，以重新打开所述第一蚀刻掩模窗口；以及
形成所述光纤导向v形槽包括：根据所述第一蚀刻掩模窗口，去除所述绝缘体层的第五部分，以形成第三蚀刻掩模窗口，用于形成所述光纤导向v形槽。
14.根据权利要求13所述的PIC，其特征在于，形成所述光纤导向v形槽还包括：通过所述第二蚀刻掩模窗口将湿蚀刻剂施加到所述基底硅层内，以在所述基底硅层中形成所述光纤导向v形槽。
15.根据权利要求14所述的PIC，其特征在于，施加所述湿蚀刻剂包括：形成所述绝缘体层的凹陷；所述工艺还包括：使用缓冲氢氟酸BHF溶液来移除所述凹陷。
16.根据权利要求15所述的PIC，其特征在于，所述沟槽从所述包层的顶面垂直延伸到所述晶片中并且从所述波导横向延伸到所述第一蚀刻掩模窗口；所述工艺还包括：部分地通过晶片从所述包层的所述顶面切割，以：
去除位于所述沟槽与所述光纤导向v形槽之间的所述晶片的第一区域，使得所述光纤导向v形槽包括沿着所述轴并且连接到所述沟槽的第一开口端；以及
去除位于所述光纤导向v形槽与所述晶片的边缘之间的所述晶片的第二区域，使得所述光纤导向v形槽包括沿着所述轴与所述第一开口端相对的第二开口端。
17.一种光设备，其特征在于，包括：
基底半导体层，包括光纤导向v形槽；
顶部半导体层，包括波导；
绝缘体层，位于所述基底半导体层与所述顶部半导体层之间；以及
开口，从所述半导体层延伸到所述光纤导向v形槽，其中
所述光纤导向v形槽与所述波导光实质对准。
18.根据权利要求17所述的光设备，其特征在于，所述基底半导体层和所述顶部半导体层包括硅，所述绝缘体层包括二氧化硅SiO2。
19.根据权利要求17或18所述的光设备，其特征在于，所述光纤导向v形槽包括：
彼此相对并且沿所述波导的光路径方向延伸的两个v形侧壁；以及
连接所述两个v形侧壁的v形槽底面。
20.根据权利要求19所述的光设备，其特征在于，还包括将所述波导连接到所述光纤导向v形槽的垂直沟槽，所述垂直沟槽包括放置在所述基底半导体层中深度比所述v形槽底面深的沟槽底面。
CN201780011823.6A 2016-03-01 2017-02-07 制造光子集成芯片的方法和工艺、及光子集成芯片 Active CN108718534B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/057,638 2016-03-01
US15/057,638 US9933570B2 (en) 2016-03-01 2016-03-01 Integration of V-grooves on silicon-on-insulator (SOI) platform for direct fiber coupling
PCT/CN2017/073063 WO2017148248A1 (en) 2016-03-01 2017-02-07 Integration of v-grooves on silicon-on-insulator (soi) platform for direct fiber coupling

Publications (2)

Publication Number Publication Date
CN108718534A true CN108718534A (zh) 2018-10-30
CN108718534B CN108718534B (zh) 2020-09-08

Family

ID=59723579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011823.6A Active CN108718534B (zh) 2016-03-01 2017-02-07 制造光子集成芯片的方法和工艺、及光子集成芯片

Country Status (3)

Country Link
US (1) US9933570B2 (zh)
CN (1) CN108718534B (zh)
WO (1) WO2017148248A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114488396A (zh) * 2020-10-28 2022-05-13 格芯(美国)集成电路科技有限公司 不影响互连层的用于光子集成电路的扩大的波导
US11500160B2 (en) 2020-05-29 2022-11-15 Corning Research & Development Corporation Multicore optical fiber fan-out assemblies and apparatuses

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946936B2 (ja) * 2017-10-31 2021-10-13 日本電信電話株式会社 光導波路およびその製造方法
WO2022066096A1 (en) * 2020-09-25 2022-03-31 Compoundtek Pte Ltd Silicon photonic integrated chip device and fabricating method therefor
US20220163583A1 (en) * 2020-11-24 2022-05-26 Intel Corporation CONTACTLESS OPTICAL PROBING OF EDGE-COUPLED PHOTONIC ICs
US11675136B2 (en) * 2020-12-21 2023-06-13 Advanced Semiconductor Engineering, Inc. Optoelectronic structure
US11815718B2 (en) * 2021-01-21 2023-11-14 Honeywell International Inc. Integrated photonics vertical coupler based on subwavelength grating
US11598927B1 (en) * 2021-09-10 2023-03-07 Advanced Semiconductor Engineering, Inc. Optoelectronic device
US20230130467A1 (en) * 2021-10-25 2023-04-27 Globalfoundries U.S. Inc. Pic die and package with multiple level and multiple depth connections of fibers to on-chip optical components

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW274122B (zh) * 1992-04-10 1996-04-11 Bosch Gmbh Robert
US6316281B1 (en) * 1998-09-12 2001-11-13 Electronics And Telecommunications Research Institute Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide
US20020006151A1 (en) * 1998-09-03 2002-01-17 Kenji Yamauchi Semiconductor laser diode chip and its positoning and mouting method
KR20020059289A (ko) * 2002-06-11 2002-07-12 서동수 실리콘의 결정방향의존식각특성을 이용한 광섬유 블록 일체형 단면 무연마 에스오아이 광소자의 제작 기술
US20020191916A1 (en) * 2001-06-15 2002-12-19 Confluent Photonics, Corporation Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US6510275B1 (en) * 2001-11-08 2003-01-21 Xerox Corporation Micro-optoelectromechanical system based device with aligned structures and method for fabricating same
US20030215187A1 (en) * 2002-02-20 2003-11-20 Bookham Technology Plc Waveguide to V-groove arrangement
CN1477410A (zh) * 2002-07-02 2004-02-25 ŷķ����ʽ���� 光波导装置、光波导装置的制造方法以及光通信装置
CN1495457A (zh) * 2002-08-29 2004-05-12 国际商业机器公司 用于使光纤与光波导自对准的装置和方法
CN1808195A (zh) * 2002-07-02 2006-07-26 欧姆龙株式会社 光波导装置、光波导装置的制造方法以及光通信装置
CN102565931A (zh) * 2012-01-17 2012-07-11 上海圭光科技有限公司 一种新型v型槽基板
CN103609048A (zh) * 2013-06-24 2014-02-26 华为技术有限公司 一种光模块及光网络系统
CN104749718A (zh) * 2013-12-31 2015-07-01 意法半导体股份有限公司 具有波导的集成光电子器件和系统以及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466696A (en) * 1982-03-29 1984-08-21 Honeywell Inc. Self-aligned coupling of optical fiber to semiconductor laser or LED
JP2565094B2 (ja) * 1993-07-19 1996-12-18 日本電気株式会社 光結合構造
DE4325955C2 (de) * 1993-07-27 1997-09-11 Siemens Ag Verfahren zum Herstellen eines Halbleitersubstrats mit integriertem Wellenleiter und daran angekoppelter optischer Faser
JP3302458B2 (ja) * 1993-08-31 2002-07-15 富士通株式会社 集積化光装置及び製造方法
US5420953A (en) * 1994-02-17 1995-05-30 The Whitaker Corporation Optoelectronic integration of holograms using (110) oriented silicon on (100) oriented silicon waferboard
US5600745A (en) * 1996-02-08 1997-02-04 Industrial Technology Research Institute Method of automatically coupling between a fiber and an optical waveguide
JPH09218325A (ja) * 1996-02-13 1997-08-19 Mitsubishi Electric Corp 半導体レーザモジュール
JP3712934B2 (ja) * 2000-11-01 2005-11-02 株式会社日立製作所 光導波路部材、その製造方法及び光モジュール
US20030021014A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Linear optical amplifier and method for fabricating same
WO2003038497A1 (en) * 2001-10-30 2003-05-08 Xponent Photonics, Inc. Optical junction apparatus and methods employing optical power transverse-transfer
US6888989B1 (en) * 2001-12-11 2005-05-03 Phosistor Technologies, Inc. Photonic chip mounting in a recess for waveguide alignment and connection
US7512297B2 (en) * 2003-05-02 2009-03-31 John Farah Polymide substrate bonded to other substrate
KR20080017290A (ko) * 2005-05-24 2008-02-26 마쯔시다덴기산교 가부시키가이샤 드라이에칭방법, 미세구조 형성방법, 몰드 및 그 제조방법
KR101038264B1 (ko) * 2009-06-12 2011-06-01 (주)엠이엘 외부공진형 파장가변 레이저 모듈
US20130114924A1 (en) * 2010-04-29 2013-05-09 Agency For Science, Technology And Research Optical Arrangement and a Method of Forming the Same
EP2685297B1 (en) 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
US9274275B2 (en) * 2013-07-03 2016-03-01 Cisco Technology, Inc. Photonic integration platform

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW274122B (zh) * 1992-04-10 1996-04-11 Bosch Gmbh Robert
US20020006151A1 (en) * 1998-09-03 2002-01-17 Kenji Yamauchi Semiconductor laser diode chip and its positoning and mouting method
US6316281B1 (en) * 1998-09-12 2001-11-13 Electronics And Telecommunications Research Institute Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide
US20020191916A1 (en) * 2001-06-15 2002-12-19 Confluent Photonics, Corporation Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US6510275B1 (en) * 2001-11-08 2003-01-21 Xerox Corporation Micro-optoelectromechanical system based device with aligned structures and method for fabricating same
US20030215187A1 (en) * 2002-02-20 2003-11-20 Bookham Technology Plc Waveguide to V-groove arrangement
KR20020059289A (ko) * 2002-06-11 2002-07-12 서동수 실리콘의 결정방향의존식각특성을 이용한 광섬유 블록 일체형 단면 무연마 에스오아이 광소자의 제작 기술
CN1477410A (zh) * 2002-07-02 2004-02-25 ŷķ����ʽ���� 光波导装置、光波导装置的制造方法以及光通信装置
CN1808195A (zh) * 2002-07-02 2006-07-26 欧姆龙株式会社 光波导装置、光波导装置的制造方法以及光通信装置
CN1495457A (zh) * 2002-08-29 2004-05-12 国际商业机器公司 用于使光纤与光波导自对准的装置和方法
CN102565931A (zh) * 2012-01-17 2012-07-11 上海圭光科技有限公司 一种新型v型槽基板
CN103609048A (zh) * 2013-06-24 2014-02-26 华为技术有限公司 一种光模块及光网络系统
CN104749718A (zh) * 2013-12-31 2015-07-01 意法半导体股份有限公司 具有波导的集成光电子器件和系统以及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.V.GALAN等: ""CMOS compatible silicon etched V-grooves intergrated with a SOI fiber coupling technique for enhancing fiber-to-chip alignment"", 《IEEE INTERNATIONAL CONFERENCE ON GROUP IV PHOTONICS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500160B2 (en) 2020-05-29 2022-11-15 Corning Research & Development Corporation Multicore optical fiber fan-out assemblies and apparatuses
CN114488396A (zh) * 2020-10-28 2022-05-13 格芯(美国)集成电路科技有限公司 不影响互连层的用于光子集成电路的扩大的波导
CN114488396B (zh) * 2020-10-28 2024-03-15 格芯(美国)集成电路科技有限公司 不影响互连层的用于光子集成电路的扩大的波导

Also Published As

Publication number Publication date
US9933570B2 (en) 2018-04-03
CN108718534B (zh) 2020-09-08
US20170254954A1 (en) 2017-09-07
WO2017148248A1 (en) 2017-09-08

Similar Documents

Publication Publication Date Title
CN108718534A (zh) 在绝缘体硅片上集成v形槽以用于直接光纤耦合
US11774680B2 (en) Photonics grating coupler and method of manufacture
US11415749B2 (en) Optical apparatus and methods of manufacture thereof
CN1922519B (zh) 用于改善光纤和集成平面波导管之间的光耦合效率的系统和锥形波导管及其制造方法
US7016587B2 (en) Low loss silicon waveguide and method of fabrication thereof
US10007061B2 (en) Three-dimensional (3D) photonic chip-to-fiber interposer
US8442368B1 (en) Cantilever couplers for intra-chip coupling to photonic integrated circuits
JP6314354B2 (ja) エッジ結合デバイス及びその製造方法
JP2013514555A (ja) 導波路格子結合器を有する光集積回路
CN105607185B (zh) 提高亚微米硅波导与普通单模光纤耦合效率的结构
US20180172909A1 (en) Construction of integrated mode transformers
CN113534337B (zh) 一种硅光子芯片光耦合结构加工方法及结构
CN105353461A (zh) 大容差耦合波导
KR20050012819A (ko) 광 도파관
CN113917613A (zh) 一种硅波导端面耦合结构及其制备方法
Snyder et al. Broadband, polarization-insensitive lensed edge couplers for silicon photonics
JPH1073734A (ja) サポート内に組み込まれた光ガイドを基準とする、サポート上の光電子構成要素の垂直方向位置決め
CN107247314A (zh) 与光波导集成的二氧化硅微透镜的制作方法
TWI252339B (en) Self-aligned optical waveguide to optical fiber connection system
US10120133B2 (en) Edge construction on optical devices
Rosa et al. Self-alignment of optical fibers with optical quality end-polished silicon rib waveguides using wet chemical micromachining techniques
Bernabé et al. In-plane pigtailing of silicon photonics device using “semi-passive” strategies
CN114924348B (zh) 一种基于二氧化硅光波导的三维边缘耦合器
KR100650820B1 (ko) 평면 광도파로 소자의 제조방법
WO2015116748A1 (en) Optical assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant