CN108718154A - 开关电源恒压输出的调节电路 - Google Patents

开关电源恒压输出的调节电路 Download PDF

Info

Publication number
CN108718154A
CN108718154A CN201810540149.7A CN201810540149A CN108718154A CN 108718154 A CN108718154 A CN 108718154A CN 201810540149 A CN201810540149 A CN 201810540149A CN 108718154 A CN108718154 A CN 108718154A
Authority
CN
China
Prior art keywords
output
input
mos transistor
voltage
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810540149.7A
Other languages
English (en)
Other versions
CN108718154B (zh
Inventor
刘文亮
李海松
赵倡申
易扬波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Poweron IC Design Co Ltd
Original Assignee
Suzhou Poweron IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Poweron IC Design Co Ltd filed Critical Suzhou Poweron IC Design Co Ltd
Priority to CN201810540149.7A priority Critical patent/CN108718154B/zh
Publication of CN108718154A publication Critical patent/CN108718154A/zh
Application granted granted Critical
Publication of CN108718154B publication Critical patent/CN108718154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及开关电源恒压输出的调节电路，包含第一比较器、第一RS锁存器、采样保持单元、第一电阻、第二电阻、第三电阻、第四电阻、第一运放、低通滤波单元、第二比较器、第二RS锁存器、驱动模块、功率晶体管以及恒压输出调整电路，恒压输出调整电路包含补偿电流模块、频率调节模块和采样补偿模块。在交流输入电压较低且输出功率较大和/或开关电源工作于连续电流模式时，调节开关频率和/或输出电压反馈管脚上电压的采样时刻和/或输出电压反馈管脚上的电压随输入电容上电压变化而变化，抑制输出电压随该输入电容上电压变化而变化差生的纹波，调节开关频率的变化，扩展开关频率频谱。

Description

开关电源恒压输出的调节电路
技术领域
本发明涉及一种开关电源恒压输出的调节电路，适用于电源管理集成电路，属于功率半导体技术领域。
背景技术
应用于AC-DC转换的反激式开关电源，一般在交流输入之后利用一个整流桥将交流输入转换成一个相对直流的电压并存贮于一个输入电容中，该输入电容的容值决定了所存贮电压(尤其是在输入交流电压有效值较低时)的波动幅度，例如：容值越大，波动幅度越小。另一方面，出于电源设计成本的考虑，该电容的容值与电源所应用的输出功率有关，例如：输出功率较大时选择较大的输入电容容值。
传统的开关电源恒压输出的调节电路及方式，在交流输入电压较低和/或工作于连续电流模式(CCM)时，输出电压中心值具有频率与交流频率相同的波动，进而呈现出输出电压纹波大的特征，不能满足大多数电源应用的设计要求，为抑制该输出电压纹波，需要很大的输入电容CBULK，如此则会极大地增加了开关电源的体积和成本。
此外，为了稳定性考虑，工作于连续电流模式(CCM)时，一般会以固定频率开关功率开关，而为了转换效率考虑，工作于断续电流模式(DCM)时，一般在功率开关MOS的漏源极间电压VDS的谷底开通(谷底导通模式或QR模式)，两种工作模式下能量频谱窄，开关电源的EMI特性差，或者需要集成电路外围元件来改善EMI特性，从而也增加了开关电源的体积和成本。
发明内容
本发明的目的是克服现有技术存在的不足，提供一种开关电源恒压输出的调节电路。
本发明的目的通过以下技术方案来实现：
开关电源恒压输出的调节电路，其包含第一比较器、第一RS锁存器、采样保持单元、第一电阻、第二电阻、第三电阻、第四电阻、第一运放、低通滤波单元、第二比较器、第二RS锁存器、驱动模块、功率晶体管以及恒压输出调整电路，第一比较器正相端与FB管脚、采样保持单元的第一输入端、恒压输出调整电路的第一输出端相连；第一比较器负相端与基准电压VTH相连；第一比较器的输出端与第一RS锁存器的RB输入端相连；第一RS锁存器的SB输入端与第二RS锁存器的Q输出端、恒压输出调整电路的第二输入端、驱动模块的输入端相连；第一RS锁存器的Q输出端与恒压输出调整电路的第一输入端相连；采样保持单元的第二输入端与恒压输出调整电路的第二输出端相连；采样保持单元的输出端与第一电阻的第一端相连；第一电阻的第二端与第一运放的负相输入端、第二电阻的第一端相连；第一运放的正相输入端与基准电压VREF相连；第一运放的输出端与第二电阻的第二端、低通滤波单元的输入端相连；低通滤波单元的输出端与第三电阻的第一端、恒压输出调整电路的第三输入端相连；第三电阻的第二端与第四电阻的第一端、第二比较器的负相输入端相连；第四电阻的第二端连接至电源地；第二比较器的正相输入端与调节电路的CS管脚、功率晶体管的源极相连；第二比较器的输出端与第二RS锁存器的R输入端相连；第二RS锁存器的S输入端与恒压输出调整电路的第三输出端相连；驱动模块的输出端与功率晶体管的栅极相连；功率晶体管的漏极与调节电路的SW管脚相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，还包含输入电压检测模块，输入电压检测模块的第一输入端与采样保持单元的第二输入端相连，输入电压检测模块的第二输入端与功率晶体管的漏极、调节电路的SW管脚相连，输入电压检测模块的输出端与恒压输出调整电路的第四输入端相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述恒压输出调整电路包含补偿电流模块、频率调节模块和采样补偿模块，采样补偿模块的第一输入端为恒压输出调整电路的第一输入端，与第一RS锁存器的Q输出端相连；采样补偿模块的第二输入端与补偿电流模块的第一输出端相连；采样补偿模块的输出端为恒压输出调整电路的第二输出端，与采样保持单元的第二输入端相连；频率调节模块的第一输入端为恒压输出调整电路的第二输入端，与第二RS锁存器的Q输出端相连；频率调节模块的第二输入端与补偿电流模块的第二输出端相连；频率调节模块的第三输入端为恒压输出调整电路的第三输入端，与低通滤波单元的输出端相连；频率调节模块的输出端为恒压输出调整电路的第三输出端，与第二RS锁存器的S输入端相连；补偿电流模块的输入端为恒压输出调整电路的第三输入端，与低通滤波单元的输出端相连；补偿电流模块的第三输出端为恒压输出调整电路的第一输出端，与FB管脚相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，第一运放和第一电阻、第二电阻构成误差放大器，放大逐个开关周期采样到的FB管脚电压VFB_SH与基准电压VREF之间的误差并通过低通滤波后输出控制信号EA_OUT，EA_OUT跟随输入电容CBULK上电压VBULK变化而变化；补偿电流模块接收控制信号EA_OUT，并根据EA_OUT的电压值来判定电压VBULK的变化，并以此产生控制电流ICTRL1、ICTRL2和ICOMP，分别对开关频率、逐周期采样FB管脚电压的时刻以及FB管脚电压VFB进行适应性地调节，从而使得不同VBULK下的逐个开关周期的VFB_SH不变或变化极小，逐个开关周期采样VFB时的输出二极管D1的压降VD不变或变化极小，逐个开关周期输出电压VO的中心值不随VBULK波动而波动或波动极小，消除或极大地减小输出电压VO的交流频率纹波，其中，
电压VFB上的
通过选择不同的FB管脚外接电阻RFB1、RFB2的阻值，获得不同的输出电压纹波抑制效果，满足不同的开关电源设计要求。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述补偿电流模块包括跨导运放、第一恒流源、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管，跨导运放的正相输入端为补偿电流模块的输入端，跨导运放的负相输入端与基准电压VREF1相连，跨导运放的输出端与第二MOS晶体管的漏极、第二MOS晶体管的栅极、第三MOS晶体管的栅极、第四MOS晶体管的栅极、第五MOS晶体管的栅极以及第一恒流源的输入端相连；第二MOS晶体管的源极、第三MOS晶体管的源极、第四MOS晶体管的源极、第五MOS晶体管的源极及第一恒流源的输出端连接至电源地；第三MOS晶体管的漏极、第四MOS晶体管的漏极、第五MOS晶体管的漏极分别为补偿电流模块的第一输出端、第二输出端、第三输出端。
进一步地，上述的开关电源恒压输出的调节电路，其中，跨导运放的正相输入端为所述恒压输出调整电路的第三输入端或第四输入端，接收外部控制信号，信号的电压值标识为IN，指示输入电容CBULK上电压VBULK的变化；跨导运放的跨导标识为GM，则跨导运放输出到第二MOS晶体管的电流表示为：IM＝GM(IN-VREF1)；第二MOS晶体管与第三MOS晶体管、第四MOS晶体管、第五MOS晶体管构成电流镜，产生并输出电流值与电压VBULK值相关的电流沉ICTRL1、ICTRL2、ICOMP；当跨导运放的输出电流小于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为0，不对输出电压及开关频率进行调节，以确保开关电源的稳定性；当跨导运放的输出电流大于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为跨导运放输出电流与IB1的差值，开始对输出电压及开关频率进行调节，消除或弱化输出电压纹波，提升全输入电压下开关电源的EMI特性。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述采样补偿模块包括第六MOS晶体管、第七MOS晶体管、第二恒流源、第三恒流源、第一开关、第二开关、第一电容、第三RS锁存器、第一单稳态电路，第六MOS晶体管的栅极与其漏极、第七MOS晶体管的栅极相连，并作为采样补偿模块的第一输入端；第七MOS晶体管的漏极与第二恒流源、第一开关的第一端相连；第一开关的控制端与第一单稳态电路的输入端相连，并作为采样补偿模块的第一输入端；第一开关的第二端与第二开关的第一端、第一电容、第三RS锁存器的S输入端相连；第二开关的第二端与第三恒流源相连；第二开关的控制端与第三RS锁存器的Q输出端相连，并作为采样补偿模块的输出端；第三RS锁存器的R输入端与第一单稳态电路的输出端相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，第六MOS晶体管、第七MOS晶体管构成电流镜像，接收电流沉ICTRL1并镜像输出，与第二恒流源构成电流的代数和；第三恒流源的电流值与第二恒流源的电流值的比例固定；当电流ICTRL1为0时，第一RS锁存器的Q输出端信号的脉宽与第二开关控制端信号的脉宽的比例固定，即第一RS锁存器的Q输出端信号TD，脉宽为变压器T1的消磁时间，逐个开关周期的VFB采样位置相对于TD固定；当电流ICTRL1不为0时，第一RS锁存器的QB输出端信号的脉宽与第二开关控制端信号的脉宽的比例不固定，逐个开关周期的VFB采样位置受电流ICTRL1调节，即随电压VBULK变化而变化。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述频率调节模块包括第八MOS晶体管、第九MOS晶体管、第四恒流源、第二电容、第三开关、第三比较器、第四RS锁存器、第四比较器、第五RS锁存器、第二单稳态电路、反相器、第五比较器、滤波器、分频器、加/减计数器、逻辑或门、恒流源组、开关组；第八MOS晶体管的栅极与其漏极、第九MOS晶体管的栅极相连，并作为频率调节模块的第二输入端；第九MOS晶体管的漏极与第四恒流源、第三开关的第一端、第二电容的第一端、第三比较器的正相输入端相连；第三比较器的第二端与第二电容的第二端相连并连接至电源地；第三开关的控制端与第四RS锁存器的Q输出端、逻辑或门的第一输入端相连；第三比较器的负相输入端与基准电压VTH3相连；第三比较器的输出端与第四RS锁存器的S输入端相连；第四RS锁存器的R输入端与分频器的输入端相连，并作为频率调节模块的第一输入端；第四比较器的正相输入端与基准电压VTH1相连；第四比较器的负相输入端与调节电路的FB管脚相连；第四比较器的输出端与第五RS锁存器的S输入端相连；第五RS锁存器的Q输出端与第二单稳态电路的第一输入端相连；第二单稳态电路的第二输入端与开关组的第一端相连；第二单稳态电路的输出端与反相器的输入端相连；反相器的输出端与逻辑或门的第二输入端相连；逻辑或门的输出端为频率调节模块的输出端；第五比较器的负相输入端与基准电压VTH2相连；第五比较器的正相输入端为频率调节模块的第三输入端；第五比较器的输出端与加/减计数器的使能脚EN相连；分频器的输出端与加/减计数器的输入端相连；加/减计数器的输出端的输出信号为K位的数字信号，其中K为大于2的整数，每位输出信号分别对应地与开关组的各个控制端相连；开关组的各个第二端分别对应地与恒流源组相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述频率调节模块还包括加法计数器和数字比较器，加法计数器的时钟输入端与第五RS锁存器的Q输出端相连，加法计数器的输出端与数字比较器的输入端相连，数字比较器的输出端与加/减计数器的使能端EN相连。
进一步地，上述的开关电源恒压输出的调节电路，其中，第八MOS晶体管、第九MOS晶体管构成电流镜像，接收电流沉ICTRL2并镜像输出，与第四恒流源构成电流的代数和，当ICTRL2为0时，第二电容上电压逐次充电至基准电压VTH3的时长固定，频率固定；当ICTRL2不为0且变化时，第二电容上电压逐次充电至基准电压VTH3的时长变化，以此调节第四RS锁存器的Q输出端信号的频率随电压VBULK变化，调节功率晶体管的开关频率随电压VBULK变化；
VTH1为接近于0V的固定电压，第四比较器将FB管脚上的电压VFB与之比较并第五RS锁存器共同产生过零检测信号ZCS，当电压VFB小于VTH1时，ZCS信号由低电平翻转为高电平，形成一个上升沿；第二单稳态电路的第一输入端检测ZCS信号的上升沿，并由此产生一个具有一定脉宽的正向脉冲信号，脉冲信号的脉宽与流入其第二输入端的电流Ijt相关；
逻辑或门的上升沿时刻即为功率晶体管M1的导通时刻，逻辑或门的输出上升沿跟随反相器输出上升沿还是第四RS锁存器输出上升沿，由二者先后顺序决定，由开关电源自适应调节。
进一步地，上述的开关电源恒压输出的调节电路，其中，所述输入电压检测模块包括电阻、高压MOS晶体管、第十一MOS晶体管、第十二MOS晶体管、电阻RLV、第五恒流源、第四开关、第三电容，第四开关的控制端为输入电压检测模块的第一输入端；电阻的第一端与高压MOS晶体管的漏极相连，并作为输入电压检测模块的第二输入端；第四开关的第一端与第三电容的第一端相连，并作为输入电压检测模块的输出端；第四开关的第二端与电阻的第一端、第五恒流源、第十二MOS晶体管的漏极相连；第十二MOS晶体管的栅极与第十一MOS晶体管的栅极、第十一MOS晶体管的漏极、高压MOS晶体管的栅极、电阻的第二端相连；第十一MOS晶体管的源极、第十二MOS晶体管的源极、电阻的第二端以及第三电容的第二端连接至电源地。
进一步地，上述的开关电源恒压输出的调节电路，其中，流经第十二MOS晶体管的电流表示
其中，KM为第十二MOS晶体管与第十一MOS晶体管宽长比的比值，RHV为电阻RHV的阻值；电阻RLV上的电压VLV表示为：VLV＝(I4-IM12)*RLV，
其中，IB5为第五恒流源的电流值，RLV为电阻的阻值；第四开关闭合时，电阻上的电压VLV存贮于第三电容上并由输出端输出。
本发明与现有技术相比具有显著的优点和有益效果，具体体现在以下方面：
①本发明开关电源恒压输出的调节电路，在交流输入电压较低和/或开关电源工作于连续电流模式时，调节开关频率和/或FB管脚采样时刻和/或FB管脚电压随输入电容CBULK上电压VBULK变化而变化，抑制输出电压随VBULK波动；
②在交流输入电压较低和/或开关电源工作于连续电流模式时，调节开关频率随输入电容上电压变化而变化；在交流输入电压较高和/或开关电源工作于谷底导通模式时，以谐振谷底为中心调节功率晶体管的导通时刻，以调节开关频率；全输入电压条件下开关电源EMI特性良好；
③在交流输入电压较高和/或开关电源工作于谷底导通模式时，导通时刻保持在谐振下半周期(该半周期内功率晶体管漏源极间电压低于输入电压)波动，保证功率晶体管的温度应力小，开关电源的转换效率高；
④该调节控制电路完全集成于一颗集成电路芯片中，抑制输出电压纹波、改善开关电源EMI特性的同时，不增加任何电源系统的体积与成本；调节电路抑制输出电压纹波的效果由调节电路的FB管脚外接电阻的阻值调节，设计灵活，满足不同输出功率的开关电源的设计要求；
⑤应用于开关电源，具有输出电压交流频率(即输入交流电压的频率)纹波小、全输入电压条件下EMI特性好且电源系统成本低等特征及优点。
附图说明
图1：本发明开关电源恒压输出的调节电路应用于电源系统的示意图；
图2：补偿电流模块的电路示意图；
图3：采样补偿模块的电路示意图；
图4：频率调节模块的电路示意图；
图5：输入电压检测模块的电路示意图；
图6：频率调节方式的原理说明示意图；
图7：采样位置补偿方式的原理说明示意图；
图8：开关电源恒压输出的调节电路的工作波形示意图；
图9：开关电源恒压输出的调节电路的另一工作波形示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现详细说明具体实施方案。
开关电源恒压输出的调节电路应用于电源系统，如图1所示，包含整流桥、电容CBULK、变压器T1、二极管D1、电容CO、电阻RFB1、电阻RFB2、电阻RCS和调节电路，整流桥的输入端与交流输入端AC相连；整流桥的输出端与变压器T1的原边Np的第一端、电容CBULK相连；变压器T1的原边的第二端与调节电路11的SW管脚相连；变压器T1的辅边Na与电阻RFB1第一端相连；电阻RFB1第二端与电阻RFB2第一端以及调节电路11的FB管脚相连；电阻RFB2第二端与电源地相连；变压器T1的次边Ns与二极管D1阳极相连；二极管D1阴极与电容CO相连；电阻RCS的第一端与调节电路的CS管脚相连；电阻RCS的第二端与电源地相连。
调节电路11包含第一比较器101、第一RS锁存器G1、采样保持单元104、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一运放103、低通滤波单元105、第二比较器102、第二RS锁存器G2、驱动模块109、功率晶体管M1以及恒压输出调整电路12，第一比较器101正相端与FB管脚、采样保持单元104的第一输入端、恒压输出调整电路12的第一输出端相连；第一比较器101负相端与基准电压VTH相连；第一比较器101的输出端与第一RS锁存器G1的RB输入端相连；第一RS锁存器G1的SB输入端与第二RS锁存器G2的Q输出端、恒压输出调整电路12的第二输入端、驱动模块109的输入端相连；第一RS锁存器G1的Q输出端与恒压输出调整电路12的第一输入端相连；采样保持单元104的第二输入端与恒压输出调整电路12的第二输出端相连；采样保持单元104的输出端与第一电阻R1的第一端相连；第一电阻R1的第二端与第一运放103的负相输入端、第二电阻R2的第一端相连；第一运放103的正相输入端与基准电压VREF相连；第一运放103的输出端与第二电阻R2的第二端、低通滤波单元105的输入端相连；低通滤波单元105的输出端与第三电阻R3的第一端、恒压输出调整电路12的第三输入端相连；第三电阻R3的第二端与第四电阻R4的第一端、第二比较器102的负相输入端相连；第四电阻R4的第二端连接至电源地；第二比较器102的正相输入端与调节电路的CS管脚、功率晶体管M1的源极相连；第二比较器102的输出端与第二RS锁存器G2的R输入端相连；第二RS锁存器G2的S输入端与恒压输出调整电路12的第三输出端相连；驱动模块109的输出端与功率晶体管M1的栅极相连；功率晶体管M1的漏极与调节电路的SW管脚相连。
其中，恒压输出调整电路12包含补偿电流模块107、频率调节模块108和采样补偿模块106，采样补偿模块106的第一输入端为恒压输出调整电路的第一输入端，与第一RS锁存器G1的Q输出端相连；采样补偿模块106的第二输入端与补偿电流模块107的第一输出端相连；采样补偿模块106的输出端为恒压输出调整电路12的第二输出端，与采样保持单元104的第二输入端相连；频率调节模块108的第一输入端为恒压输出调整电路的第二输入端，与第二RS锁存器G2的Q输出端相连；频率调节模块108的第二输入端与补偿电流模块107的第二输出端相连；频率调节模块108的第三输入端为恒压输出调整电路的第三输入端，与低通滤波单元105的输出端相连；频率调节模块108的输出端为恒压输出调整电路的第三输出端，与第二RS锁存器G2的S输入端相连；补偿电流模块107的输入端为恒压输出调整电路的第三输入端，与低通滤波单元105的输出端相连；补偿电流模块107的第三输出端为恒压输出调整电路12的第一输出端，与FB管脚相连。
第一运放103和第一电阻R1、第二电阻R2构成误差放大器，放大逐个开关周期采样到的FB管脚电压VFB_SH与基准电压VREF之间的误差并通过低通滤波后输出控制信号EA_OUT，EA_OUT跟随输入电容CBULK上电压VBULK变化而变化；补偿电流模块107接收控制信号EA_OUT，并根据EA_OUT的电压值来判定电压VBULK的变化，并以此产生控制电流ICTRL1、ICTRL2和ICOMP，分别对开关频率、逐周期采样FB管脚电压的时刻以及FB管脚电压VFB进行适应性地调节，从而使得不同VBULK下的逐个开关周期的VFB_SH不变或变化极小，逐个开关周期采样VFB时的输出二极管D1的压降VD不变或变化极小，逐个开关周期输出电压VO的中心值不随VBULK波动而波动或波动极小，消除或极大地减小输出电压VO的交流频率纹波，其中，电压VFB上的
通过选择不同的FB管脚外接电阻RFB1、RFB2的阻值，获得不同的输出电压纹波抑制效果，满足不同的开关电源设计要求；在交流输入电压较低和/或开关电源工作于连续电流模式时，调节开关频率随EA_OUT变化而变化，扩展CCM模式下的开关频率频谱，均化单个频率倍频处的EMI尖峰；在交流输入电压较高和/或开关电源工作于谷底导通模式时，以谐振谷底为中心调节功率晶体管的导通时刻，以扩展开关频率频率，均化单个频率倍频处的EMI尖峰。
如图2所示，补偿电流模块107包括跨导运放111、第一恒流源IB1、第二MOS晶体管M2、第三MOS晶体管M3、第四MOS晶体管M4、第五MOS晶体管M5，跨导运放111的正相输入端为补偿电流模块的输入端，跨导运放111的负相输入端与基准电压VREF1相连，跨导运放111的输出端与第二MOS晶体管M2的漏极、第二MOS晶体管M2的栅极、第三MOS晶体管M3的栅极、第四MOS晶体管M4的栅极、第五MOS晶体管M5的栅极以及第一恒流源IB1的输入端相连；第二MOS晶体管M2的源极、第三MOS晶体管M3的源极、第四MOS晶体管M4的源极、第五MOS晶体管M5的源极及第一恒流源IB1的输出端连接至电源地；第三MOS晶体管M3的漏极、第四MOS晶体管M4的漏极、第五MOS晶体管M5的漏极分别为补偿电流模块的第一输出端、第二输出端、第三输出端。
跨导运放111的正相输入端接收外部控制信号，信号的电压值标识为IN，指示输入电容CBULK上电压VBULK的变化；跨导运放的跨导标识为GM，则跨导运放输出到第二MOS晶体管M2的电流表示为：IM＝GM(IN-VREF1)；第二MOS晶体管M2与第三MOS晶体管M3、第四MOS晶体管M4、第五MOS晶体管M5构成电流镜，产生并输出电流值与电压VBULK值相关的电流沉ICTRL1、ICTRL2、ICOMP；当跨导运放111的输出电流小于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为0，不对输出电压及开关频率进行调节，以确保开关电源的稳定性；当跨导运放111的输出电流大于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为跨导运放输出电流与IB1的差值，开始对输出电压及开关频率进行调节，消除或弱化输出电压纹波，提升全输入电压下开关电源的EMI特性。
如图3所示，采样补偿模块106包括第六MOS晶体管M6、第七MOS晶体管M7、第二恒流源IB2、第三恒流源IB3、第一开关SW1、第二开关SW2、第一电容C1、第三RS锁存器G3、第一单稳态电路112，第六MOS晶体管M6的栅极与其漏极、第七MOS晶体管M7的栅极相连，并作为采样补偿模块的第一输入端；第七MOS晶体管M7的漏极与第二恒流源IB2、第一开关SW1的第一端相连；第一开关SW1的控制端与第一单稳态电路112的输入端相连，并作为采样补偿模块的第一输入端；第一开关SW1的第二端与第二开关SW2的第一端、第一电容C1、第三RS锁存器G3的S输入端相连；第二开关SW2的第二端与第三恒流源IB3相连；第二开关SW2的控制端与第三RS锁存器G3的Q输出端相连，并作为采样补偿模块的输出端；第三RS锁存器G3的R输入端与第一单稳态电路112的输出端相连。
第六MOS晶体管M6、第七MOS晶体管M7构成电流镜像，接收电流沉ICTRL1并镜像输出，与第二恒流源IB2构成电流的代数和；第三恒流源IB3的电流值与第二恒流源IB2的电流值的比例固定；当电流ICTRL1为0时，第一RS锁存器G1的Q输出端信号的脉宽与第二开关SW2控制端信号的脉宽的比例固定，即第一RS锁存器G1的Q输出端信号TD，脉宽为变压器T1的消磁时间，逐个开关周期的VFB采样位置相对于TD固定；当电流ICTRL1不为0时，第一RS锁存器G1的QB输出端信号的脉宽与第二开关SW2控制端信号的脉宽的比例不固定，逐个开关周期的VFB采样位置受电流ICTRL1调节，即随电压VBULK变化而变化。
如图4所示，频率调节模块108包括第八MOS晶体管M8、第九MOS晶体管M9、第四恒流源IB4、第二电容C2、第三开关SW3、第三比较器113、第四RS锁存器G4、第四比较器114、第五RS锁存器G5、第二单稳态电路116、反相器G6、第五比较器115、滤波器119、分频器118、加/减计数器117、逻辑或门G7、恒流源组I1～IK、开关组S1～SK，其中K为大于2的正整数；第八MOS晶体管M8的栅极与其漏极、第九MOS晶体管M9的栅极相连，并作为频率调节模块的第二输入端；第九MOS晶体管M9的漏极与第四恒流源IB4、第三开关SW3的第一端、第二电容C2的第一端、第三比较器113的正相输入端相连；第三比较器113的第二端与第二电容C2的第二端相连并连接至电源地；第三开关SW3的控制端与第四RS锁存器G4的Q输出端、逻辑或门G7的第一输入端相连；第三比较器113的负相输入端与基准电压VTH3相连；第三比较器113的输出端与第四RS锁存器G4的S输入端相连；第四RS锁存器G4的R输入端与分频器118的输入端相连，并作为频率调节模块的第一输入端；第四比较器114的正相输入端与基准电压VTH1相连；第四比较器114的负相输入端与调节电路的FB管脚相连；第四比较器114的输出端与第五RS锁存器G5的S输入端相连；第五RS锁存器G5的Q输出端与第二单稳态电路116的第一输入端相连；第二单稳态电路116的第二输入端与开关组S1～SK的第一端相连；第二单稳态电路116的输出端与反相器G6的输入端相连；反相器G6的输出端与逻辑或门G7的第二输入端相连；逻辑或门G7的输出端为频率调节模块的输出端；第五比较器115的负相输入端与基准电压VTH2相连；第五比较器115的正相输入端为频率调节模块的第三输入端；第五比较器115的输出端与加/减计数器117的使能脚EN相连；分频器(118)的输出端与加/减计数器117的输入端相连；加/减计数器117的输出端的输出信号为K位的数字信号，每位输出信号分别对应地与开关组S1～SK的各个控制端相连；开关组S1～SK的各个第二端分别对应地与恒流源组I1～IK相连。
频率调节模块108还包括加法计数器120和数字比较器121，加法计数器120的时钟输入端与第五RS锁存器G5的Q输出端相连，加法计数器120的输出端与数字比较器121的输入端相连，数字比较器120的输出端与加/减计数器117的使能端EN相连。
第八MOS晶体管M8、第九MOS晶体管M9构成电流镜像，接收电流沉ICTRL2并镜像输出，与第四恒流源IB4构成电流的代数和，当ICTRL2为0时，第二电容C2上电压逐次充电至基准电压VTH3的时长固定，频率固定；当ICTRL2不为0且变化时，第二电容C2上电压逐次充电至基准电压VTH3的时长变化，以此调节第四RS锁存器G4的Q输出端信号的频率随电压VBULK变化，调节功率晶体管M1的开关频率随电压VBULK变化；
VTH1为接近于0V的固定电压，第四比较器114将FB管脚上的电压VFB与之比较并第五RS锁存器G5共同产生过零检测信号ZCS，当电压VFB小于VTH1时，ZCS信号由低电平翻转为高电平，形成一个上升沿；第二单稳态电路116的第一输入端检测ZCS信号的上升沿，并由此产生一个具有一定脉宽的正向脉冲信号，脉冲信号的脉宽与流入其第二输入端的电流Ijt相关，例如：脉宽与电流Ijt呈反比例关系；第二单稳态电路输出信号的下降沿为反相器G6输出端信号的上升沿，逻辑或门G7输出信号的上升沿时刻，决定开关电源原边功率晶体管的开关频率；电流Ijt来源于恒流源组I1～IK，受开关组S1～SK的开关状态决定，而开关组S1～SK开关状态受控于加/减计数器117的K位输出信号，加/减计数器117周期性对分频器118的输出信号的周期个数进行计数，例如：半周期内对分频器118的输出信号的周期个数进行累加，另半周期内对分频器118的输出信号的周期个数进行递减；K位输出信号最多可以对应2K个单稳态电路输出信号脉宽，对应于2K个开关电源原边功率晶体管的开关频率；分频器118的分频倍率决定2K个单稳态电路输出信号脉宽每次可持续的开关电源开关周期数；其中K为大于2的整数。
逻辑或门G7的上升沿时刻即为功率晶体管M1的导通时刻，逻辑或门G7的输出上升沿跟随反相器G6输出上升沿还是第四RS锁存器G4输出上升沿，由二者先后顺序决定，进一步地，由开关电源自适应调节；当开关电源工作于较高输入电压和/或谷底导通QR模式时，逻辑或门G7的输出上升沿跟随反相器G6输出上升沿；当开关电源工作于较低输入电压和/或连续电流模式CCM时，逻辑或门G7的输出上升沿跟随第四RS锁存器G4的输出上升沿；不论是工作于何种状态，开关频率都受调节，扩展频谱，保证全输入电压范围内开关电源的EMI特性均良好，且不消耗开关电源的体积与成本。
另外，调节电路11还包含输入电压检测模块110，输入电压检测模块110的第一输入端与采样保持单元104的第二输入端相连，输入电压检测模块110的第二输入端与功率晶体管M1的漏极、调节电路的SW管脚相连，输入电压检测模块110的输出端与恒压输出调整电路12的输入端相连。
如图5所示，输入电压检测模块110包括电阻RHV、高压MOS晶体管M10、第十一MOS晶体管M11、第十二MOS晶体管M12、电阻RLV、第五恒流源IB5、第四开关SW4、第三电容C3，第四开关SW4的控制端为输入电压检测模块的第一输入端；电阻RHV的第一端与高压MOS晶体管M10的漏极相连，并作为输入电压检测模块的第二输入端；第四开关SW4的第一端与第三电容C3的第一端相连，并作为输入电压检测模块110的输出端；第四开关SW4的第二端与电阻RLV的第一端、第五恒流源IB5、第十二MOS晶体管M12的漏极相连；第十二MOS晶体管M12的栅极与第十一MOS晶体管M11的栅极、第十一MOS晶体管M11的漏极、高压MOS晶体管M10的栅极、电阻RHV的第二端相连；第十一MOS晶体管M11的源极、第十二MOS晶体管M12的源极、电阻RLV的第二端以及第三电容C3的第二端连接至电源地。
流经第十二MOS晶体管M12的电流表示
其中，KM为第十二MOS晶体管M12与第十一MOS晶体管M11宽长比的比值，RHV为电阻RHV的阻值；电阻RLV上的电压VLV表示为：VLV＝(I4-IM12)*RLV，
其中，IB5为第五恒流源IB5的电流值，RLV为电阻RLV的阻值；第四开关SW4闭合时，电阻RLV上的电压VLV存贮于第三电容C3上并由输出端输出。
如图6所示，本发明频率调节方式的原理说明示意图，其中，VFB为本发明的开关电源开关频率的调节电路及方式所在的控制电路的FB管脚上的电压，TON为开关电源原边功率晶体管的导通时间长度，VTH为基准电压。
开关电源工作于连续电流模式(CCM)，即在进入准谐振阶段前功率晶体管导通。如图示箭头所示，本发明的频率调节电路调节导通时刻随输入电压的上升而右移，即开关频率降低，反之，亦随输入电压的下降而左移，即开关频率升高，从而使得输入电压峰区和谷区的原边峰值电流趋于一致、减小输出电压纹波的同时，扩展连续电流模式下的开关频率频谱。
逐个周期的原边功率晶体管导通时刻发生在VFB的第一谷底附近。本发明的开关电源开关频率的调节电路及方式，利用加/减计数器的K位计数结果，将VFB的第一个谐振周期的下半周期(VFB小于0)分割为n个时刻ON1～ONn，并根据加/减计数器的计数结果，随机或固定地选择ON1～ONn中的一个作为下一开关周期原边功率晶体管导通时刻，从而这n个时刻ON1～ONn对应于n个关断时间长度TOFF(1)～TOFF(n)，进一步地，对应于n个开关频率，而导通时刻以谐振谷底时刻为中心波动，且限制在谐振周期的下半周期，其中，n与K均为大于2的正整数，且n≤2K。
逐个周期原边功率晶体管导通时刻发生在VFB的第M谷底附近，其中，M为大于1的正整数。本发明的开关电源开关频率的调节电路及方式，利用加/减计数器的K位计数结果，将VFB的第一个谐振周期的下半周期(VFB小于0)分割为n个时刻ON1～ONn，并根据加/减计数器的计数结果，随机或固定地选择ON1～ONn中的一个作为下一开关周期原边功率晶体管导通时刻，从而这n个时刻ON1～ONn对应于n个关断时间长度TOFF(1)～TOFF(n)，进一步地，对应于n个开关频率，而导通时刻以谐振谷底时刻为中心波动，且限制在谐振周期的下半周期，其中，n与K均为大于2的正整数，且n≤2K。
如图7所示，本发明采样位置补偿方式的原理说明示意图，其中，ID为实时流经输出整流二极管D1的电流，TD1和TD2分别为输入电压峰区和谷区的消磁时间。采样补偿前，采样时刻与消磁时间关系固定，由于输入电压峰区和谷区的峰值电流差异和CCM深度差异，使得采样时刻的流经输出整流二极管D1的电流有差异，即输出整流二极管D1两端电压有差异；采样补偿前，采样时刻与消磁时间关系不固定，受控随输入电压变化而变化，使得采样时刻的流经输出整流二极管D1的电流相同或相近，即输出整流二极管D1两端电压相同或相近。
如图8所示，本发明开关电源恒压输出的调节电路的工作波形，其中，VBULK、FSW、ICOMP、VFB_SH、ID_SAMPLE、VD_SAMPLE、VO分别为输入电容CBULK上电压值、功率晶体管M1的开关频率、恒压输出调整电路输出至FB管脚的电流值、逐个采样时刻VFB电压值、逐个采样时刻流经输出二极管D1的电流值、逐个采样时刻流经输出二极管D1两端电压、逐个开关周期输出电容CO上电压的中心值。开关频率FSW和补偿电流ICOMP随着VBULK变化而变化，较低的VBULK对应于较高的FSW和ICOMP，使得逐个开关周期采样到的VFB_SH不随VBULK变化而变化；与此同时，源于采样位置受控随输入电压变化而变化，逐个开关周期VFB采样时刻对应的流经输出二极管的电流ID_SAMPLE不随VBULK变化而变化，即逐个开关周期VFB采样时刻对应的输出二极管压降VD_SAMPLE不随VBULK变化而变化，根据背景技术中所述的输出电压VO与VFB_SH、VD_SAMPLE的关系，输出电压VO逐个开关周期的中心值不随VBULK变化而变化，不呈现交流频率(即输入交流电压的频率)纹波或呈现的交流频率纹波很小，如图8中VO波形。
如图9所示，本发明开关电源恒压输出的调节电路的另一工作波形，其中，PWM、VSW、VFB分别为功率晶体管栅极的开关信号和所述RS锁存器G3的Q输出端信号、功率晶体管漏端电压、FB管脚上电压，所述FB管脚为所述开关电源开关频率的调节电路及方式所在控制电路的FB管脚，通过变压器的辅边来检测开关电源的输出电压。第1个开关周期内，PWM信号在如图时刻由低电平翻转为高电平，关断时间长度为TOFF(1)，第m个开关周期内，PWM信号在如图时刻由低电平翻转为高电平，关断时间长度为TOFF(2)，以此类推至第n*m个周期内，PWM信号在如图时刻由低电平翻转为高电平，关断时间长度为TOFF(n)，而后在第(n+1)*m个周期内，PWM信号在如图时刻由低电平翻转为高电平，关断时间长度逆向变为TOFF(n-1)，依次类推下去，其中，m为大于1的正整数，由分频器的分频倍率决定。
综上所述，本发明开关电源恒压输出的调节电路，在交流输入电压较低和/或开关电源工作于连续电流模式时，调节开关频率和/或FB管脚采样时刻和/或FB管脚电压随输入电容CBULK上电压VBULK变化而变化，抑制输出电压随VBULK波动；
另外，在交流输入电压较低和/或开关电源工作于连续电流模式时，调节开关频率随输入电容上电压变化而变化；在交流输入电压较高和/或开关电源工作于谷底导通模式时，以谐振谷底为中心调节功率晶体管的导通时刻，以调节开关频率；全输入电压条件下开关电源EMI特性良好；
在交流输入电压较高和/或开关电源工作于谷底导通模式时，导通时刻保持在谐振下半周期(该半周期内功率晶体管漏源极间电压低于输入电压)波动，保证功率晶体管的温度应力小，开关电源的转换效率高；
与此同时，该调节控制电路完全集成于一颗集成电路芯片中，抑制输出电压纹波、改善开关电源EMI特性的同时，不增加任何电源系统的体积与成本；调节电路抑制输出电压纹波的效果由调节电路的FB管脚外接电阻的阻值调节，设计灵活，满足不同输出功率的开关电源的设计要求；
应用于开关电源，具有输出电压交流频率(即输入交流电压的频率)纹波小、全输入电压条件下EMI特性好且电源系统成本低等特征及优点。
需要说明的是：以上所述仅为本发明的优选实施方式，并非用以限定本发明的权利范围；同时以上的描述，对于相关技术领域的专门人士应可明了及实施，因此其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请专利范围中。

Claims (13)

1.开关电源恒压输出的调节电路，其特征在于：包含第一比较器(101)、第一RS锁存器(G1)、采样保持单元(104)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一运放(103)、低通滤波单元(105)、第二比较器(102)、第二RS锁存器(G2)、驱动模块(109)、功率晶体管(M1)以及恒压输出调整电路(12)，第一比较器(101)正相端与FB管脚、采样保持单元(104)的第一输入端、恒压输出调整电路(12)的第一输出端相连；第一比较器(101)负相端与基准电压VTH相连；第一比较器(101)的输出端与第一RS锁存器(G1)的RB输入端相连；第一RS锁存器(G1)的SB输入端与第二RS锁存器(G2)的Q输出端、恒压输出调整电路(12)的第二输入端、驱动模块(109)的输入端相连；第一RS锁存器(G1)的Q输出端与恒压输出调整电路(12)的第一输入端相连；采样保持单元(104)的第二输入端与恒压输出调整电路(12)的第二输出端相连；采样保持单元(104)的输出端与第一电阻(R1)的第一端相连；第一电阻(R1)的第二端与第一运放(103)的负相输入端、第二电阻(R2)的第一端相连；第一运放(103)的正相输入端与基准电压VREF相连；第一运放(103)的输出端与第二电阻(R2)的第二端、低通滤波单元(105)的输入端相连；低通滤波单元(105)的输出端与第三电阻(R3)的第一端、恒压输出调整电路(12)的第三输入端相连；第三电阻(R3)的第二端与第四电阻(R4)的第一端、第二比较器(102)的负相输入端相连；第四电阻(R4)的第二端连接至电源地；第二比较器(102)的正相输入端与调节电路的CS管脚、功率晶体管(M1)的源极相连；第二比较器(102)的输出端与第二RS锁存器(G2)的R输入端相连；第二RS锁存器(G2)的S输入端与恒压输出调整电路(12)的第三输出端相连；驱动模块(109)的输出端与功率晶体管(M1)的栅极相连；功率晶体管(M1)的漏极与调节电路的SW管脚相连。
2.根据权利要求1所述的开关电源恒压输出的调节电路，其特征在于：还包含输入电压检测模块(110)，输入电压检测模块(110)的第一输入端与采样保持单元(104)的第二输入端相连，输入电压检测模块(110)的第二输入端与功率晶体管(M1)的漏极、调节电路的SW管脚相连，输入电压检测模块(110)的输出端与恒压输出调整电路(12)的第四输入端相连。
3.根据权利要求1所述的开关电源恒压输出的调节电路，其特征在于：其特征在于：所述恒压输出调整电路(12)包含补偿电流模块(107)、频率调节模块(108)和采样补偿模块(106)，采样补偿模块(106)的第一输入端为恒压输出调整电路的第一输入端，与第一RS锁存器(G1)的Q输出端相连；采样补偿模块(106)的第二输入端与补偿电流模块(107)的第一输出端相连；采样补偿模块(106)的输出端为恒压输出调整电路(12)的第二输出端，与采样保持单元(104)的第二输入端相连；频率调节模块(108)的第一输入端为恒压输出调整电路的第二输入端，与第二RS锁存器(G2)的Q输出端相连；频率调节模块(108)的第二输入端与补偿电流模块(107)的第二输出端相连；频率调节模块(108)的第三输入端为恒压输出调整电路的第三输入端，与低通滤波单元(105)的输出端相连；频率调节模块(108)的输出端为恒压输出调整电路的第三输出端，与第二RS锁存器(G2)的S输入端相连；补偿电流模块(107)的输入端为恒压输出调整电路的第三输入端，与低通滤波单元(105)的输出端相连；补偿电流模块(107)的第三输出端为恒压输出调整电路(12)的第一输出端，与FB管脚相连。
4.根据权利要求3所述的开关电源恒压输出的调节电路，其特征在于：第一运放(103)和第一电阻(R1)、第二电阻(R2)构成误差放大器，放大逐个开关周期采样到的FB管脚电压VFB_SH与基准电压VREF之间的误差并通过低通滤波后输出控制信号EA_OUT，EA_OUT跟随输入电容CBULK上电压VBULK变化而变化；补偿电流模块(107)接收控制信号EA_OUT，并根据EA_OUT的电压值来判定电压VBULK的变化，并以此产生控制电流ICTRL1、ICTRL2和ICOMP，分别对开关频率、逐周期采样FB管脚电压的时刻以及FB管脚电压VFB进行适应性地调节，从而使得不同VBULK下的逐个开关周期的VFB_SH不变或变化极小，逐个开关周期采样VFB时的输出二极管D1的压降VD不变或变化极小，逐个开关周期输出电压VO的中心值不随VBULK波动而波动或波动极小，消除或极大地减小输出电压VO的交流频率纹波，其中，
通过选择不同的FB管脚外接电阻RFB1、电阻RFB2的阻值，获得不同的输出电压纹波抑制效果。
5.根据权利要求3所述的开关电源恒压输出的调节电路，其特征在于：所述补偿电流模块(107)包括跨导运放(111)、第一恒流源(IB1)、第二MOS晶体管(M2)、第三MOS晶体管(M3)、第四MOS晶体管(M4)、第五MOS晶体管(M5)，跨导运放(111)的正相输入端为补偿电流模块的输入端，跨导运放(111)的负相输入端与基准电压VREF1相连，跨导运放(111)的输出端与第二MOS晶体管(M2)的漏极、第二MOS晶体管(M2)的栅极、第三MOS晶体管(M3)的栅极、第四MOS晶体管(M4)的栅极、第五MOS晶体管(M5)的栅极以及第一恒流源(IB1)的输入端相连；第二MOS晶体管(M2)的源极、第三MOS晶体管(M3)的源极、第四MOS晶体管(M4)的源极、第五MOS晶体管(M5)的源极及第一恒流源(IB1)的输出端连接至电源地；第三MOS晶体管(M3)的漏极、第四MOS晶体管(M4)的漏极、第五MOS晶体管(M5)的漏极分别为补偿电流模块的第一输出端、第二输出端、第三输出端。
6.根据权利要求5所述的开关电源恒压输出的调节电路，其特征在于：跨导运放(111)的正相输入端为恒压输出调整电路(12)的第三输入端或第四输入端，接收外部控制信号，信号的电压值标识为IN，指示输入电容CBULK上电压VBULK的变化；跨导运放的跨导标识为GM，则跨导运放输出到第二MOS晶体管(M2)的电流表示为：IM＝GM(IN-VREF1)；第二MOS晶体管(M2)与第三MOS晶体管(M3)、第四MOS晶体管(M4)、第五MOS晶体管(M5)构成电流镜，产生并输出电流值与电压VBULK值相关的电流沉ICTRL1、ICTRL2、ICOMP；当跨导运放(111)的输出电流小于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为0，不对输出电压及开关频率进行调节，以确保开关电源的稳定性；当跨导运放(111)的输出电流大于恒流IB1时，电流沉ICTRL1、ICTRL2、ICOMP均为跨导运放输出电流与IB1的差值，开始对输出电压及开关频率进行调节，消除或弱化输出电压纹波，提升全输入电压下开关电源的EMI特性。
7.根据权利要求3所述的开关电源恒压输出的调节电路，其特征在于：所述采样补偿模块(106)包括第六MOS晶体管(M6)、第七MOS晶体管(M7)、第二恒流源(IB2)、第三恒流源(IB3)、第一开关(SW1)、第二开关(SW2)、第一电容(C1)、第三RS锁存器(G3)、第一单稳态电路(112)，第六MOS晶体管(M6)的栅极与其漏极、第七MOS晶体管(M7)的栅极相连，并作为采样补偿模块的第一输入端；第七MOS晶体管(M7)的漏极与第二恒流源(IB2)、第一开关(SW1)的第一端相连；第一开关(SW1)的控制端与第一单稳态电路(112)的输入端相连，并作为采样补偿模块的第一输入端；第一开关(SW1)的第二端与第二开关(SW2)的第一端、第一电容(C1)、第三RS锁存器(G3)的S输入端相连；第二开关(SW2)的第二端与第三恒流源(IB3)相连；第二开关(SW2)的控制端与第三RS锁存器(G3)的Q输出端相连，并作为采样补偿模块的输出端；第三RS锁存器(G3)的R输入端与第一单稳态电路(112)的输出端相连。
8.根据权利要求7所述的开关电源恒压输出的调节电路，其特征在于：第六MOS晶体管(M6)、第七MOS晶体管(M7)构成电流镜像，接收电流沉ICTRL1并镜像输出，与第二恒流源(IB2)构成电流的代数和；第三恒流源(IB3)的电流值与第二恒流源(IB2)的电流值的比例固定；当电流ICTRL1为0时，第一RS锁存器(G1)的Q输出端信号的脉宽与第二开关(SW2)控制端信号的脉宽的比例固定，即第一RS锁存器(G1)的Q输出端信号TD，脉宽为变压器T1的消磁时间，逐个开关周期的VFB采样位置相对于TD固定；当电流ICTRL1不为0时，第一RS锁存器(G1)的QB输出端信号的脉宽与第二开关(SW2)控制端信号的脉宽的比例不固定，逐个开关周期的VFB采样位置受电流ICTRL1调节，即随电压VBULK变化而变化。
9.根据权利要求3所述的开关电源恒压输出的调节电路，其特征在于：所述频率调节模块(108)包括第八MOS晶体管(M8)、第九MOS晶体管(M9)、第四恒流源(IB4)、第二电容(C2)、第三开关(SW3)、第三比较器(113)、第四RS锁存器(G4)、第四比较器(114)、第五RS锁存器(G5)、第二单稳态电路(116)、反相器(G6)、第五比较器(115)、滤波器(119)、分频器(118)、加/减计数器(117)、逻辑或门(G7)、恒流源组(I1～IK)、开关组(S1～SK)，其中K为大于2的正整数；第八MOS晶体管(M8)的栅极与其漏极、第九MOS晶体管(M9)的栅极相连，并作为频率调节模块的第二输入端；第九MOS晶体管(M9)的漏极与第四恒流源(IB4)、第三开关(SW3)的第一端、第二电容(C2)的第一端、第三比较器(113)的正相输入端相连；第三比较器(113)的第二端与第二电容(C2)的第二端相连并连接至电源地；第三开关(SW3)的控制端与第四RS锁存器(G4)的Q输出端、逻辑或门(G7)的第一输入端相连；第三比较器(113)的负相输入端与基准电压VTH3相连；第三比较器(113)的输出端与第四RS锁存器(G4)的S输入端相连；第四RS锁存器(G4)的R输入端与分频器(118)的输入端相连，并作为频率调节模块的第一输入端；第四比较器(114)的正相输入端与基准电压VTH1相连；第四比较器(114)的负相输入端与调节电路的FB管脚相连；第四比较器(114)的输出端与第五RS锁存器(G5)的S输入端相连；第五RS锁存器(G5)的Q输出端与第二单稳态电路(116)的第一输入端相连；第二单稳态电路(116)的第二输入端与开关组(S1～SK)的第一端相连；第二单稳态电路(116)的输出端与反相器(G6)的输入端相连；反相器(G6)的输出端与逻辑或门(G7)的第二输入端相连；逻辑或门(G7)的输出端为频率调节模块的输出端；第五比较器(115)的负相输入端与基准电压VTH2相连；第五比较器(115)的正相输入端为频率调节模块的第三输入端；第五比较器(115)的输出端与加/减计数器(117)的使能脚EN相连；分频器(118)的输出端与加/减计数器(117)的输入端相连；加/减计数器(117)的输出端的输出信号为K位的数字信号，其中，K为大于2的整数，每位输出信号分别对应地与开关组(S1～SK)的各个控制端相连；开关组(S1～SK)的各个第二端分别对应地与恒流源组(I1～IK)相连。
10.根据权利要求9所述的开关电源恒压输出的调节电路，其特征在于：所述频率调节模块(108)还包括加法计数器(120)和数字比较器(121)，加法计数器(120)的时钟输入端与第五RS锁存器(G5)的Q输出端相连，加法计数器(120)的输出端与数字比较器(121)的输入端相连，数字比较器(120)的输出端与加/减计数器(117)的使能端EN相连。
11.根据权利要求9所述的开关电源恒压输出的调节电路，其特征在于：第八MOS晶体管(M8)、第九MOS晶体管(M9)构成电流镜像，接收电流沉ICTRL2并镜像输出，与第四恒流源(IB4)构成电流的代数和，当ICTRL2为0时，第二电容(C2)上电压逐次充电至基准电压VTH3的时长固定，频率固定；当ICTRL2不为0且变化时，第二电容(C2)上电压逐次充电至基准电压VTH3的时长变化，以此调节第四RS锁存器(G4)的Q输出端信号的频率随电压VBULK变化，调节功率晶体管(M1)的开关频率随电压VBULK变化；
VTH1为接近于0V的固定电压，第四比较器(114)将FB管脚上的电压VFB与之比较并第五RS锁存器(G5)共同产生过零检测信号ZCS，当电压VFB小于VTH1时，ZCS信号由低电平翻转为高电平，形成一个上升沿；第二单稳态电路(116)的第一输入端检测ZCS信号的上升沿，并由此产生一个具有一定脉宽的正向脉冲信号，脉冲信号的脉宽与流入其第二输入端的电流Ijt相关；
逻辑或门(G7)的上升沿时刻即为功率晶体管M1的导通时刻，逻辑或门(G7)的输出上升沿跟随反相器(G6)输出上升沿还是第四RS锁存器(G4)输出上升沿，由二者先后顺序决定，由开关电源自适应调节。
12.根据权利要求2所述的开关电源恒压输出的调节电路，其特征在于：所述输入电压检测模块(110)包括电阻(RHV)、高压MOS晶体管(M10)、第十一MOS晶体管(M11)、第十二MOS晶体管(M12)、电阻(RLV)、第五恒流源(IB5)、第四开关(SW4)、第三电容(C3)，第四开关(SW4)的控制端为输入电压检测模块的第一输入端；电阻(RHV)的第一端与高压MOS晶体管(M10)的漏极相连，并作为输入电压检测模块的第二输入端；第四开关(SW4)的第一端与第三电容(C3)的第一端相连，并作为输入电压检测模块(110)的输出端；第四开关(SW4)的第二端与电阻(RLV)的第一端、第五恒流源(IB5)、第十二MOS晶体管(M12)的漏极相连；第十二MOS晶体管(M12)的栅极与第十一MOS晶体管(M11)的栅极、第十一MOS晶体管(M11)的漏极、高压MOS晶体管(M10)的栅极、电阻(RHV)的第二端相连；第十一MOS晶体管(M11)的源极、第十二MOS晶体管(M12)的源极、电阻(RLV)的第二端以及第三电容(C3)的第二端连接至电源地。
13.根据权利要求12所述的开关电源恒压输出的调节电路，其特征在于：流经第十二MOS晶体管(M12)的电流表示
其中，KM为第十二MOS晶体管(M12)与第十一MOS晶体管(M11)宽长比的比值，RHV为电阻RHV的阻值；电阻RLV上的电压VLV表示为：VLV＝(I4-IM12)*RLV，
其中，IB5为第五恒流源(IB5)的电流值，RLV为电阻(RLV)的阻值；第四开关(SW4)闭合时，电阻(RLV)上的电压VLV存贮于第三电容(C3)上并由输出端输出。
CN201810540149.7A 2018-05-30 2018-05-30 开关电源恒压输出的调节电路 Active CN108718154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810540149.7A CN108718154B (zh) 2018-05-30 2018-05-30 开关电源恒压输出的调节电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810540149.7A CN108718154B (zh) 2018-05-30 2018-05-30 开关电源恒压输出的调节电路

Publications (2)

Publication Number Publication Date
CN108718154A true CN108718154A (zh) 2018-10-30
CN108718154B CN108718154B (zh) 2019-11-12

Family

ID=63911509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810540149.7A Active CN108718154B (zh) 2018-05-30 2018-05-30 开关电源恒压输出的调节电路

Country Status (1)

Country Link
CN (1) CN108718154B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581651A (zh) * 2019-10-12 2019-12-17 无锡芯朋微电子股份有限公司 高度集成的开关电源及控制电路
CN110661501A (zh) * 2019-08-29 2020-01-07 电子科技大学 一种用于功率放大器静态点设置的自动锁定电路
CN111682743A (zh) * 2019-03-11 2020-09-18 英飞凌科技股份有限公司 用于开关模式电源的纹波成形
CN114172389A (zh) * 2021-12-02 2022-03-11 陕西亚成微电子股份有限公司 可降低开关电源电磁干扰的Ton计时电路、方法及开关电源
CN117519396A (zh) * 2023-12-27 2024-02-06 中国科学院合肥物质科学研究院 一种负载自适应的高效率脉冲恒流源及控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296158A (ja) * 2005-04-14 2006-10-26 Shindengen Electric Mfg Co Ltd 力率改善回路
CN102237812A (zh) * 2010-04-26 2011-11-09 辉芒微电子（深圳）有限公司 原边反馈开关电源控制器和开关电源系统
US8213203B2 (en) * 2009-03-20 2012-07-03 Bcd Semiconductor Manufacturing Limited Method and apparatus for controlling a constant current output in a switching mode power supply
CN102832806A (zh) * 2012-09-14 2012-12-19 成都芯源系统有限公司 开关稳压电路及其电压反馈电路和电压反馈方法
CN106849675A (zh) * 2017-03-28 2017-06-13 无锡芯朋微电子股份有限公司 开关电源的控制电路及其方法
CN107070236A (zh) * 2017-04-07 2017-08-18 苏州博创集成电路设计有限公司 开关电源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296158A (ja) * 2005-04-14 2006-10-26 Shindengen Electric Mfg Co Ltd 力率改善回路
US8213203B2 (en) * 2009-03-20 2012-07-03 Bcd Semiconductor Manufacturing Limited Method and apparatus for controlling a constant current output in a switching mode power supply
CN102237812A (zh) * 2010-04-26 2011-11-09 辉芒微电子（深圳）有限公司 原边反馈开关电源控制器和开关电源系统
CN102832806A (zh) * 2012-09-14 2012-12-19 成都芯源系统有限公司 开关稳压电路及其电压反馈电路和电压反馈方法
CN106849675A (zh) * 2017-03-28 2017-06-13 无锡芯朋微电子股份有限公司 开关电源的控制电路及其方法
CN107070236A (zh) * 2017-04-07 2017-08-18 苏州博创集成电路设计有限公司 开关电源

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682743A (zh) * 2019-03-11 2020-09-18 英飞凌科技股份有限公司 用于开关模式电源的纹波成形
CN110661501A (zh) * 2019-08-29 2020-01-07 电子科技大学 一种用于功率放大器静态点设置的自动锁定电路
CN110661501B (zh) * 2019-08-29 2021-09-24 电子科技大学 一种用于功率放大器静态点设置的自动锁定电路
CN110581651A (zh) * 2019-10-12 2019-12-17 无锡芯朋微电子股份有限公司 高度集成的开关电源及控制电路
CN110581651B (zh) * 2019-10-12 2020-09-08 无锡芯朋微电子股份有限公司 高度集成的开关电源及控制电路
US11056977B2 (en) 2019-10-12 2021-07-06 Wuxi Chipown Microelectronics Co., Ltd. Highly integrated switching power supply and control circuit
CN114172389A (zh) * 2021-12-02 2022-03-11 陕西亚成微电子股份有限公司 可降低开关电源电磁干扰的Ton计时电路、方法及开关电源
CN117519396A (zh) * 2023-12-27 2024-02-06 中国科学院合肥物质科学研究院 一种负载自适应的高效率脉冲恒流源及控制方法
CN117519396B (zh) * 2023-12-27 2024-03-22 中国科学院合肥物质科学研究院 一种负载自适应的高效率脉冲恒流源及控制方法

Also Published As

Publication number Publication date
CN108718154B (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
CN108718154B (zh) 开关电源恒压输出的调节电路
US10135350B2 (en) AC/DC converters with wider voltage regulation range
US11011991B1 (en) Regulation loop circuit
CN105471263B (zh) 升降压变换器及其控制器和控制方法
Chou et al. An adaptive output current estimation circuit for a primary-side controlled LED driver
CN107104595B (zh) 适用于峰值电流模控制降压变换器的自适应斜坡补偿电路
Hong et al. 98.1%-efficiency hysteretic-current-mode noninverting buck–boost DC-DC converter with smooth mode transition
CN105071655B (zh) 自适应恒定导通时间控制的开关电源及控制器和控制方法
CN106059290B (zh) 多通道直流-直流变换器及控制电路和方法
Matsumoto et al. A two-phase high step down coupled-inductor converter for next generation low voltage CPU
CN103151924A (zh) 一种高精度恒流恒功率自适应补偿电路
CN106992670B (zh) 用于pfm模式升压型dc-dc转换器的自适应导通时间控制电路
CN105915046A (zh) 一种电荷泵控制电路
US10985646B2 (en) Continuous conduction boost converter with zero voltage switching and power factor correction
Huang et al. Adaptive window control (AWC) technique for hysteresis DC–DC buck converters with improved light and heavy load performance
CN202424552U (zh) 一种降压型稳压整流电路
CN208571909U (zh) 一种自举电路
WO2021226978A1 (zh) 电源管理电路、芯片和设备
CN108462388B (zh) 自举电源的实现电路
CN114944748B (zh) 一种恒定导通时间控制模式转换器的定频控制电路及方法
TW201813265A (zh) 一種用於準諧振工作模式的Ｂｏｏｓｔ ＰＦＣ變換器的控制裝置和控制方法
CN102123553A (zh) 一种cot模式led照明驱动电路
CN107517014B (zh) 开关式电源供应器的脉冲宽度调制控制器及其控制方法
CN105871232A (zh) 动态驱动能力调节的电源控制装置
CN203313482U (zh) 一种led驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant