CN108712072A - 电荷泵电路 - Google Patents

电荷泵电路 Download PDF

Info

Publication number
CN108712072A
CN108712072A CN201810430306.9A CN201810430306A CN108712072A CN 108712072 A CN108712072 A CN 108712072A CN 201810430306 A CN201810430306 A CN 201810430306A CN 108712072 A CN108712072 A CN 108712072A
Authority
CN
China
Prior art keywords
voltage
circuit
charge pump
negative voltage
switched capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810430306.9A
Other languages
English (en)
Other versions
CN108712072B (zh
Inventor
保罗·福罗斯
曼诺·克兰多·斯安西索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN108712072A publication Critical patent/CN108712072A/zh
Application granted granted Critical
Publication of CN108712072B publication Critical patent/CN108712072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种电荷泵电路，该电荷泵电路用于产生一负电压，该电荷泵电路包含：开关电容式电压变换器电路，用于接收至少一个时钟信号并产生负电压；调节控制回路，用于提供从开关电容式电压变换器电路的输出端至开关电容式电压变换器电路的电源电压输入端的反馈路径，其中该调节控制回路中包含滤波器，用于对负电压进行滤波；以及输出端，用于输出滤波后的负电压。本发明实施例将滤波特性引入至电荷泵电路的反馈路径中，以对其中的开关电容式电压变换器产生的负电压信号进行滤波，从而可以移除由该开关电容式电压变换器的时钟信号所带来的时钟谐波和突刺。

Description

电荷泵电路
本专利申请是申请号为201510719772.5，申请日为2015年10月29日，名称为“电荷泵电路、包含该电荷泵电路的电子设备”的，中国发明专利申请的分案申请。
【技术领域】
本发明实施例是关于一种电荷泵电路。
【背景技术】
在无线电频率(射频，RF)开关领域，例如射频绝缘体上硅结构(silicon-on-insulator，SOI)开关领域中，通常需要应用一负电压来禁能(关掉)运行在一大RF摆幅下的SOI开关。负电压的产生允许RF开关设计者避免使用隔直流电容器。该负电压通常使用一电荷泵电路来予以产生，该电荷泵电路则需要一振荡器来产生电荷泵时钟信号。耦接至电荷泵电路的振荡器通常会呈现较低的电流消耗，以及通常需要设计为具有一最小可能的突波电流(spur current)以避免无线电应用中的杂散信号。
负电压的产生需要一种能够将信号从正常的正电压域转换至负电压域，同时又能满足可靠性需求的机制。因此，一电压电平位移机制得以应用。
开关电容式电压变换器电路是公知的使用电容器来实现能量转换以及电压转换的电路。开关电容式电压转换器电路的一种已知的形式为电压反相器。因此，电荷泵的第一电容器在转换周期的第一个半周期内被充电至输入电压，而在转换周期的第二个半周期内，该电压被反相并被应用至第二电容器及负载中。输出电压与输入电压的极性相反，以及平均输入电流几乎与输出电流相等。开关频率的大小对所需的外部电容器的尺寸产生影响，越高的开关频率允许使用越小尺寸的外部电容器。
请参见图1，图1所示为现有技术中一种低噪声、反相电荷泵电路100的结构示意图。该电荷泵电路100可同时支持预设输出电压102(-4.1V)和可调输出电压104(-0.5V至-4.1V)。一外部正控制电压106被使用以用于设置负输出电压。该电荷泵电路100用于偏置砷化镓场效应晶体管(Gallium Arsenide Field Effect Transistor，GaAs FET)器件，例如蜂窝手持机中的各功率放大器模块。
一输入电压(VIN)首先经由电容式电荷泵108在预设负输出电压102(-4.1V)处被反相为一负电压。接着经由一内部线性调节器112进行调节，以产生输出电压104。该最小输出电压(即负性最大的输出电压VOUT)可通过反相正电压与后调节器的压差电压相加予以得到。
但是，上述现有的负电压产生电路存在一个或多个的缺陷。现有的负电压产生电路用于得到一固定的负电压或一可调电压。一些现有的负电压产生电路可用于产生可调负电压，但是需控制运作在负电源电压域。这种实现方式存在一定的缺陷，其会增加由负电源电压产生的电流，从而降低总效率以及增加与负电压的产生相关的突波的电压电平。而可取的是，该方式会降低或最小化负电压产生电路的启动时间。
因此，亟需一种解决方法能够在使用NMOS开关设备的前提下产生负电压，且最好这种技术是可编程的以及能够使用现有的电荷泵技术。
【发明内容】
有鉴于此，本发明实施例的目的之一在于提供一种电荷泵电路。
一方面，本发明实施例提供了一种电荷泵电路，用于产生一负电压，该电荷泵电路包含：开关电容式电压变换器电路，用于接收至少一个时钟信号并产生所述负电压；调节控制回路，用于提供从所述开关电容式电压变换器电路的输出端至所述开关电容式电压变换器电路的电源电压输入端的反馈路径，其中该调节控制回路中包含滤波器，用于对所述负电压进行滤波；以及输出端，用于输出滤波后的负电压。
另一方面，本发明实施例提供了一种电荷泵电路，用于产生一负电压，所述电荷泵电路包含：开关电容式电压变换器电路，用于接收至少一个时钟信号并产生所述负电压；调节控制回路，用于提供从所述开关电容式电压变换器电路的输出端至所述开关电容式电压变换器电路的电源电压输入端的反馈路径，其中该调节控制回路中包含滤波器，用于对所述负电压进行滤波；以及输出端，用于输出所述滤波后的负电压；其中，所述反馈路径包括：运算放大器，所述运算放大器的第一输入端接收对所述滤波后的负电压进行感测后的感测输出电压；以及，所述运算放大器的所述第一输入端的输入电压位于其输入范围之内时，上述调节控制回路被激活。
本发明实施例的电荷泵电路，用于产生一负电压，通过将滤波特性引入至电荷泵电路的反馈路径中，以对电荷泵电路的开关电容式电压变换器产生的负电压信号进行滤波，可以移除由该开关电容式电压变换器的时钟信号所带来的时钟谐波和突刺。
【附图说明】
图1所示为现有技术中一种低噪声、反相电荷泵电路100的结构示意图；
图2所示为依据本发明一实施例的电子设备200的结构示意图；
图3所示为本发明一实施例的电荷泵的两相时钟产生器电路的电路示意图；
图4为依据本发明一实施例的负电压产生电路的结构示意图；
图5所示为依据本发明一实施例的使用电荷泵电路产生调节负电压的方法流程图500；
图6所示为依据本发明另一实施例的使用电荷泵电路产生调节负电压的方法流程图600。
【具体实施方式】
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
本发明实施例是关于一电路，该电路具有杂波过滤特性但是其滤波器设置在调节控制回路中。本发明实施例依据一负电压产生电路来进行描述。本发明实施例同时还描述围绕在该负电压产生电路周边的一些辅助电路和/或其他优化实施例，例如电平位移电路。同时，本发明实施例还描述一可编程的输出电压，以及其中该电路还包含滤波特性以将杂散发射、尤其是射频频率中的杂散发射降至最低，同时估测以改善启动时间。
请参见图2，图2所示为依据本发明一实施例的电子设备200的结构示意图。如图2所示，该电子设备200包含一集成电路201，该集成电路201适用于一(高功率)RF开关电路。在本实施例中，该电子设备200包含一振荡器202。该振荡器202可操作地耦接于一两相时钟产生器204，该两相时钟产生器204可用于根据输入振荡信号203产生两相时钟信号205(具有多个反相位)。该两相时钟信号205用于驱动一负电压产生器电路，该负电压产生器电路在本实施例中具体为一开关电容式电压变换器206。该开关电容式电压变换器206产生一负电压VOFF(在本实施例中，VOFF为-1.5V至-3V)。在本实施例中，该振荡器202以及开关电容式电压变换器206还可以耦接至一控制器208，该控制器208用于控制振荡器202及开关电容式电压变换器206的运作。
于本发明实施例中，该负电压产生器电路还可以包含一电平位移电路。该电平位移电路用于对提供至负电压产生器电路的一电压电平(例如VDD 224，其电压值范围为2-3V)进行位移操作，以产生一包含负电压的输出电压。该负电压可以来自开关电容式电压变换器206，并输出至一输出节点222，以及该负电压中包含一直流(DC)电压，其电压值范围为-1.5V至-3V。该负电压接着被提供至多个串联的高功率RF开关(图中未示出)，例如SOI开关。在此方式下，若需要的话，该多个串联的高功率RF开关可以选择性地在该足够大的负电压的控制下得以关闭。
但是，根据本发明一些实施例，一滤波器212，例如一输出低通滤波器，嵌入在输出调节回路中。在此实施例中，该滤波器212用于对开关电容式电压变换器206产生的负电压信号进行滤波，例如移除由用于控制该开关电容式电压变换器206的时钟信号所产生的时钟谐波及突刺。在一些实施例中，该滤波器为低通滤波器，且优选地为一多阶滤波器，而在现有的电荷泵电路中，滤波器通常并不会包含在输出路径中，其原因在于该滤波特性会在调节反馈回路中增加相位偏移，从而会带来不稳定性的风险。因此，在输出电压调节操作的滤波效率以及稳定性维持两者之间需要达到一种折中。在本发明一些实施例中，上述高阶滤波器212基于阻容式组件。增加该滤波器的阶数可改善负输出电压中不想要的高频成分的滤波特性。同时使用该高阶滤波器可帮助开启速度在高频下得到给定的减缓。
因此，在此方式下，该低通滤波器212能够提供一滤波(干净的)负电压至输出节点222，其电压值范围为-1.5V至-3V。但是，在一些实施例中，在该低通滤波器212的电阻两端仍会出现一显著的电压降，该电压降会降低该负电压产生器的负载调节性能。滤波器中不仅包含电阻，同时还包含电容，该电阻和电容可提供一种实现上述高阶滤波器的机制。因此，若在本实施例中通过使用一反馈路径以感测滤波器212输出端的该滤波负电压，上述电压降可得到减缓。因此，在本发明一些实施例中，通过使用电阻网路220中一特定点的电压，输出节点222的该滤波负电压可得到‘感测’。该电阻网络220可被配置为使节点226处呈现一正电压，进而呈现在运算放大器210的一输入端。该运算放大器210及该电阻网络220形成调节控制回路的一部分，并提供一反馈路径，该反馈路径可为开关电容式电压变换器206的提供电源电压输入。
为了确保该反馈的滤波负电压的稳定性，上述反馈回路使用运算放大器210进行调节以提供任何需要的回路稳定性补偿。优选地，该回路稳定性补偿可对相对低的频率产生影响，从而允许滤波器212中多个极点的使用以允许射频时钟的高阶滤波，该相对低的频率通常指比滤波器212的多个极点的频率低得多的频率。这种低频率稳定性补偿能够降低输出电压的任何瞬态响应，该输出电压的瞬态响应可能具有低于频率的能量井，其中会存在杂散发射的问题。
但是，一低频反馈路径(允许对小于1MHz的低阶进行低频滤波操作)的使用会导致开启速度变慢。因此，在本发明一些实施例中，为了克服可能出现的低开启速度现象，电路一开始会运作在一开环模式。在该开环模式下，调节输入信号可以在开启阶段一开始就被设置至最大值，从而以对开关电容式电压变换器206中的多个金属氧化物半导体电容器(MOSCAP)进行充电。而之后当运算放大器被激活使能时，调节控制回路则将运作在闭环模式。
一种控制反馈控制回路的方法是确保该控制回路足够快以能够追踪应用于运算放大器210的一应用(参考)电压(Vref)的变化。但是，这种方法过于复杂，因为其需要一种能够实现一可变化参考电压Vref的机制，例如，其需要一使用多个DAC码字的控制器208，其具有相应的时序控制以提供运算放大器210的一可编程输出，该可编程输出可作为开关电容式电压变换器206的电源电压输入。在此方式下，该控制器208可操作性地耦接至一数模转换器(DAC)209，以控制DAC 209提供一可编程模拟输入至该运算放大器210。因此，若该控制回路的速度够快的话，可通过定义一数字跃升式(digital ramp)输入至该DAC以产生Vref，以使开启时间得到改善。该数字跃升式DAC具有可编程的多个电平以及多个过渡时间。在一些实施例中，该跃升式是可编程的，从一开始产生较大的值以加速该开关电容式电压变换器输出端的负电压，最终降至一想要的电压电平值。在本发明其他实施例中，该DAC 209还可以被其他元件或电路所取代，例如一具有多个开关的电阻式分压器，从而一可编程正电压(参考电压)可应用至运算放大器210的输入端。在此方式下，控制器208可以控制提供至电荷泵的开关电容式电压变换器路206的电源电压，以及因此对低通滤波器212的电阻两端的电压进行补偿。因此，对负载的调节可得到改善。这种方法虽然复杂，但是可以适用于反馈控制回路中任何可能的开启环境。
于本发明另一实施例中，Vref可在启动时间内保持恒定。但是，在运算放大器210的启动时间内，运算放大器210处于一过驱动状态，或者初始时并不会上电，从而以降低待机电流。在此状态下，通过Vref来对负电压产生器的启动进行控制是无效的。但是，依据本发明一些实施例，以及依据前面所述，该控制回路虽然运作在开环状态下，其还可以用于以最大速率对输出滤波器212进行充电。通过确保该运算放大器210的输出能够产生最大的充电电源电压至开关电容式电压变换器206的多个MOSCAP，以使该输入滤波器212以最大速率被充电。当负输出电压222接近其目标电压时，运算放大器210的输入电压位于其输入范围之内以及上述反馈回路被激活，从而控制负输出电压达到其最终值，即目标电压值。优化地，在这种机制下，一旦负电压产生系统201被使能，则不需要任何的时序电路或控制电路。
在本发明实施例中，除了滤波器212用于该负输出电压之外，额外的滤波元件221也可以设置在反馈(‘感测’)路径中，该额外的滤波元件221例如可以是一电阻-电容(R-C)滤波器。额外的滤波元件221设置在该反馈路径中以用于感测滤波器212输出的滤波后负电压，以及用于进一步最小化感测连接输出端可能出现的任何杂散能量。具体地，该额外的滤波元件221用于执行两个功能，即滤波和电平位移功能。虽输出电压222位于负电压域，但是必定会被转换至运算放大器210的输入电压，该输入电压通常为正电压域。这是通过使用一电阻式分压器220来实现的，该电阻式分压器220基于一较大的正电压，例如电源电压VDD224，以执行必要的电压转换。由于该运算放大器210产生正电源电压并提供至开关电容式电压变换器206，因此该运算放大器210为一潜在的噪声源。此外，由于该运算放大器210的一个输入端经由该电阻式分压器耦接至负输出电压，为了感测该负输出电压，该反馈路径又会产生不想要的杂散能量。通过在电阻式分压器中设置电容以形成额外的滤波元件221来滤波不想要的杂散能量，该反馈路径所带来的不利影响可以得到降低。在此方式下，滤波器212设置在调节控制回路的前置路径，以及额外的滤波元件221设置在该回路的反馈感测端。
于本发明一些实施例中，对于一些时钟产生器来说，开关电容式电压变换器206的输出经反馈路径230后还可被反馈至时钟产生器。在这种方式下，开关电容式电压变换器206的输出信号的‘不干净’版本被提供至两相时钟产生器204，同时负电压输出上的任何电压纹波都将实质上与两相时钟产生器204产生的时钟信号无关。
在本发明一些实施例中，电荷泵电路的该两相时钟产生器204可同时支持开关电容式电压变换器206的两个电荷泵，从而该两个电荷泵可由一时钟频率的两个交替相位轮流控制，而采样电荷泵的延迟所引起的相位偏移将也将得到最小化。因此，在此方式下，两相时钟产生器204输出的两相时钟信号205的提供可以有助于两倍时钟频率(fclk)的一有效时钟速率的产生，从而可降低或最小化开关电容式电压变换器206的任何延迟以及有利于回路稳定性。
请参照图3，图3所示为本发明一实施例的电荷泵的两相时钟产生器电路的电路示意图。本实施例中，该两相时钟产生器电路用于产生8个时钟信号，分别应用至电荷泵(即图2所示的负电压产生器电路206)的各个开关，从而为一开关应用提供调节负电压。本实施例的该两相时钟产生器电路可以是图2所示的两相时钟产生器电路204，其具有来自一振荡器(图中未示出)的一输入时钟信号203以及一输出205，该输出205包含多个不同的相位时钟信号，每个相位时钟信号与时钟信号的两个相位中的一个以及两个电压电平中的一个相关。在本实施例中，该多个不同的相位时钟信号可以表现为两相时钟产生器电路204输出的两相时钟信号205，以驱动图2所示的负电压产生器电路。
在本实施例中，输入时钟信号203首先被提供至一非重叠时钟产生器301。该非重叠时钟产生器301包含第一逻辑元件302，可用于提供包含VDD 224及VSS 306的两个输出时钟信号，这两个输出时钟信号具有不同的高时钟信号脉冲周期。该第一逻辑元件302具有一正电源电压VDD 224一第二电源电压VSS 306，从而其输出信号可在这两个电压电平之间进行来回移动。第一逻辑元件302包含一反相输出304，用于提供时钟信号203的一延迟反相表示308，以作为该两相时钟信号中的第一个相位。该时钟信号203的延迟反相表示308以及一延迟非重叠表示310提供至一电平位移电路380。通过执行该电平位移可实现对电荷泵的一适当电压电平以及适当时钟沿(例如多个‘触发’点)的信号控制。该电平位移电路380产生多个时钟脉冲，均在VSS 306及上述负电压(-1.5V)之间。
如图3所示，该延迟反相表示308接着输入至第二延迟非反相电平偏移逻辑元件312。该第二延迟非反相电平偏移逻辑元件312被三个电源电压所驱动，分别是：正电源电压VDD_D 314，第二电源电压VSS 306以及第三电源电压VNEG316。
在本实施例中，通过执行电平位移以根据电源电压VDD_D 314及VSS 306获得一负电压，以及一中间电压阶跃被应用至正电源电压VDD_D 314，即该中间电压阶跃操作执行于该负电压输出提供之前，以避免超出所选取的执行工艺的最大运作电压。上述中间电压阶跃可执行于所产生的两相时钟信号的每一相位。
在本发明一些实施例中，正电源电压VDD_D 314在从正电压域向负电压域的过渡期间可充当一中间电压电平，其电压值例如为1V。在本发明一些实施例中，该正电源电压VDD_D314还可额外或可选地被用于以防止逻辑电路或缓存电路中电压应力的产生。第二延迟非反相电平偏移逻辑元件312将一在VDD 224和VSS 306之间来回切换的输入时钟信号转换成在VSS 306和VNEG 316之间来回切换的时钟信号。该第二延迟非反相电平偏移逻辑元件312的输出被提供至第二节点324，该第二节点被定义为提供一时钟信号Clk_1ba。同时，该第二延迟非反相电平偏移逻辑元件312的输出的反相表示，即第二延迟反相表示还被输入至第三延迟反相逻辑元件320。该第三延迟反相逻辑元件320被第二电源电压VSS 306及第三电源电压VNEG 316所驱动，以及该第三延迟反相逻辑元件320的输出被提供至第一节点322，该第一节点322被定义为提供时钟信号Clk_1a。
此外，上述延迟反相表示308还被输入至第四延迟反相逻辑元件330，该第四延迟反相逻辑元件330被正电源电压VDD 224及第二电源电压VSS 306所驱动。该第四延迟反相逻辑元件330的输出被提供至第四节点332，该第四节点332被定义为提供时钟信号Clk_1。该第四延迟反相逻辑元件330的输出的反相表示，即第四延迟反相表示还被输入至第五延迟反相逻辑元件326，该第五延迟反相逻辑元件326被电源电压VDD 224及第二电源电压VSS306所驱动，以及该第五延迟反相逻辑元件326的输出被提供至第三节点328，该第三节点328被定义为提供时钟信号Clk_1b。
此外，上述逻辑元件302还包含一非反相输出，以提供输入时钟信号203的一延迟非反相表示310，以作为两相时钟信号的第二个相位信号。
该延迟非反相表示310被输入至第六延迟非反相电平位移逻辑元件334。该第六延迟非反相电平位移逻辑元件334被三个电源电压所驱动，其分别为：正电源电压VDD_D 314，第二电源电压VSS 306以及第三电源电压VNEG 316。该第六延迟非反相电平位移逻辑元件334将位于VDD 224或VSS 306的输入时钟信号转换为在VSS 306与VNEG 316之间切换的一时钟信号。该第六延迟非反相电平位移逻辑元件334的输出被提供至第七节点348，该第七节点348被定义为用于提供时钟信号Clk_2ba。此外，该第六延迟非反相电平位移逻辑元件334的输出的反相表示，即第六延迟非反相表示还被输入至第七延迟反相逻辑元件338中。该第七延迟反相逻辑元件338被第二电源电压VSS 306和第三电源电压VNEG 316所驱动。该第七延迟反相逻辑单元338的输出被提供至第八节点350，该第八节点350被定义为用于提供时钟信号Clk_2a。
此外，上述延迟非反相表示310还被输入至第八延迟反相逻辑单元336。该第八延迟反相逻辑单元336被正电源电压VDD 224以及第二电源电压VSS 306所驱动。该第八延迟反相逻辑单元336的输出342被提供至第五节点344，该第五节点344被定义为用于提供时钟信号Clk_2。该第八延迟反相逻辑单元336的输出的反相表示，即第八延迟非反相表示还被输入至第九延迟反相逻辑元件340，该第九延迟反相逻辑元件340同样被正电源电压VDD 224以及第二电源电压VSS306所驱动。第九延迟反相逻辑元件340的输出被提供至第六节点346，该第六节点346被定义为用于提供一时钟信号Clk_2b。
在此方式下，图3所示的两相时钟产生器电路可提供八个时钟输出，其中四个在VDD224及VSS 306之间来回切换，以及四个在VSS 306及VNEG 316之间来回切换。这八个时钟输出信号中每一个都被设置为其他时钟信号中一个的反相，例如，以相同的电压电平的不同相位来正确地开启或关闭多个MOS开关，具体将在下文中参照图4进行说明。
请参见图4，图4为依据本发明一实施例的负电压产生电路的结构示意图，例如图2中的开关电容式电压变换器电路206。在一些实施例中，该开关电容式电压变换器电路206包含两个独立的晶体管切换组件450，460，其中的每一个均由一组反相位时钟所驱动，例如图3所示电路产生的时钟相位信号。
在本实施例中，时钟信号Clk_1b 328(具有在VDD 224与VSS 306之间切换的多个时钟脉冲)被应用至MOS开关428，以及时钟信号Clk_1ba 324(具有在VSS 306与VNEG 316之间切换的多个时钟脉冲)被应用至MOS开关424。在Clk_1b 328和Clk_1ba 324的第一‘低’电平时序470，MOS开关428被导通，从而MOS电容器402的第一极板呈现电位VDD 224。与此同时，随着Clk_1b 328和Clk_1ba 324同相，MOS开关424也被导通，从而MOS电容器402的与第一极板相对的第二极板呈现电位VSS 306，从而可以导致MOS电容器402两极板间的电位被充电至VDD。
在时钟沿时序472期间，时钟信号Clk_1b 328和Clk_1ba 324为高电平，此时MOS开关428及424被截止，MOS电容器402的两极板间仍然储存或维持电位差VDD。由于在时钟沿时序474之前，Clk_2 344及Clk_2a 350仍然为低电平，因此MOS开关444与MOS开关448均为截止状态。
在时钟沿时序474期间，Clk_2 344及Clk_2a 350为高电平，MOS开关444及448导通。因此，MOS电容器402的第一极板连接至电位VSS 306，同时MOS电容器402的两极板间仍然存在电位差VDD。这将导致MOS电容器402的第二极板上的电荷变为负值-VDD，从而提供一负输出电压VNEG 316。在时序点478，Clk_2 344与Clk_2a 350变为低电平，导致MOS开关444与448截止，以为MOS开关428和424的导通做准备。
在时序点480，时钟信号Clk_1b 328和Clk_1ba 324变为低电平，MOS开关428和424导通，从而导致MOS电容器402再次被VDD 224充电。于时序点482，MOS电容器402中的电荷被保留，但却与剩余电路隔离。当时序周期再次循环到时序点474，MOS开关444与448导通时，输出端的电荷将再次变化至VNEG 316。
如前所述，第二晶体管开关组件460(例如图4所述的下半部分)运作在第一晶体管开关组件450(例如图4所述的上半部分)的反相位，因此，在第一晶体管开关组件450的充电期间，该第二晶体管开关组件460将提供负输出电压VNEG 316，反之亦然。
如图3及图4的实施例所示，通过使用非重叠时钟产生信号，即使用主时钟信号的多个相位来产生适当的占空因、时钟反相及时钟在不同电压电平之间来回切换的技术，电路的可靠性将得到改善，在本发明一些实施例中，可使用多个非重叠时钟以确保横跨MOS电容器402，404两极板间的最大电位差为VDD而并非2*VDD，而2*VDD的电位差在开关428与448同时导通时将会发生。非重叠时钟还可用来阻止低阻抗路径，例如VNEG 316与VSS 306之间的低阻抗路径，该低阻抗路径将影响电荷泵的效率及运作。
接下来请参见图5，图5所示为依据本发明一实施例的使用电荷泵电路产生一调节负电压的方法流程图500。在本实施例中，该电荷泵电路包含一电荷泵，一振荡器以及一时钟产生器，其中该电荷泵具体为开关电容式电压变换器电路，以及该电荷泵的输出耦接至至少一滤波器。本实施例的流程500开始于步骤502，接着在步骤504中，来自振荡器的一输出信号被接收。接着在步骤506中，该时钟信号被输入至电荷泵，以及在步骤508中，通过该电荷泵产生一负电压。该产生的负电压接着在步骤510被滤波，以及在步骤512中被输出。需要注意的是，在本实施例中，滤波后的负电压还在步骤514中被反馈至电荷泵中，以在电荷泵中形成一调节控制回路。在此方式下，通过提供包含一滤波器(在一些实施例中该滤波器具体为一高阶滤波器)的负电压输出调节回路，通过时钟产生器和/或开关电容式电压变换器产生的高频杂散成分可以得到移除，从而可以改善调节后负电压产生器的滤波特性。
请参见图6，图6所示为依据本发明另一实施例的使用电荷泵电路产生调节负电压的方法流程图600。在本实施例中，该电荷泵电路包含一电荷泵，一振荡器以及一时钟产生器，其中该电荷泵具体为开关电容式电压变换器电路。本实施例的流程600开始于步骤602，回路进入初始化启动状态，接着在步骤604中，来自振荡器的一输出信号被接收。接着在步骤606中，该时钟信号被输入至电荷泵，以及在步骤608中，一最大充电电源电压被产生，以及在步骤610中，该最大充电电源电压被应用至电荷泵的电源输入端(例如在开关电容式电压变换器电路的回路启动期间)。该最大充电电源电压在步骤612对电荷泵中的至少一个电容元件进行充电。接着在步骤614，该电荷泵产生一负电压，以及于步骤616输出该负电压。需要注意的是，在本实施例中，滤波后的负电压还在步骤618被反馈至电荷泵中，以在电荷泵中形成一调节控制回路。在此方式下，通过提供该最大充电电源电压至电荷泵的电源输入端(例如在开关电容式电压变换器电路的回路启动期间)，负电压产生电路的启动时间可得到减少或者得到最小化。
本领域技术人员需要了解的是，在实际应用中，任何替代的功能/电路/设备和/或其他的技术同样也可以用于该电荷泵电路中。举例来说，在其他的应用中，该电荷泵电路300的输出端还可以通过一负电压驱动NMOS/PMOS设备，或者其他不同的元件或设备。
本发明实施例的发明精神可被应用至任何用于产生一负电压的电荷泵电路中，尤其是用于将负调节电压应用至高功率开关电路的电荷泵电路中。
特别地，前述的发明精神还可以由一半导体生产商应用至任何包含一用于产生负电压的电荷泵电路的集成电路中。进一步地，举例来说，一生产商还可应用该发明精神至使用分离元件的一电荷泵电路，或者半导体生产商还可应用该发明精神至一独立的集成电路设计中，例如一应用型专用集成电路(ASIC)中。在本发明一实施例中，该集成电路包含用于产生负电压的电荷泵电路，该电荷泵电路包含：用于接收至少一时钟信号以及据此产生一负电压的开关电容式电压变换器电路，可提供一反馈路径的调节控制回路，该反馈路径从该开关电容式电压变换器电路的输出端至该开关电容式电压变换器电路的电源输入端。该调节控制回路包含一滤波器，用于对产生的负电压进行滤波，以输出一滤波后的负电压。
虽然本发明的上述实施例对功能单元、模块、逻辑元件和/或处理器的功能目的进行了清楚的描述，但是需要了解的是，这些功能单元或者处理器之间的任何适当的功能分布也能应用于本发明中。举例来说，开关电容式电压变换器电路中的各元件成分也可以通过其他元件成分予以实现，而不违背本发明精神。因此，对于具有一特定功能的单元，应将其看作为用于实现所述功能的适当的方法，而不是将其看作为实现该功能的唯一结构或者逻辑。
本发明可以通过包含硬件、软件、固件或其他组合等任何合适的形式予以实现。此外，本发明实施例中所涉及的各元件及成分可以通过任何适当的形式从功能及逻辑上予以实现。该功能可以实现于一个单独的单元，多个单元或者部分实现于其他的功能单元。
虽然透过一些实施例对本发明进行描述，但是这并意味着对本发明的具体实现形式的限制。本发明的保护范围仅本申请的权利要求予以限制。此外，虽然可能在一实施例中仅描述本发明的一个特性，但是本领域技术人员应该了解，各个所述实施例的各不同特性可以依据本发明得以结合。在权利要求项中，「包含」一词应解释成「包含但不限定于」，其并不排除没有列入至权利要求的其他元件或者步骤。
此外，虽然本发明中的方法、元件以及步骤均被单独地列出，但是该多种方法、多个元件或者多个方法步骤均可以通过例如一个单元或者一个处理器予以实现。此外，虽然在不同的权利要求项中保护了本发明的不同特性，但是这些特性也可以进行组合，不同的权利要求项的单独保护并不代表特性之间的组合是不可行和/或不好的。同时，权利要求项所描述包含的特性并非对权利要求的保护范畴的限定，该权利要求项所限定的特性在适当的情形下也可以应用于其他的权利要求项中。
此外，各权利要求项的排列顺序也并非暗示本发明的各特征必须按照该特定的顺序予以执行，尤其是并非暗示本发明所保护的方法中的步骤必须按照请求项中特定的顺序予以运行。相反地，各个步骤也可以通过其他适合的步骤运行。此外，本文中的唯一并不排除多个的情形，以及「一个」、「第一」、「第二」等词也并不排除多个的情形。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。

Claims (16)

1.一种电荷泵电路，用于产生一负电压，其特征在于，所述电荷泵电路包含：
开关电容式电压变换器电路，用于接收至少一个时钟信号并产生所述负电压；
调节控制回路，用于提供从所述开关电容式电压变换器电路的输出端至所述开关电容式电压变换器电路的电源电压输入端的反馈路径，其中该调节控制回路中包含滤波器，用于对所述负电压进行滤波；以及
输出端，用于输出所述滤波后的负电压；
其中，所述反馈路径包括：运算放大器，所述运算放大器的第一输入端接收对所述滤波后的负电压进行感测后的感测输出电压，以及所述运算放大器的第二输入端是可编程的。
2.如权利要求1所述的电荷泵电路，其特征在于，所述运算放大器的输出用于控制提供给所述开关电容式电压变换器电路的电源电压。
3.如权利要求1所述的电荷泵电路，其特征在于，在所述调节控制回路运作于开环模式期间，所述调节控制回路的输入电压被所述运算放大器设置为最大值。
4.如权利要求1所述的电荷泵电路，其特征在于，所述运算放大器用于在低操作频率提供回路稳定性补偿。
5.如权利要求1所述的电荷泵电路，其特征在于，所述控制电路用于在所述调节控制回路的启动阶段使所述运算放大器的所述第二输入端维持在一恒定参考电压。
6.如权利要求1所述的电荷泵电路，其特征在于，所述开关电容式电压变换器电路包含多个金属氧化物半导体电容器，以及所述运算放大器用于在所述调节控制回路的启动阶段产生一最大充电电源电压至所述多个金属氧化物半导体电容器。
7.如权利要求1所述的电荷泵电路，其特征在于，所述反馈路径中还包含额外的滤波器，用于对所述负电压进行感测。
8.如权利要求7所述的电荷泵电路，其特征在于，所述额外的滤波器还用于对所述负电压的反馈回路的感测执行滤波及电平位移操作。
9.如权利要求1所述的电荷泵电路，其特征在于，所述电荷泵电路还包含时钟产生器，用于提供所述至少一个时钟信号至所述开关电容式电压变换器电路，以及所述时钟产生器还包含电平位移电路，用于提供多个电平位移后的时钟信号。
10.如权利要求9所述的电荷泵电路，其特征在于，所述电平位移电路应用一中间电压阶跃操作至调节后的输出电压。
11.如权利要求9所述的电荷泵电路，其特征在于，所述时钟产生器包含两相时钟产生器，用于提供所产生时钟的两个相位至所述开关电容式电压变换器电路，以使所述电荷泵电路基于所述所产生时钟的两个可切换相位提供的所述负电压。
12.如权利要求11所述的电荷泵电路，其特征在于，所述两相时钟产生器用于提供多个具有不同电压电平的多个非重叠时钟信号。
13.如权利要求12所述的电荷泵电路，其特征在于，所述开关电容式电压变换器电路输出的所述负电压被输入至所述两相时钟产生器，以及所述两相时钟产生器使用所述反馈路径产生的反馈后负电压来产生多个时钟信号，所述多个时钟信号在所述负电压与一电压电位之间来回切换。
14.一种电荷泵电路，用于产生一负电压，其特征在于，所述电荷泵电路包含：
开关电容式电压变换器电路，用于接收至少一个时钟信号并产生所述负电压；
调节控制回路，用于提供从所述开关电容式电压变换器电路的输出端至所述开关电容式电压变换器电路的电源电压输入端的反馈路径，其中该调节控制回路中包含滤波器，用于对所述负电压进行滤波；以及
输出端，用于输出所述滤波后的负电压；
其中，所述反馈路径包括：运算放大器，所述运算放大器的第一输入端接收对所述滤波后的负电压进行感测后的感测输出电压；以及，所述运算放大器的所述第一输入端的输入电压位于其输入范围之内时，上述调节控制回路被激活。
15.如权利要求14所述的电荷泵电路，其特征在于，所述调节控制回路在所述电荷泵电路的启动阶段运作于开环模式，以产生所述负电压，以及随后当所述运算放大器使能时，所述调节控制回路运作于闭环模式。
16.如权利要求14所述的电荷泵电路，其特征在于，所述运算放大器用于在低操作频率提供回路稳定性补偿以及所述运算放大器的输出用于控制提供给所述开关电容式电压变换器电路的电源电压。
CN201810430306.9A 2014-10-30 2015-10-29 电荷泵电路 Active CN108712072B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462072437P 2014-10-30 2014-10-30
US62/072,437 2014-10-30
US14/872,146 US9509212B2 (en) 2014-10-30 2015-10-01 Charge pump circuit, integrated circuit, electronic device and method therefor
US14/872,146 2015-10-01
CN201510719772.5A CN105576964B (zh) 2014-10-30 2015-10-29 电荷泵电路、集成电路、电子设备及相关方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510719772.5A Division CN105576964B (zh) 2014-10-30 2015-10-29 电荷泵电路、集成电路、电子设备及相关方法

Publications (2)

Publication Number Publication Date
CN108712072A true CN108712072A (zh) 2018-10-26
CN108712072B CN108712072B (zh) 2020-08-04

Family

ID=54325322

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510719772.5A Active CN105576964B (zh) 2014-10-30 2015-10-29 电荷泵电路、集成电路、电子设备及相关方法
CN201810430306.9A Active CN108712072B (zh) 2014-10-30 2015-10-29 电荷泵电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510719772.5A Active CN105576964B (zh) 2014-10-30 2015-10-29 电荷泵电路、集成电路、电子设备及相关方法

Country Status (3)

Country Link
US (2) US9509212B2 (zh)
EP (1) EP3016260B1 (zh)
CN (2) CN105576964B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865073A (zh) * 2019-04-30 2020-10-30 合肥格易集成电路有限公司 一种pump系统的分压反馈电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509212B2 (en) * 2014-10-30 2016-11-29 Mediatek Singapore Pte. Ltd. Charge pump circuit, integrated circuit, electronic device and method therefor
JP5911614B1 (ja) * 2015-01-19 2016-04-27 力晶科技股▲ふん▼有限公司 負基準電圧発生回路
CN106787685B (zh) * 2015-11-20 2019-10-11 意法半导体研发(深圳)有限公司 使用软启动的负电荷泵
EP3485561B8 (en) 2016-07-15 2021-12-08 Analog Devices International Unlimited Company Driving charge pump circuits
US10320348B2 (en) * 2017-04-10 2019-06-11 Novatek Microelectronics Corp. Driver circuit and operational amplifier circuit used therein
US11575317B2 (en) * 2019-01-02 2023-02-07 Qorvo Us, Inc. Switching regulator system with transition detection and filter capacitor discharge circuitry
CN111193394B (zh) * 2020-01-22 2021-04-20 天津海芯微电子技术有限公司 一种加速恢复的电荷泵电路
CN114815941B (zh) * 2021-01-27 2023-11-17 北京京东方光电科技有限公司 一种电压调控电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193216A (zh) * 2006-11-29 2008-06-04 索尼株式会社 固态成像设备和成像装置
CN101272091A (zh) * 2007-02-28 2008-09-24 三洋电机株式会社 充电泵电路
CN101471698A (zh) * 2007-12-28 2009-07-01 艾默生网络能源系统有限公司 一种含有供电模块的rs485总线系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69329206T2 (de) * 1993-12-14 2001-02-15 Seagate Technology, Inc. Geregelte invertierende leistungsversorgung
DE69408665T2 (de) 1994-08-12 1998-10-15 Cons Ric Microelettronica Spannungserhöher vom Ladungspumpentype
JP3666805B2 (ja) 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
EP1298777A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. High-efficiency regulated voltage-boosting device
US7432756B2 (en) 2006-08-03 2008-10-07 Hr Textron, Inc. Regulated charge pump circuit and application in power stages employing normally on power switching devices
US8040175B2 (en) 2007-10-24 2011-10-18 Cypress Semiconductor Corporation Supply regulated charge pump system
US8487689B2 (en) * 2010-01-06 2013-07-16 Aptus Power Semiconductor Load switch system driven by a charge pump
US9413362B2 (en) * 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8461910B2 (en) * 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump
TWI458228B (zh) 2011-10-26 2014-10-21 Acbel Polytech Inc Soft start control method and device for power supply
US8830776B1 (en) * 2013-03-15 2014-09-09 Freescale Semiconductor, Inc. Negative charge pump regulation
US9509212B2 (en) * 2014-10-30 2016-11-29 Mediatek Singapore Pte. Ltd. Charge pump circuit, integrated circuit, electronic device and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193216A (zh) * 2006-11-29 2008-06-04 索尼株式会社 固态成像设备和成像装置
CN101272091A (zh) * 2007-02-28 2008-09-24 三洋电机株式会社 充电泵电路
CN101471698A (zh) * 2007-12-28 2009-07-01 艾默生网络能源系统有限公司 一种含有供电模块的rs485总线系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865073A (zh) * 2019-04-30 2020-10-30 合肥格易集成电路有限公司 一种pump系统的分压反馈电路
CN111865073B (zh) * 2019-04-30 2021-10-19 合肥格易集成电路有限公司 一种pump系统的分压反馈电路

Also Published As

Publication number Publication date
US9509212B2 (en) 2016-11-29
CN108712072B (zh) 2020-08-04
EP3016260A1 (en) 2016-05-04
EP3016260B1 (en) 2020-07-15
CN105576964B (zh) 2018-06-01
US20160126830A1 (en) 2016-05-05
CN105576964A (zh) 2016-05-11
US9837892B2 (en) 2017-12-05
US20170098995A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
CN105576964B (zh) 电荷泵电路、集成电路、电子设备及相关方法
CN105576963B (zh) 电荷泵电路、集成电路、电子设备及相关方法
US9843259B2 (en) Circuits and methods providing three-level signals at a synchronous buck converter
US9013229B2 (en) Charge pump circuit
EP2849323B1 (en) Control circuit for multiple high side switches
US7906945B2 (en) Soft-start voltage circuit
KR20090023671A (ko) 저전압 트랜지스터를 이용한 전압 업변환 회로
US8970270B2 (en) Duty cycle adjusting circuit and adjusting method
CN208608893U (zh) Dc-dc电压转换器和用于转换电压的电路
CN107342685B (zh) Dcdc转换器
KR20160130511A (ko) 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들
JP2018516504A (ja) 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法
CN106716805B (zh) 切换式功率级及用于控制切换式功率级的方法
US20180375428A1 (en) Negative charge pump circuit
Wittmann et al. A configurable sawtooth based PWM generator with 2 ns on-time for> 50 MHz DCDC converters
US9705480B2 (en) Circuit and method for generating an output signal having a variable pulse duty factor
JPH11299227A (ja) チャージポンプ回路
Zhao et al. A three-level buck converter and digital controller for improving load transient response
Effler et al. Automatic multi-phase digital pulse width modulator
US9112406B2 (en) High efficiency charge pump circuit
CN101621251B (zh) 一种切换式电源供应器
CN101272093A (zh) 降低切换式电源供应器中之切换震荡的方法与电路
KR101356385B1 (ko) 전력변환장치 및 전력변환장치 제어 방법
CN117595619A (zh) 驱动电路和降压转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant