CN108694983B - 非挥发性记忆体及其操作方法 - Google Patents

非挥发性记忆体及其操作方法 Download PDF

Info

Publication number
CN108694983B
CN108694983B CN201810320176.3A CN201810320176A CN108694983B CN 108694983 B CN108694983 B CN 108694983B CN 201810320176 A CN201810320176 A CN 201810320176A CN 108694983 B CN108694983 B CN 108694983B
Authority
CN
China
Prior art keywords
transistor
bipolar
driving circuit
control
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810320176.3A
Other languages
English (en)
Other versions
CN108694983A (zh
Inventor
庄绍勳
谢易叡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siyuan Foundation Of Jiaotong University
Original Assignee
Siyuan Foundation Of Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siyuan Foundation Of Jiaotong University filed Critical Siyuan Foundation Of Jiaotong University
Publication of CN108694983A publication Critical patent/CN108694983A/zh
Application granted granted Critical
Publication of CN108694983B publication Critical patent/CN108694983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非挥发性的记忆体及其操作方法。本记忆体的第一储存单元包括第一阻变式晶体管以及第一控制晶体管。第一储存单元可使用第一阻变式晶体管进行储存，从而做为快闪记忆体(flash memory)来使用。第二阻变式晶体管与第二控制晶体管可组成与第一储存单元雷同的第二储存单元。隔离晶体管连接在第一储存单元和第二储存单元之间。然后，多个与上述相同架构的储存单元可串联并形成阵列。多个阵列可再形成为一个记忆体电路。隔离晶体管可具有与第一及第二控制晶体管相同的结构。透过上述配置，隔离晶体管可用以防止记忆体电路中的第一储存单元与第二储存单元之间产生溜径电流。

Description

非挥发性记忆体及其操作方法
技术领域
本发明是关于一种记忆体电路、快闪记忆体装置及其操作方法。
背景技术
快闪式记忆体(Flash Memory)，是一种非挥发性的记忆体，允许在操作中被反复抹除或写入数据。这种科技被广泛应用于一般性数据储存，以及在计算机与其他数字产品间交换传输数据，如记忆卡与随身盘等。
举例来说，电阻式记忆体即为一种非挥发性的储存单元。电阻式记忆体可透过变化电阻的状态储存数据，而非透过变化电荷容量来储存数据。电阻式记忆体的电阻可根据施加的电压而产生变化，从而储存数据。对此，电阻式记忆体在记忆体领域中扮演重要的角色。然而，现今电阻式记忆体的制造技术及其操作稳定性仍是电阻式记忆体技术领域中需要改进的方向。
发明内容
本揭露内容的一实施方式是关于一种非挥发性记忆体，其特征在于，包含第一记忆单元、第二记忆单元以及隔离晶体管。第一记忆单元包含互相电性连接的第一双极性阻变式晶体管与第一控制晶体管，其中第一双极性阻变式晶体管电性连接至字符线定址驱动电路，第一控制晶体管电性连接至控制线定址驱动电路，且当控制线定址驱动电路驱动第一控制晶体管时，第一双极性阻变式晶体管透过第一控制晶体管接收来自位线定址驱动电路的第一电流。第二记忆单元包含互相电性连接的第二双极性阻变式晶体管与第二控制晶体管，其中第二双极性阻变式晶体管电性连接至字符线定址驱动电路，第二控制晶体管电性连接至控制线定址驱动电路，且当控制线定址驱动电路驱动第二控制晶体管时，第二双极性阻变式晶体管透过第二控制晶体管接收来自位线定址驱动电路的第二电流。隔离晶体管耦接于第一记忆单元与第二记忆单元之间，用以使第一记忆单元与第二记忆单元互相电性隔离。
于部分实施方式中，非挥发性记忆体还包含鳍片结构。鳍片结构沿一方向延伸，其中第一控制晶体管、第一双极性阻变式晶体管、隔离晶体管、第二双极性阻变式晶体管以及第二控制晶体管沿该方向依序排列，且第一控制晶体管、第一双极性阻变式晶体管、隔离晶体管、第二双极性阻变式晶体管以及第二控制晶体管的栅极结构位于鳍片结构内。
于部分实施方式中，隔离晶体管具有栅极端，且栅极端经由地线电性连接于接地线定址驱动电路。
于部分实施方式中，隔离晶体管包含栅极结构，且非挥发性记忆体还包含一层间介电质(inter-layer dielectric；ILD)层。层间介电质层覆盖在隔离晶体管的栅极结构上，以使隔离晶体管的栅极端具有浮动(floating)电位。
本揭露内容的一实施方式是提供一种非挥发性记忆体，其特征在于，包含第一双极性阻变式晶体管、第一控制晶体管、第二双极性阻变式晶体管、第二控制晶体管、可包含但不限于隔离区域。第一双极性阻变式晶体管具有第一源极/漏极端以及第二源极/漏极端。第一控制晶体管电性连接于第一位线与第一双极性阻变式晶体管的第一源极/漏极端之间，以使第一双极性阻变式晶体管透过第一控制晶体管电性连接至第一位线。第二双极性阻变式晶体管具有第三源极/漏极端以及第四源极/漏极端。第二控制晶体管电性连接于第二位线与第二双极性阻变式晶体管的第四源极/漏极端之间，以使第二双极性阻变式晶体管透过第二控制晶体管电性连接至第二位线。隔离区域配置于第一双极性阻变式晶体管与第二双极性阻变式晶体管之间，用以使第一记忆单元与第二记忆单元互相电性隔离。
于部分实施方式中，非挥发性记忆体还包含鳍片结构。鳍片结构沿方向延伸，其中第一控制晶体管、第一双极性阻变式晶体管、该隔离晶体管、第二双极性阻变式晶体管以及第二控制晶体管的栅极结构沿该方向依序排列在鳍片结构上，且隔离区域位于鳍片结构之间。
本揭露内容的一实施方式是提供一种非挥发性记忆体，其特征在于，包含第一阻变式晶体管、第一控制晶体管、第二阻变式晶体管、第二控制晶体管以及隔离晶体管。第一阻变式晶体管具有第一源极/漏极(source/drain；S/D)端以及第二源极/漏极端。第一控制晶体管电性连接于第一位线与第一阻变式晶体管的第一源极/漏极端之间，以使第一阻变式晶体管透过第一控制晶体管电性连接至第一位线。第二阻变式晶体管具有第三源极/漏极端以及第四源极/漏极端。第二控制晶体管电性连接于第二位线与第二阻变式晶体管的第四源极/漏极端之间，以使第二阻变式晶体管透过第二控制晶体管电性连接至第二位线。隔离晶体管耦接于第一阻变式晶体管的第二源极/漏极端与第二阻变式晶体管的第四源极/漏极端之间。
于部分实施方式中，第一位线以及第二位线电性连接于位线定址驱动电路，第一双极性阻变式晶体管具有第一栅极端，第二双极性阻变式晶体管具有第二栅极端，且非挥发性记忆体还包含第一字符线以及第二字符线。第一字符线用以使第一双极性阻变式晶体管的第一栅极端电性连接于字符线定址驱动电路，第一双极性阻变式晶体管的电阻值是透过位线定址驱动电路与字符线定址驱动电路施加在第一双极性阻变式晶体管上的电压差或通过的电流值而具有两种以上的稳定状态。第二字符线用以使第二双极性阻变式晶体管的第二栅极端电性连接于字符线定址驱动电路，其中第二双极性阻变式晶体管的电阻值是透过位线定址驱动电路与字符线定址驱动电路施加在第二双极性阻变式晶体管上的电压差或通过的电流值而具有两种以上的稳定状态。
于部分实施方式中，第一双极性阻变式晶体管包含第一源极/漏极(source/drain；S/D)端、第二源极/漏极端、通道以及栅极结构，第一源极/漏极(source/drain；S/D)端和第二源极/漏极端之间为可控制电流导通的通道，栅极结构包含一对间隙物、栅极金属层、高介电(high k)材料层、半导体氧化物层以及阻障层。栅极金属层设置于该对间隙物之间并位于通道之上。高介电材料层设置于该对间隙物之间并位于通道与栅极金属层之间。半导体氧化物层设置于该对间隙物之间并位于高介电材料层与通道之间。阻障层设置于该对间隙物之间并位于高介电材料层与栅极金属层之间。
本揭露内容的一实施方式是提供一种非挥发性记忆体的操作方法，其特征在于，包含以下步骤。透过第一控制线以及第一位线驱动并导通第一记忆单元的第一控制晶体管。将第一电流自位线定址驱动电路透过第一控制晶体管以及第一位线输入至第一记忆单元的第一双极性阻变式晶体管。经由位线定址驱动电路选定第一位线以及经由字符线定址驱动电路选定第一字符线，施加偏压于第一双极性阻变式晶体管。
于部分实施方式中，操作方法还包含以下步骤。透过第二控制线以及第二位线驱动并导通第二记忆单元的第二控制晶体管。将第二电流自位线定址驱动电路透过第二控制晶体管以及第二位线输入至第二记忆单元的第二双极性阻变式晶体管。经由位线定址驱动电路选定第二位线以及经由字符线定址驱动电路选定第二字符线，施加偏压于第二双极性阻变式晶体管。透过关闭隔离晶体管的通道，电性隔离第一双极性阻变式晶体管与第二双极性阻变式晶体管。
于部分实施方式中，操作方法还包含以下步骤。施加第一偏压于第一双极性阻变式晶体管，以使第一双极性阻变式晶体管的电阻值为第一状态。施加第二偏压于第一双极性阻变式晶体管，以使第一双极性阻变式晶体管的电阻值自第一状态改变为第二状态。
于部分实施方式中，操作方法还包含以下步骤。经由位线定址驱动电路选定第一位线以及经由字符线定址驱动电路选定第一字符线，产生通过第一双极性阻变式晶体管的电流，以判断第一双极性阻变式晶体管的电阻值是为第一状态或第二状态。
附图说明
图1A为根据本揭露内容的第一实施方式绘示记忆体装置的记忆体电路的等效电路图；
图1B为对应图1A的第一记忆单元、隔离晶体管以及第二记忆单元的结构的剖面示意图；
图1C、图1D以及图1E绘示图1B的第一双极性阻变式晶体管的放大示意图；
图1F绘示双极性(bipolar)电阻式记忆体于操作时的电流电压图；
图1G绘示单极性(unipolar)电阻式记忆体于操作时的电流电压图；
图1H绘示第一双极性阻变式晶体管于操作时的电流电压图；
图2A为根据本揭露内容的第二实施方式绘示记忆体装置的记忆体电路的等效电路图；
图2B为对应图2A的第一记忆单元、隔离晶体管以及第二记忆单元的结构的剖面示意图；
图3A为根据本揭露内容的第三实施方式绘示记忆体装置的记忆体电路的等效电路图；
图3B为对应图3A的第一记忆单元、介电绝缘结构以及第二记忆单元的结构的剖面示意图。
具体实施方式
以下揭示内容提供众多不同的实施例或实例以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本揭示。这些组件及排列当然仅为实例，及不意欲进行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包含其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包含其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本揭示在多个实例中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。
此外，本案中可使用诸如“下方”、“上方”等等的空间相对术语在以便于描述，以描述一个元件或特征与另一或更多个元件或特征的关系，如附图中所图示。空间相对术语意欲包含在使用或操作中的装置除附图中绘示的定向以外的不同定向。设备可经定向(旋转90度或其他定向)，及本案中使用的空间相对描述词同样可相应地进行解释。
于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
本揭示是关于但并非限于场效晶体管装置。于本文中，所述的场效晶体管装置例如可以式鳍式场效晶体管装置(FinFET)装置。鳍式场效晶体管装置例如可为互补金属氧化物半导体(CMOS)装置，CMOS装置包含P型金属氧化物半导体(PMOS)鳍式场效晶体管装置及N型金属氧化物半导体(NMOS)鳍式场效晶体管装置。
请同时参照图1A以及图1B，图1A为根据本揭露内容的第一实施方式绘示记忆体装置100的记忆体电路100A的等效电路图，而图1B为对应图1A的第一记忆单元110、隔离晶体管130以及第二记忆单元120的结构的剖面示意图。本揭露内容的记忆体电路100A可以是使用双极性阻变式晶体管所成的电阻式记忆体(Bipolar Resistive Random AccessMemory；RRAM)电路。此外，本揭露内容的记忆体电路100A可应用为一种非挥发性记忆体。换言之，本揭露内容的记忆体电路100A也可应用为一种快闪式记忆体装置。记忆体电路包含晶体管阵列，其中此晶体管阵列是配置为由行与列所成的阵列。为了不使附图过于复杂，图1A仅绘示两列的晶体管，且每一列的晶体管数量为五个，然而，其非用以限定本揭露内容，于其他实施方式中，晶体管阵列可采如图1A的晶体管配置并延伸配置更多的晶体管。
如图1A所示，记忆体装置100包含第一记忆单元110、第二记忆单元120以及隔离晶体管130，且第一记忆单元110、第二记忆单元120以及隔离晶体管130可经配置成为记忆体电路100A。第一记忆单元110包含互相电性连接的第一双极性阻变式晶体管112以及第一控制晶体管114，第二记忆单元120包含互相电性连接的第二双极性阻变式晶体管122以及第二控制晶体管124，而隔离晶体管130耦接于第一记忆单元110与第二记忆单元120之间，其中隔离晶体管130可用以使第一记忆单元110与第二记忆单元120互相电性隔离。以下将先对第一记忆单元110、第二记忆单元120以及隔离晶体管130的结构做说明。
如图1B所示，记忆体装置100包含基板200、多个栅极结构224、226、228、230、232、多个导电接头234、236、238、240、242、244以及层间介电质(inter-layer dielectric；ILD)层246。基板200包含沿方向X延伸的鳍片结构210以及抗击穿阻挡(punch throughstopper)层，其中鳍片结构210位在抗击穿阻挡层上。鳍片结构210可为绝缘层覆上硅(SOIwafer)、固有硅层(Si wafer)、磊晶硅层(epied Si)、磊晶锗层(epied Ge)、磊晶硅锗层(epied SiGe)、磊晶碳化硅层(epied SiC)、磊晶锡锗层(epied GeSn)，或者是被n型掺杂剂或p型掺杂剂掺杂所形成的区域。鳍片结构210具有源极/漏极区域212、214、216、218、220、222，且源极/漏极区域212、214、216、218、220、222可包含轻掺杂源极/漏极特征以及重掺杂源极/漏极。举例来说，源极/漏极区域212、214、216、218、220、222可于形成过程中引入掺杂物，其中掺杂物包含p型掺杂物、n型掺杂物或其他合适的掺杂物。
栅极结构224、226、228、230、232、导电接头234、236、238、240、242、244以及层间介电质层246设置在基板200上并沿方向X排列。
导电接头234、236、238、240、242、244分别设置在源极/漏极区域212、214、216、218、220、222上，并分别电性连接于源极/漏极区域212、214、216、218、220、222。每一个导电接头234、236、238、240、242、244是可由多个层体形成。举例来说，导电接头234包含第一保护层248、第一阻障层250以及第一导电填充物252。于导电接头234的结构中，第一阻障层250包覆第一导电填充物252，而第一保护层248包覆第一阻障层250。导电接头234、236、238、240、242、244的侧壁可由层间介电质层246包覆。第一导电填充物252的材料可以是金属，例如钨(tungsten)、二硫化钨(tungsten disulfide)、钛(Ti)、钛化氮(TiN)、铊(Ta)、铊化氮(TaN)、氮化钨(tungsten nitride)、钴(cobalt)、钴硫化物(cobalt sulfide)、钴氮化物(cobalt nitride)或其组合。
栅极结构224、226、228、230、232设置在鳍片结构210上，并与导电接头234、236、238、240、242、244沿方向X交错排列。此外，栅极结构224、226、228、230、232下方的鳍片结构210可视作为通道区。举例来说，在鳍片结构210中，位于栅极结构224下方且位于源极/漏极区域212与214之间的区域可以是通道区。
每一个栅极结构224、226、228、230、232可以是采高介电材料与金属栅极(High k-Metal-Gate；HKMG)的架构配置。举例来说，栅极结构224包含一对间隙物253A、253B、半导体氧化物层254、高介电(high k)材料层256、第二阻障层258、功函数金属层260、第二保护层262、第三阻障层264以及第二导电填充物266。
间隙物253A、253B设置在鳍片结构210上，并用以于其之间定义出可填充层体的空间，例如半导体氧化物层254、高介电材料层256、第二阻障层258、功函数金属层260、第二保护层262、第三阻障层264以及第二导电填充物266会位于间隙物253A与253B之间的空间。半导体氧化物层254设置于鳍片结构210上，其中半导体氧化物层254可做为栅极结构224的栅极氧化层。高介电材料层256设置于半导体氧化物层254上并由半导体氧化物层254包覆。第二阻障层258设置于高介电材料层256上并由高介电材料层256包覆。功函数金属层260设置于第二阻障层258上并由第二阻障层258包覆。第二保护层262、第三阻障层264以及第二导电填充物266设置在功函数金属层260上，并自间隙物253A与253B之间的空间延伸至层间介电质层246上。第二导电填充物266可做为栅极结构224的栅极金属层。
半导体氧化物层254的材料包含氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride)、碳化硅(silicon carbide)、氧化硅(silicon oxide)、氮化硅碳(siliconcarbon nitride)或其组合。高介电材料层256的材料包含氧化铪(hafnium oxide)、氧化锆(zirconium oxide)、氧化铝(aluminum oxide)、氧氮化硅(silicon oxynitride)、二氧化铪-氧化铝合金(hafnium dioxide-alumina alloy)、氧化铪硅(hafnium silicon oxide)、氧氮化铪硅(hafnium silicon oxynitride)、氧化铪钽(hafnium tantalum oxide)、氧化铪钛(hafnium titanium oxide)、氧化铪锆(hafnium zirconium oxide)或其组合。第二阻障层258的材料包含氮化钛(titanium nitride)、氮化钛铝(titanium nitrogenaluminide)、氮化钽(tantalum mononitride)、氮化钽铝(tantalum nitrogen aluminide或其组合。第二导电填充物266的材料可以是金属，例如钨(tungsten)、二硫化钨(tungstendisulfide)、钛(Ti)、钛化氮(TiN)、铊(Ta)、铊化氮(TaN)、氮化钨(tungsten nitride)、钴(cobalt)、钴硫化物(cobalt sulfide)、钴氮化物(cobalt nitride)或其组合。
上述鳍片结构210、源极/漏极区域212、214、216、218、220、222以及栅极结构224、226、228、230、232可对应形成第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124。
具体来说，源极/漏极区域214、216、栅极结构226以及栅极结构226下方的鳍片结构210可分别做为第一双极性阻变式晶体管112的第一源极/漏极端、第二源极/漏极端、第一栅极端以及第一通道。源极/漏极区域218、220、栅极结构230以及栅极结构230下方的鳍片结构210可分别做为第二双极性阻变式晶体管122的第三源极/漏极端、第四源极/漏极端、第二栅极端以及第二通道。源极/漏极区域212、214、栅极结构224以及栅极结构224下方的鳍片结构210可分别做为第一控制晶体管114的第五源极/漏极端、第六源极/漏极端、第三栅极端以及第三通道。源极/漏极区域220、222、栅极结构232以及栅极结构232下方的鳍片结构210可分别做为第二控制晶体管124的第七源极/漏极端、第八源极/漏极端、第四栅极端以及第四通道。此外，源极/漏极区域216、218、栅极结构228以及栅极结构228下方的鳍片结构210可分别做为隔离晶体管130的第九源极/漏极端、第十源极/漏极端、第五栅极端以及第五通道。
透过上述配置，第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124可沿方向X依序排列。此外，做为第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124的栅极端的栅极结构224、226、228、230、232是也沿方向X依序排列在鳍片结构210上。换言之，第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124是共用同一个鳍片结构210。
于此配置下，第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124可以是透过相同制程来完成，从而减少制程中使用的光罩以及降低制程的成本。举例来说，在形成记忆体装置100的鳍片结构210之后，使用于第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124的栅极结构224、226、228、230、232可透过相同制程形成。对此，由于第一控制晶体管114、第一双极性阻变式晶体管112、隔离晶体管130、第二双极性阻变式晶体管122以及第二控制晶体管124可透过同一个鳍片结构210来形成，故可缩减记忆体装置100的尺寸，像是缩小记忆体装置100的体积。
每一对相邻的晶体管可透过其之间所对应的源极/漏极区域212、214、216、218、220、222互相电性连接。例如，如图1A所示，第一控制晶体管114的第六源极/漏极端S6电性连接于第一双极性阻变式晶体管112的第一源极/漏极端S1，第一双极性阻变式晶体管112的第二源极/漏极端S2电性连接于隔离晶体管130的第九源极/漏极端S9，隔离晶体管130的第十源极/漏极端S10电性连接于第二双极性阻变式晶体管122的第三源极/漏极端S3，第二双极性阻变式晶体管122的第四源极/漏极端S4电性连接于第二控制晶体管124的第七源极/漏极端S7，借以形成串联。
此外，记忆体装置100可还包含第一驱动器102、第二驱动器104、第三驱动器106、第一字符线WL1、第二字符线WL2、第一控制线CL1、第二控制线CL2、第一位线BL1、第二位线BL2、接地线GL。第一驱动器102可包含字符线定址驱动电路以及接地线定址驱动电路。第二驱动器104可包含控制线定址驱动电路。第三驱动器106可包含位线定址驱动电路以及感测放大器(Sense Amplifier)。
第一字符线WL1可电性连接于第一双极性阻变式晶体管112的第一栅极端G1，以使第一双极性阻变式晶体管112的第一栅极端G1可电性连接于第一驱动器102的字符线定址驱动电路。第二字符线WL2可电性连接于第二双极性阻变式晶体管122的第二栅极端G2，以使第二双极性阻变式晶体管122的第二栅极端G2可电性连接于第一驱动器102的字符线定址驱动电路。
第一控制线CL1可电性连接于第一控制晶体管114的第三栅极端G3，其用以使第一控制晶体管114的第三栅极端G3可电性连接于第二驱动器104的控制线定址驱动电路。第二控制线CL2可电性连接于第二控制晶体管124的第四栅极端G4，其用以使第二控制晶体管124的第四栅极端G4电性连接于第二驱动器104的控制线定址驱动电路。
第一位线BL1可电性连接于第一控制晶体管114的第五源极/漏极端S5，其用以使第一控制晶体管114的第五源极/漏极端S5可电性连接于第三驱动器106的位线定址驱动电路。第二位线BL2可电性连接于第二控制晶体管124的第八源极/漏极端S8，其用以使第二控制晶体管124的第八源极/漏极端S8可电性连接于第三驱动器106的位线定址驱动电路。
透过上述配置，每一个记忆单元可透过进行不同的操作来达到记忆功能。举例来说，第一记忆单元110中，第一双极性阻变式晶体管112的电阻值、导电率或流通的电流会根据施加在其上的电压差或通过的电流值而具有两种以上的稳定状态。进一步来说，第一双极性阻变式晶体管112的高介电材料层256(请见图1B)以及第二阻障层258(请见图1B)所共同衍生的电阻值、导电率或流通的电流可通过施加在其上的电压差或通过的电流值改变，使得此电阻值、导电率或流通的电流可存在两个或以上的稳定状态。因此，可通过在第一双极性阻变式晶体管112的栅极端与源极/漏极端之间施加电压差，来调整第一双极性阻变式晶体管112的流通的电流的数值。接着，可以此导通电流的数值来定义第一记忆单元110的状态。
举例来说，请看到图1C、图1D以及图1E，其绘示图1B的第一双极性阻变式晶体管112的放大示意图。如图1C所示，当第一双极性阻变式晶体管112的高介电材料层256以及第二阻障层258(请见图1B)的材料分别包含氧化铪(HfO2)以及氮化钛(TiN)的时候，所形成的高介电材料与金属栅极(HKMG)结构在制作完成后，可先进行“后金属退火”(post-metalanneal)步骤来修补结构内的介面所产生的缺陷。于后金属退火步骤中，氮化钛中的氮离子140会因为在高温环境中的浓度梯度有所不同而扩散至高介电材料层256中，导致在高介电材料层256中产生缺陷(vacancy)142与氧离子144(oxygen ions)对。
接着，如图1D所示，若在第一双极性阻变式晶体管112的栅极端施加正向偏压，则高介电材料层256中的氧离子144会因为电场驱使而被取出至第二阻障层258中。由于第二阻障层258对于氧离子144的固态溶解度较大，故可将氧离子144溶解并贮藏在其中。对此，留在高介电材料层256中的缺陷142将累积成导通熔丝(filament)，这将使得半导体氧化物层254的电阻值由大变小，此可称“low-resistance-state(LRS)”。
反之，如图1E所示，若在第一双极性阻变式晶体管112的栅极端施加逆向偏压，则此逆向偏压将会驱使贮藏在第二阻障层258的氧离子144被取出至往半导体氧化物层254移动，并会与存在在半导体氧化物层254的导通熔丝顶端的缺陷142再度复合。因此，导通熔丝的顶端会被截断，并使得半导体氧化物层254的电阻值由小转大，此可称“high-resistance-state(HRS)”。通过此机制，第一双极性阻变式晶体管112的高介电材料与金属栅极(HKMG)结构可透过其高介电材料层256以及第二阻障层258产生电阻式记忆体(RRAM)的特性。
进一步来说，请再看到图1F以及图1G，图1F绘示双极性(bipolar)电阻式记忆体于操作时的电流电压图，图1G绘示单极性(unipolar)电阻式记忆体于操作时的电流电压图。图1F以及图1G的横轴与纵轴分别表示电压与电流，其单位可以是任意单位(arbitraryunit)。电阻式记忆体存在两种操作机制，其一为双极性操作，另一为单极性操作。双极性操作与单极性操作的物理机制不相同。根据图1F以及图1G所绘的内容，在双极性操作中set/reset所施压的电压的极性相反(例如set为正，而reset就为负)，其主导的机制为介电层内的氧离子与氧空缺的复合。在单极性操作中，set/reset所施加的电压的极性为同向(亦即都为正或都为负)，而其主导的机制为“焦耳热熔断灯丝”。
因此，依据图1C、图1D以及图1E所述的机制，第一记忆单元110可视为一种双极性(bipolar)电阻式记忆体，其第一双极性阻变式晶体管112于操作时的电压电流图可如图1H所示，图1H绘示第一双极性阻变式晶体管112于操作时的电流电压图。图1H的横轴与纵轴分别表示栅极-漏极电压以及栅极电流，其单位可以是任意单位(arbitrary unit)，其中纵轴为对数尺度。
上述对第一记忆单元110的操作可包含set、reset、read、forming四种操作或其组合。在未对第一记忆单元110进行操作之前，可先做出如下的定义：在未执行任何操作的第一记忆单元110的第一双极性阻变式晶体管112施加一个固定偏压条件的时候，此固定偏压条件不会改变第一记忆单元110的第一双极性阻变式晶体管112的状态，且此时所量得的导通电流是为参考电流值。
接着，如施加某一操作，当改变第一记忆单元110的第一双极性阻变式晶体管112的状态，使得第一记忆单元110的第一双极性阻变式晶体管112的导通电流相对参考电流值为小时，则定义此状态为0。相对地，如施加某一操作，当改变第一记忆单元110的第一双极性阻变式晶体管112的状态，使得第一记忆单元110的第一双极性阻变式晶体管112的导通电流相对参考电流值为大时，则定义此状态为1。0或1的定义是为了辨别第一记忆单元110所储存的相对状态，其可为两个或两个以上的稳定状态。
对于set、reset、read、forming四种操作模式而言，reset是指可将第一记忆单元110操作到储存状态为0，set是指可将第一记忆单元110操作到储存状态为1，read是指可将第一记忆单元110储存的状态(0或1)读出。forming是指可将第一记忆单元110设定到可供储存并操作的状态。各操作模式的说明分述如下。
如欲开始操作第一记忆单元110时，可先执行forming操作来设定第一记忆单元110的状态为0或1。具体来说，可经由控制线定址驱动电路(设置于第二驱动器104内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一控制线CL1以及第一位线BL1，从而驱动并导通第一记忆单元110的第一控制晶体管114。通过驱动并导通第一控制晶体管114，第一双极性阻变式晶体管112可透过第一控制晶体管114电性连接至第一位线BL1。亦即，第一双极性阻变式晶体管112可透过第一控制晶体管114以及第一位线BL1接收来自位线定址驱动电路的电流，亦即，可透过第一控制晶体管114以及第一位线BL1将电流自位线定址驱动电路输入至第一双极性阻变式晶体管112。接着，可经由字符线定址驱动电路(设置于第一驱动器102内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一字符线WL1以及第一位线BL1，并施加电流或电压组合于选定的这些线，使得第一记忆单元110的第一双极性阻变式晶体管112的状态可从未操作前的状态转换为0或1。
当欲执行reset操作于第一记忆单元110时，可先经由控制线定址驱动电路(设置于第二驱动器104内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一控制线CL1以及第一位线BL1，从而驱动并导通第一记忆单元110的第一控制晶体管114。接着，再经由字符线定址驱动电路(设置于第一驱动器102内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一字符线WL1以及第一位线BL1，并施加电流或电压组合于选定的这些线，使得第一记忆单元110的第一双极性阻变式晶体管112的状态可从reset前的状态转变状态0。
当欲执行set操作于第一记忆单元110时，可先经由控制线定址驱动电路(设置于第二驱动器104内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一控制线CL1以及第一位线BL1，从而驱动并导通第一记忆单元110的第一控制晶体管114。接着，再经由字符线定址驱动电路(设置于第一驱动器102内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一字符线WL1以及第一位线BL1，并施加电流或电压组合于选定的这些线，使得第一记忆单元110的第一双极性阻变式晶体管112的状态可从set前的状态转变状态1。
当欲执行read操作于第一记忆单元110并读取第一记忆单元110的资讯时，可先经由控制线定址驱动电路(设置于第二驱动器104内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一控制线CL1以及第一位线BL1，从而驱动并导通第一记忆单元110的第一控制晶体管114。接着，再经由字符线定址驱动电路(设置于第一驱动器102内)以及位线定址驱动电路(设置于第三驱动器106内)分别选定与其电性连接的第一字符线WL1以及第一位线BL1，依据所施加的电压差或电流大小决定储存在第一记忆单元110的第一双极性阻变式晶体管112的电阻值，其中所施加的电压、电流或其组合不会改变原存在第一双极性阻变式晶体管112的电阻值。设置于第三驱动器106内的感测放大器可依据第一双极性阻变式晶体管112的电阻值大小，判断出第一双极性阻变式晶体管112的状态是在0或1。
于上述操作中，未被选定的位线、控制线或字符线可接地或浮接(floating)。第二记忆单元120的操作方式可与第一记忆单元110的操作方式雷同，在此不再赘述。此外，接地线GL可电性连接于隔离晶体管130的第五栅极端G5，其用以使隔离晶体管130的第五栅极端G5电性连接于第一驱动器102的接地线定址驱动电路。
当记忆体电路100A透过第一记忆单元110以及第二记忆单元120进行写入或读取的时候，耦接于第一记忆单元110与第二记忆单元120之间的隔离晶体管130可用以使第一记忆单元110与第二记忆单元120互相电性隔离。
举例来说，由于隔离晶体管130的第五栅极端G5是电性连接于第一驱动器102的接地线定址驱动电路，故隔离晶体管130的第五栅极端G5的电位可视为接地。于此配置下，隔离晶体管130不会被导通，亦即，未被导通的隔离晶体管130可电性隔离其第九源极/漏极端S9与第十源极/漏极端S10之间的电流。亦即，未被导通的隔离晶体管130可视为关闭其通道，从而阻挡自第九源极/漏极端S9流向第十源极/漏极端S10的电流或阻挡自第十源极/漏极端S10流向第九源极/漏极端S9的电流。也因此，隔离晶体管130亦将第一记忆单元110的第一双极性阻变式晶体管112的第二源极/漏极端S2与第二记忆单元120的第二双极性阻变式晶体管122的第三源极/漏极端S3互相电性隔离，从而防止第一记忆单元110与第二记忆单元120之间有漏电流产生。举例来说，可能会有预期外的溜径电流(sneak current)自第一控制晶体管114透过第一字符线WL1流入别列的晶体管，并再透过第二字符线WL2流入第二双极性阻变式晶体管122。对此，当配置于第一控制晶体管114与第二双极性阻变式晶体管122之间的隔离晶体管130为导通时，如此的溜径电流在进入第二双极性阻变式晶体管122之后将可能会回流至第一控制晶体管114，而形成漏电流。然而，当隔离晶体管130如同前述的方式关闭其通道区时，即可抑制此溜径电流自第二双极性阻变式晶体管122回流至同列的第一控制晶体管114。
此外，可以设置超过一对记忆单元于记忆体电路100A之中。例如图1A中的记忆体电路100A设置了两对记忆单元，且每一对记忆单元之间设置有隔离晶体管。透过设置超过一对记忆单元于记忆体电路100A之中，可在记忆体电路100A之中形成记忆体阵列。
请再看到图2A及图2B，图2A为根据本揭露内容的第二实施方式绘示记忆体装置300的记忆体电路300A的等效电路图，而图2B为对应图2A的第一记忆单元110、隔离晶体管130以及第二记忆单元120的结构的剖面示意图。为了不使附图过于复杂，图2A仅绘示两列的晶体管，且每一列的晶体管数量为五个，然而，其非用以限定本揭露内容，于其他实施方式中，晶体管阵列可采如图2A的晶体管配置并延伸配置更多的晶体管。本实施方式与第一实施方式的至少一个差异点在于，本实施方式的记忆体装置300的层间介电质层246会覆盖在隔离晶体管130的栅极结构228上，以使隔离晶体管130的第五栅极端G5具有浮动电位。
在隔离晶体管130的第五栅极端G5是具有浮动电位的情况下，隔离晶体管130不会被导通，故其可达到将第一双极性阻变式晶体管112的第二源极/漏极端S2电性隔离于第二双极性阻变式晶体管122的第三源极/漏极端S3的效果，从而防止第一记忆单元110与第二记忆单元120之间有漏电流产生。也就是说，可如同前述的方式，抑制溜径电流自第二记忆单元120回流至同列的第一记忆单元110。此外，本实施方式的记忆单元的操作方式可与第一实施方式雷同，在此不再赘述。
请再看到图3A及图3B，图3A为根据本揭露内容的第三实施方式绘示记忆体装置400的记忆体电路400A的等效电路图，而图3B为对应图3A的第一记忆单元110、介电绝缘结构270以及第二记忆单元120的结构的剖面示意图。为了不使附图过于复杂，图3A仅绘示两列的晶体管，且每一列的晶体管数量为五个，然而，其非用以限定本揭露内容，于其他实施方式中，晶体管阵列可采如图3A的晶体管配置并延伸配置更多的晶体管。本实施方式与第一实施方式的至少一个差异点在于，本实施方式的记忆体装置400还包含介电绝缘结构270，其中介电绝缘结构270配置于第一双极性阻变式晶体管112与第二双极性阻变式晶体管122之间。
配置于第一双极性阻变式晶体管112与第二双极性阻变式晶体管122之间的介电绝缘结构270可做为记忆体装置400内的隔离区域，并用以使第一双极性阻变式晶体管112电性隔离于第二双极性阻变式晶体管122。进一步来说，介电绝缘结构270是可设置以取代隔离晶体管130(请见图1B)，借以防止第一记忆单元110与第二记忆单元120之间有漏电流产生。也就是说，可如同前述的方式，抑制溜径电流自第二记忆单元120回流至同列的第一记忆单元110。介电绝缘结构270可视为浅沟隔离(shallow trench isolation；STI)结构，并设置在基板200以及鳍片结构210内且由层间介电质层246覆盖。介电绝缘结构270具有绝缘材料于其内，像是一或多层的氧化硅、氮化硅、氮氧化硅(SiON)、氮碳氧化硅(SiOCN)、氟掺杂硅酸盐玻璃(fluorine-doped silicate glass,FSG)或低k介电材料。
综上所述，本揭露内容的记忆体装置包含记忆体电路，其中记忆体电路可以是使用双极性阻变式晶体管所成的电阻式记忆体电路。记忆体装置包含第一记忆单元、第二记忆单元以及电性绝缘特征，其中电性绝缘特征耦接或位在第一记忆单元与第二记忆单元之间。第一记忆单元包含第一双极性阻变式晶体管以及第一控制晶体管，其中第一控制晶体管可控制第一双极性阻变式晶体管的导通与否。第二记忆单元包含第二双极性阻变式晶体管以及第二控制晶体管，其中第二控制晶体管可控制第二双极性阻变式晶体管的导通与否。第一双极性阻变式晶体管以及第二双极性阻变式晶体管可包含采高介电材料与金属栅极(High k-Metal-Gate；HKMG)的架构配置的栅极结构。当记忆体电路进行写入或读取的时候，电性绝缘特征可用以防止第一记忆单元与第二记忆单元之间有漏电流产生。举例来说，可如同前述的方式，抑制溜径电流自第二记忆单元回流至同列的第一记忆单元。
除此之外，第一控制晶体管、第一双极性阻变式晶体管、隔离晶体管、第二双极性阻变式晶体管以及第二控制晶体管的栅极结构可配置在同一个鳍片结构上。也就是说，第一控制晶体管、第一双极性阻变式晶体管、隔离晶体管、第二双极性阻变式晶体管以及第二控制晶体管可以是透过相同制程来完成，从而减少制程中使用的光罩以及降低制程的成本。
虽然本发明已以多种实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (14)

1.一种非挥发性记忆体，其特征在于，包含：
一第一记忆单元，包含互相电性连接的一第一双极性阻变式晶体管与一第一控制晶体管，其中该第一双极性阻变式晶体管电性连接至一字符线定址驱动电路，该第一控制晶体管电性连接至一控制线定址驱动电路，且当该控制线定址驱动电路驱动该第一控制晶体管时，该第一双极性阻变式晶体管透过该第一控制晶体管接收来自一位线定址驱动电路的一第一电流；
一第二记忆单元，包含互相电性连接的一第二双极性阻变式晶体管与一第二控制晶体管，其中该第二双极性阻变式晶体管电性连接至该字符线定址驱动电路，该第二控制晶体管电性连接至该控制线定址驱动电路，且当该控制线定址驱动电路驱动该第二控制晶体管时，该第二双极性阻变式晶体管透过该第二控制晶体管接收来自该位线定址驱动电路的一第二电流；以及
一隔离晶体管，耦接于该第一记忆单元与该第二记忆单元之间，用以使该第一记忆单元与该第二记忆单元互相电性隔离，其中该隔离晶体管具有一栅极端、一第一端与一第二端，该第一端直接连接到该第一双极性阻变式晶体管，该第二端直接连接到该第二双极性阻变式晶体管，该隔离晶体管的该栅极端具有一接地电压与一浮动电压，使得该隔离晶体管总是不导通，该隔离晶体管由单一个金属氧化物半导体晶体管装置组成。
2.根据权利要求1所述的非挥发性记忆体，其特征在于，还包含：
一鳍片结构，沿一方向延伸，其中该第一控制晶体管、该第一双极性阻变式晶体管、该隔离晶体管、该第二双极性阻变式晶体管以及该第二控制晶体管的多个栅极结构沿该方向依序排列在该鳍片结构上。
3.根据权利要求1所述的非挥发性记忆体，其特征在于，该隔离晶体管具有一栅极端，且该栅极端经由一地线电性连接于一接地线定址驱动电路。
4.根据权利要求1所述的非挥发性记忆体，其特征在于，该隔离晶体管包含一栅极结构，且该非挥发性记忆体还包含一层间介电质(inter-layer dielectric；ILD)层，该层间介电质层覆盖在该隔离晶体管的该栅极结构上，以使该隔离晶体管的一栅极端具有浮动(floating)电位。
5.一种非挥发性记忆体，其特征在于，包含：
一第一记忆单元，包含互相电性连接的一第一双极性阻变式晶体管与一第一控制晶体管，其中该第一双极性阻变式晶体管电性连接至一字符线定址驱动电路，该第一控制晶体管电性连接至一控制线定址驱动电路，且当该控制线定址驱动电路驱动该第一控制晶体管时，该第一双极性阻变式晶体管透过该第一控制晶体管接收来自一位线定址驱动电路的一第一电流；
一第二记忆单元，包含互相电性连接的一第二双极性阻变式晶体管与一第二控制晶体管，其中该第二双极性阻变式晶体管电性连接至该字符线定址驱动电路，该第二控制晶体管电性连接至该控制线定址驱动电路，且当该控制线定址驱动电路驱动该第二控制晶体管时，该第二双极性阻变式晶体管透过该第二控制晶体管接收来自该位线定址驱动电路的一第二电流；
一隔离晶体管，配置于该第一双极性阻变式晶体管与该第二双极性阻变式晶体管之间，用以使该第一记忆单元与该第二记忆单元互相电性隔离，其中该隔离晶体管具有一栅极端，该隔离晶体管的该栅极端具有一接地电压与一浮动电压，使得该隔离晶体管总是不导通，该隔离晶体管由单一个金属氧化物半导体晶体管装置组成；以及
一鳍片结构，沿一方向延伸，其中该第一控制晶体管、该第一双极性阻变式晶体管、该第二双极性阻变式晶体管以及该第二控制晶体管的多个栅极结构沿该方向依序排列在该鳍片结构上，且该隔离晶体管位于该鳍片结构内。
6.一种非挥发性记忆体，其特征在于，包含：
一第一双极性阻变式晶体管，具有一第一源极/漏极端以及一第二源极/漏极端；
一第一控制晶体管，电性连接于一第一位线与该第一双极性阻变式晶体管的该第一源极/漏极端之间，以使该第一双极性阻变式晶体管透过该第一控制晶体管电性连接至该第一位线；
一第二双极性阻变式晶体管，具有一第三源极/漏极端以及一第四源极/漏极端；
一第二控制晶体管，电性连接于一第二位线与该第二双极性阻变式晶体管的该第四源极/漏极端之间，以使该第二双极性阻变式晶体管透过该第二控制晶体管电性连接至该第二位线；以及
一隔离晶体管，耦接于该第一双极性阻变式晶体管的该第二源极/漏极端与该第二双极性阻变式晶体管的该第三源极/漏极端之间，其中该隔离晶体管具有一栅极端、一第一端与一第二端，该第一端直接连接到该第一双极性阻变式晶体管的该第二源极/漏极端，该第二端直接连接到该第二双极性阻变式晶体管的该第三源极/漏极端，该隔离晶体管的该栅极端具有一接地电压与一浮动电压，使得该隔离晶体管总是不导通，该隔离晶体管由单一个金属氧化物半导体晶体管装置组成。
7.根据权利要求6所述的非挥发性记忆体，其特征在于，该第一位线以及该第二位线电性连接于一位线定址驱动电路，该第一双极性阻变式晶体管具有一第一栅极端，该第二双极性阻变式晶体管具有一第二栅极端，且该非挥发性记忆体还包含：
一第一字符线，用以使该第一双极性阻变式晶体管的该第一栅极端电性连接于一字符线定址驱动电路，其中该第一双极性阻变式晶体管的电阻值是透过该位线定址驱动电路与该字符线定址驱动电路施加在该第一双极性阻变式晶体管上的电压差或通过的电流值而具有两种以上的稳定状态；以及
一第二字符线，用以使该第二双极性阻变式晶体管的该第二栅极端电性连接于该字符线定址驱动电路，其中该第二双极性阻变式晶体管的电阻值是透过该位线定址驱动电路与该字符线定址驱动电路施加在该第二双极性阻变式晶体管上的电压差或通过的电流值而具有两种以上的稳定状态。
8.根据权利要求6所述的非挥发性记忆体，其特征在于，该第一源极/漏极端和第二源极/漏极端之间为用以控制电流导通的一通道，且该第一双极性阻变式晶体管还包含一栅极结构，且该栅极结构包含：
一对间隙物；
至少一栅极金属层，设置于该对间隙物之间并位于该通道之上；
一高介电材料层，设置于该对间隙物之间并位于该通道与该栅极金属层之间；
一半导体氧化物层，设置于该对间隙物之间并位于该高介电材料层与该通道之间；以及
一阻障层，设置于该对间隙物之间并位于该高介电材料层与该栅极金属层之间。
9.根据权利要求6所述的非挥发性记忆体，其特征在于，还包含：
一鳍片结构，沿一方向延伸，其中该第一控制晶体管、该第一双极性阻变式晶体管、该隔离晶体管、该第二双极性阻变式晶体管以及该第二控制晶体管的多个栅极结构沿该方向依序排列在该鳍片结构上。
10.根据权利要求6所述的非挥发性记忆体，其特征在于，该隔离晶体管具有一栅极端，且该栅极端经由一地线电性连接于一接地线定址驱动电路。
11.根据权利要求6所述的非挥发性记忆体，其特征在于，该隔离晶体管包含一栅极结构，且该非挥发性记忆体还包含一层间介电质(inter-layer dielectric；ILD)层，该层间介电质层覆盖在该隔离晶体管的该栅极结构上，以使该隔离晶体管的一栅极端具有浮动(floating)电位。
12.一种非挥发性记忆体的操作方法，其特征在于，包含：
透过一第一控制线以及一第一位线驱动并导通一第一记忆单元的一第一控制晶体管；
将一第一电流自一位线定址驱动电路透过该第一控制晶体管以及该第一位线输入至该第一记忆单元的一第一双极性阻变式晶体管；
经由该位线定址驱动电路选定该第一位线以及经由一字符线定址驱动电路选定一第一字符线，施加偏压于该第一双极性阻变式晶体管；
透过一第二控制线以及一第二位线驱动并导通一第二记忆单元的一第二控制晶体管；
将一第二电流自该位线定址驱动电路透过该第二控制晶体管以及该第二位线输入至该第二记忆单元的一第二双极性阻变式晶体管；
经由该位线定址驱动电路选定该第二位线以及经由该字符线定址驱动电路选定一第二字符线，施加偏压于该第二双极性阻变式晶体管；以及
透过关闭一隔离晶体管的一通道，电性隔离该第一双极性阻变式晶体管与该第二双极性阻变式晶体管，其中该隔离晶体管具有一栅极端，该隔离晶体管的该栅极端具有一接地电压与一浮动电压，使得该隔离晶体管总是不导通，该隔离晶体管由单一个金属氧化物半导体晶体管装置组成。
13.根据权利要求12所述的操作方法，其特征在于，还包含：
施加一第一偏压于该第一双极性阻变式晶体管，以使该第一双极性阻变式晶体管的电阻值为一第一状态；以及
施加一第二偏压于该第一双极性阻变式晶体管，以使该第一双极性阻变式晶体管的电阻值自该第一状态改变为一第二状态。
14.根据权利要求13所述的操作方法，其特征在于，还包含：
经由该位线定址驱动电路选定该第一位线以及经由该字符线定址驱动电路选定该第一字符线，产生通过该第一双极性阻变式晶体管的电流，以判断该第一双极性阻变式晶体管的电阻值是为该第一状态或该第二状态。
CN201810320176.3A 2017-04-11 2018-04-11 非挥发性记忆体及其操作方法 Active CN108694983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762484390P 2017-04-11 2017-04-11
US62/484,390 2017-04-11

Publications (2)

Publication Number Publication Date
CN108694983A CN108694983A (zh) 2018-10-23
CN108694983B true CN108694983B (zh) 2021-03-30

Family

ID=63711852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810320176.3A Active CN108694983B (zh) 2017-04-11 2018-04-11 非挥发性记忆体及其操作方法

Country Status (3)

Country Link
US (1) US10756267B2 (zh)
CN (1) CN108694983B (zh)
TW (1) TWI686930B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331947B1 (en) * 1999-10-04 2001-12-18 U.S. Philips Corporation Non-volatile MOS RAM cell with capacitor-isolated nodes that are radiation accessible for rendering a non-permanent programmed information in the cell a non-volatile one
CN1379476A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 增加偶合比的非挥发性存储装置及其制造方法
US6709920B2 (en) * 2000-07-11 2004-03-23 Samsung Electronics Co., Ltd. Method of fabricating a non-volatile memory device having a tunnel-insulating layer including more than two portions of different thickness
CN101359507A (zh) * 2008-06-20 2009-02-04 清华大学 基于低压工艺的非挥发性存储器单元及阵列和操作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373352B1 (ko) * 1999-06-28 2003-02-25 주식회사 하이닉스반도체 셀 저장노드의 전압다운 보상을 위한 저항을 갖는 강유전체 메모리 장치의 메모리 셀
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
JP2008211049A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 半導体記憶装置及びその製造方法
US8004871B2 (en) * 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
US8654560B2 (en) * 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
KR101652333B1 (ko) * 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
CN102544076A (zh) * 2010-12-23 2012-07-04 中国科学院微电子研究所 一种双极晶体管选通的阻变存储器、阵列及其制造方法
FR2970593B1 (fr) * 2011-01-19 2013-08-02 Centre Nat Rech Scient Cellule mémoire volatile/non volatile compacte
FR2970590B1 (fr) * 2011-01-19 2013-02-01 Centre Nat Rech Scient Cellule mémoire volatile/non volatile sans charge
FR2970589B1 (fr) * 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile
FR2970592B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile programmable
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
FR2976712B1 (fr) * 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
FR2976711B1 (fr) * 2011-06-15 2014-01-31 Centre Nat Rech Scient Cellule memoire avec memorisation volatile et non volatile
US8681529B2 (en) * 2011-11-10 2014-03-25 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
US8704206B2 (en) * 2011-11-21 2014-04-22 Avalanche Technology Inc. Memory device including transistor array with shared plate channel and method for making the same
KR102212267B1 (ko) * 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI555248B (zh) * 2014-07-28 2016-10-21 國立交通大學 一種反及型態阻變式快閃記憶體電路及操作

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331947B1 (en) * 1999-10-04 2001-12-18 U.S. Philips Corporation Non-volatile MOS RAM cell with capacitor-isolated nodes that are radiation accessible for rendering a non-permanent programmed information in the cell a non-volatile one
US6709920B2 (en) * 2000-07-11 2004-03-23 Samsung Electronics Co., Ltd. Method of fabricating a non-volatile memory device having a tunnel-insulating layer including more than two portions of different thickness
CN1379476A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 增加偶合比的非挥发性存储装置及其制造方法
CN101359507A (zh) * 2008-06-20 2009-02-04 清华大学 基于低压工艺的非挥发性存储器单元及阵列和操作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Non-volatile Spin-Transfer Torque RAM (STT-RAM): An analysis of chip data, thermal stability and scalability";A. Driskill-Smith等;《2010 IEEE International Memory Workshop》;20100617;第1-3页 *
"Non-volatile spin-transfer torque RAM (STT-RAM)";E. Chen等;《68th Device Research Conference》;20100819;第249-252页 *
"非挥发性半导体存储器技术研究";王政;《中国优秀硕士学位论文全文数据库•信息科技辑》;20100815;第2010年卷(第8期);第I137-16页 *

Also Published As

Publication number Publication date
TW201838156A (zh) 2018-10-16
CN108694983A (zh) 2018-10-23
US10756267B2 (en) 2020-08-25
TWI686930B (zh) 2020-03-01
US20180294406A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
US10229746B2 (en) OTP memory with high data security
US9673257B1 (en) Vertical thin film transistors with surround gates
US10192615B2 (en) One-time programmable devices having a semiconductor fin structure with a divided active region
US8830720B2 (en) Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US8913415B2 (en) Circuit and system for using junction diode as program selector for one-time programmable devices
US9236141B2 (en) Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9530824B2 (en) Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor
US10249379B2 (en) One-time programmable devices having program selector for electrical fuses with extended area
US9305973B2 (en) One-time programmable memories using polysilicon diodes as program selectors
US9165933B2 (en) Vertical bit line TFT decoder for high voltage operation
US10916317B2 (en) Programmable resistance memory on thin film transistor technology
US20150003142A1 (en) Method and structure for reliable electrical fuse programming
US20140016394A1 (en) Ccircuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US20130148409A1 (en) Circuit and system of using finfet for building programmable resistive devices
US9831288B2 (en) Integrated circuit cointegrating a FET transistor and a RRAM memory point
US10355129B2 (en) Vertical transistors with sidewall gate air gaps and methods therefor
US20150333103A1 (en) Vertical random access memory with selectors
US9218875B2 (en) Resistive non-volatile memory
US20180138292A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US12002527B2 (en) Programmable resistance memory on wide-bandgap semiconductor technologies
US10923204B2 (en) Fully testible OTP memory
US10541273B2 (en) Vertical thin film transistors with isolation
CN108694983B (zh) 非挥发性记忆体及其操作方法
US9754999B1 (en) Vertical thin film transistors with surround gates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant