CN108666836A - 重新匹配脚位的pci-e柔性转接卡 - Google Patents

重新匹配脚位的pci-e柔性转接卡 Download PDF

Info

Publication number
CN108666836A
CN108666836A CN201710200939.6A CN201710200939A CN108666836A CN 108666836 A CN108666836 A CN 108666836A CN 201710200939 A CN201710200939 A CN 201710200939A CN 108666836 A CN108666836 A CN 108666836A
Authority
CN
China
Prior art keywords
pin
wiring
pci
foot
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710200939.6A
Other languages
English (en)
Inventor
陈亮合
陈彦为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710200939.6A priority Critical patent/CN108666836A/zh
Priority to PCT/CN2017/000447 priority patent/WO2018176181A1/zh
Publication of CN108666836A publication Critical patent/CN108666836A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一种重新匹配脚位的PCI‑E柔性转接卡，其上是具有PCIe接口所定义及排序脚位的各引脚，而各引脚依高速差分信号的匹配原理，并予以重新匹配各引脚，各引脚能为排线、并排线及软性电路板等的柔性材料做好匹配，从物理上解决由PCIe接口所留下的缺失，导致PCI‑E柔性转接卡的传输障碍，或是信号不够完整的诸多问题。

Description

重新匹配脚位的PCI-E柔性转接卡
技术领域
本发明是有关一种重新匹配脚位的PCI-E柔性转接卡，尤指一种具有PCIe接口所定义及排序脚位的各引脚，而各引脚依高速差分信号的匹配原理，各引脚专为等距规格的排线、并排线及软性电路板等的柔性材料做好匹配，从物理上排除差分信号的干扰问题，用以提升信号的完整性，并调整尺寸，用以提升成品的适用性。
背景技术
按，有关「PCI Express」的接口，在2001年英特尔开发者论坛(IDF)上，由Intel所公布的总线第三代的I/O技术。该总线是由Intel支持的AWG(Arapahoe Work Group)负责制定。2002年移交PCI特殊兴趣组织(PCI-SIG)，在经过稽核后将它公布，并且正名为「PCIExpress」(简称PCIe)。如图1A、图1B所示是为PCIe接口所定义及排序脚位的各引脚。如图2A、图2B、图2C、图2D及图2E所示是为业界根据图1A、图1B所示，而制作具有一PCIe接口的连接器10，其中包含：插座11与金手指12，由于这是一个业界的共享标准，因此，本人也毫不犹豫依照图1A、图1B所示，而发明一种高频信号双层排线转接卡，并揭露于美国专利第9,215,834号，乃以该连接器10的PCIe接口特性，即可制作一第一及第二焊盘21、22，如图3A、图3B、图3C、图3D、图3E及图3F所示，其该第一焊盘21正面的A面211及相反侧的B面212是分别设有一A组接线脚位(A)及B组接线脚位(B)，与具有该第二焊盘22正面的A’面221及相反侧的B’面222是分别设有一A组插入脚位及B组插入脚位，并进一步制作成一个PCI-E排线转接卡20，如图4A、图4B所示，其分别调整成至少具有A1接线引脚～A82接线引脚(A1～A82)共有82个引脚、B1接线引脚～B82接线引脚(B1～B82)共有82个引脚、A1插入引脚～A82插入引脚(A’1～A’82)共有82个引脚及B1插入引脚～B82插入引脚(B’1～B’82)共有82个引脚，且该A1插入引脚～A82插入引脚(A’1～A’82)及B1插入引脚～B82插入引脚(B’1～B’82)是分别电性连接该A1接线引脚～A82接线引脚(A1～A82)及B1接线引脚～B82接线引脚(B1～B82)，并以该A1接线引脚～A32接线引脚(A1～A32)、B1接线引脚～B32接线引脚(B1～B32)分别对应图1A、图1B所示的序号(1～32)。
承上，依PCIe接口所定义及排序脚位的各引脚及各引脚的间距为1.0mm的配置，该PCI-E排线转接卡20所电性连接的排线宽度，乃受制于各该接线引脚的间距1.0mm而过于宽大，进一步来说，PCIe界面是一种双向，高速且由多对串联起来的差分信号，且依高频信号的传输原理，在每一对的差分信号之间的地线数量或间距，须以一定的比例来匹配，能阻止EMI的扩散和干扰，并让每一对的I/O信号，都能利用各自的耦合来保持信号的稳定性和完整性。于是发明人进一步的推论，两对不同速率却是相邻的差分信号对，夹在它们之间的地线数量或间距，应以速率较高的匹配为要求，尤其是特性阻抗无法预期的一般排线，如图4A、图4B所示，该PCI-E排线转接卡20是依照图1A、图1B的各引脚所制作出来的实际布线，A面线路的布线在下层，B面的线路布线在上层，他们是重叠的，完成之后就是正面和反面，例如：在A面的线路中的A16接线引脚、A17接线引脚为差分信号对，而间距需为1.0mm，且每对高速差分信号对之间需为一对地线引脚，例如：A25接线引脚、A26接线引脚为差分信号对与A29接线引脚、A30接线引脚为差分信号对之间具有A27接线引脚、A28接线引脚，而A27接线引脚、A28接线引脚乃为一对地线引脚，结果该4A图所示，在A面的A13接线引脚、A14接线引脚也是差分信号的参考时钟(在图1A中已经有标示)，与A16接线引脚、A17接线引脚之间具有A15接线引脚，而A15接线引脚乃为一个地线引脚，因此，只配置了一个地线引脚，而违反了高速差分信号的匹配逻辑，如图4A所示，其该A1插入引脚～A18插入引脚(A’1～A’18)是分别电性连接该A1接线引脚～A18接线引脚(A1～A18)中的布线，因该第一及第二焊盘21、22的尺寸限制，不能任意游走的布线路径，使得参考时钟和与的相邻的高速差分信号，因地线的数量，或间距的匹配不能得到完全的隔离效果，所以这两对不该耦合的信号，就在排线还没有接上的前混合在一起了，如该第一及第二焊盘21、22不是多层的PCB板而没有地线层，那A面211的A14接线引脚的参考时钟，还因完全没有隔离，而与B面212的B14接线引脚，也是高速差分信号的脚位，构成上下的重叠，于是混乱的差分信号就有A13接线引脚与A14接线引脚、A16接线引脚与A17接线引脚、A14接线引脚与B14接线引脚的三个差分信号对，难怪本人遵照PCIe界面的脚位所制作该PCI-E排线转接卡20，会随着长度的增加而越发不稳。
次按，本人所研发高频信号双层排线转接卡的柔性转接排线30A，如图5A所示，其所用的线材是以间距和线径规格产业编号为UL2651、UL2678等押出的排线，或是由单条有绝缘层导线并制而成其它编号的并合的排线，该绝缘层为PVC或铁氟龙材料所构成，但无法解决差分信号对混乱的问题；3M公司研发一种遮蔽式电缆30B，如图5B所示，其需预先设计两条导线为一组，各组具有一定间距的排列，并被铝箔等遮蔽层包覆的裸铜或镀银铜线的导线，以特殊制程压制而成；由其它厂商自制研发另一种遮蔽式电缆30C，如图5C所示，其被铝箔等遮蔽包覆的裸铜或镀银铜线的导线，虽两种遮蔽式电缆30B、30C以遮蔽将一对对的信号对完全分隔，可降低差分信号对混乱的问题，但制程较为昂贵。
是以，发明人有鉴于PCIe界面的疏失所衍生的种种障碍，继前一专利的申请之后，思及解决的方法及主要的课题。
发明内容
本发明所要解决的主要技术问题在于，克服现有技术存在的上述缺陷，而提供一种重新匹配脚位的PCI-E柔性转接卡，其将信号延长转接而不失真的传输特性，并实现可弯折的功效，并调降成本的效益的PCI-E柔性转接卡，进而解决PCIe接口的研发到规范的颁定，因不曾考虑包含排线等柔性转接的应用，而在脚位的引脚的匹配上造成缺失。
本发明的又一目的，则在提供重新匹配脚位的PCI-E柔性转接卡，其对PCI-E接口的电性排线连接器而言，传输线的带宽越小灵活性就会越好，市场的接受度也会越高；由于本发明已将所有的差分信号对线做好了等距匹配，从而改善了信号的传输质量。
本发明解决其技术问题所采用的技术方案是：
一种重新匹配脚位的PCI-E柔性转接卡，包括：
一提供PCI-E接口的电性排线连接器，其具备一第一及第二端，该第一端上是设有一排线焊接用的第一焊盘；该第二端是平行对应该第一焊盘，其上另设有一插槽用的第二焊盘，且该第一焊盘正面的A面及相反侧的B面是分别设有一A组接线脚位及B组接线脚位，该A组接线脚位及B组接线脚位是分别依该PCI-E接口的电性排线连接器所传输至少一倍速率，而调整成至少具有A1接线引脚～A18接线引脚共有18个引脚及至少具有B1接线引脚～B18接线引脚共有18个引脚，并相对应该第二焊盘的A面及B面是分别设有一A组插入脚位及B组插入脚位，该A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是至少设成x1通道，而调整成至少具有A1插入引脚～A18插入引脚共有18个引脚及至少具有B1插入引脚～B18插入引脚共有18个引脚，且该A1插入引脚～A18插入引脚及B1插入引脚～B18插入引脚是分别电性连接该A1接线引脚～A18接线引脚及B1接线引脚～B18接线引脚；其特征在于：该B13接线引脚是设定成一第一地线引脚及该A15接线引脚是设定成一第二地线引脚，并以该B13接线引脚及A15接线引脚为基准，而分别增加一第三地线引脚及第四地线引脚，令该第三地线引脚及第四地线引脚可插入原来该B14接线引脚及A16接线引脚的位置，使该第一地线引脚及第三地线引脚重新匹配是相对应于该A13接线引脚所设定的正参考时钟及A14接线引脚所设定的负参考时钟，与该第二地线引脚及第四地线引脚重新匹配是相对应于该B15接线引脚所设定的0号通道传输数据打开及B16接线引脚所设定的0号通道传输数据关闭，形成一以地线重新匹配的参考时钟差分对及0号通道传输数据。
依据前揭特征，该A组接线脚位、B组接线脚位、A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是设成x4通道，而分别调整成32个引脚，该32个引脚是由A1接线引脚～A32接线引脚、B1接线引脚～B32接线引脚、A1插入引脚～A32插入引脚及B1插入引脚～B32插入引脚所构成，并配合该第三地线引脚及第四地线引脚。
依据前揭特征，该A32接线引脚及B30接线引脚的保留脚是删除。
依据前揭特征，该A组接线脚位、B组接线脚位、A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是设成x8通道或x16通道，而分别调整成包括该32个引脚的49个引脚或82个引脚，并配合该第三地线引脚及第四地线引脚、删除A32接线引脚及B30接线引脚的保留脚。
依据前揭特征，该PCI-E接口的电性排线连接器为软性电路板，且该A1插入引脚～A32插入引脚、B1插入引脚～B32插入引脚形成一提供硬性电路板结合的压合区。
依据前揭特征，该A组接线脚位及B组接线脚位经该地线重新匹配后，而能稳定差分信号对的传输，使各该接线引脚的线径能缩小，形成各该接线引脚的线间距从原来1.0mm缩小至0.5mm～0.635mm，让原来的该A组接线脚位及B组接线脚位的宽度形成一提供传输线的带宽缩至原来的50％～63.5％。
借助上揭技术手段，将现有图1A、1B中的PCIe接口的脚位，其同时在B面的B13接线引脚与A面的A15接线引脚，各增一个接线引脚形成该第一地线引脚与第二地线引脚，而将它重新编排成图7A、7B所示，其克服差分信号对的混乱，能以供柔性的连接的用，便可在该A组插入脚位及B组插入脚位的间距与排序维持不变的情况下，改善且完成该PCI-E柔性转接卡的制作，因此，不但能满足A面的A13接线引脚与A14接线引脚乃为参考时钟差分信号对线，与相邻A面的A17接线引脚与A18接线引脚乃为I/O差分信号对线所需的接地与隔离的外，就连该电性排线连接器为PCB板，该PCB板上的A面的A14接线引脚与B面的B14接线引脚的布线路径也会被错开，因此上下重叠的问题也一并获得解决，且从所传输的PCI-E传输通道是设成x1、x4、x8到x16通道，甚至x32通道的引脚，A面与B面的每一对差分信号对线，也都保有原来的对称和排序，当然，如有必要还可将A面的A32接线引脚与B面的B32接线引脚的备用脚位一并删除，以维持原来的脚位总数，所以此一接地脚位的增订，对于高速差分信号线的脚位匹配，比起原先只为PCB布线规则所制定的标准接口，就更为完善了。
本发明的有益效果是，其将信号延长转接而不失真的传输特性，并实现可弯折的功效，并调降成本的效益的PCI-E柔性转接卡，进而解决PCIe接口的研发到规范的颁定，因不曾考虑包含排线等柔性转接的应用，而在脚位的引脚的匹配上造成缺失。其对PCI-E接口的电性排线连接器而言，传输线的带宽越小灵活性就会越好，市场的接受度也会越高；由于本发明已将所有的差分信号对线做好了等距匹配，从而改善了信号的传输质量。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1A是现有PCIe3.0的1～18引脚说明。
图1B是现有PCIe3.0的19～32引脚说明。
图2A是现有PCIe3.0的连接器立体图。
图2B是现有PCIe3.0的连接器俯视图。
图2C是现有PCIe3.0的连接器前视图。
图2D是现有PCIe3.0的连接器仰视图。
图2E是现有PCIe3.0的连接器后视图。
图3A是现有高频信号双层排线转接卡的第一焊盘端面图。
图3B是现有高频信号双层排线转接卡的第一焊盘正面图。
图3C是现有高频信号双层排线转接卡的第一焊盘反面图。
图3D是现有高频信号双层排线转接卡的第二焊盘端面图。
图3E是现有高频信号双层排线转接卡的第二焊盘正面图。
图3F是现有高频信号双层排线转接卡的第二焊盘反面图。
图4A是现有高频信号双层排线转接卡的A1～A82接线引脚、A1～A82插入引脚示意图。
图4B是现有高频信号双层排线转接卡的B1～B82接线引脚、B1～B82插入引脚示意图。
图5A是现有柔性转接排线的结构示意图。
图5B是现有一种遮蔽式电缆的结构示意图。
图5C是现有另一种遮蔽式电缆的结构示意图。
图6A是本发明重新匹配PCIe3.0的1～19引脚说明。
图6B是本发明重新匹配PCIe3.0的20～32引脚说明。
图7A是本发明重新匹配的A1～A82接线引脚、A1～A82插入引脚示意图。
图7B是本发明重新匹配的B1～B82接线引脚、B1～B82插入引脚示意图。
图7C是图7A中7C所指的放大图。
图7D是图7B中7D所指的放大图。
图7E是本发明A接线脚位的宽度缩小电路布线图。
图7F是本发明B接线脚位的宽度缩小电路布线图。
图7G是图7E中7G所指的放大图。
图7H是图7F中7H所指的放大图。
图中标号说明：
40 PCI-E柔性转接卡
41 电性排线连接器
42 第一端
421 第一焊盘
4211 A面
4212 B面
43 第二端
431 第二焊盘
4311 A’面
4312 B’面
A A组接线脚位
A1～A82A1接线引脚～A82接线引脚
B B组接线脚位
B1～B82B1接线引脚～B82接线引脚
A’ A组插入脚位
A’1～A’82A1插入引脚～A82插入引脚
B’B组插入脚位
B’1～B’82B1插入引脚～B82插入引脚
C 时钟引线
D 带宽
E 插入引脚的线间距
E’ 差分信号对线的宽线间距
G1 第一地线引脚
G2 第二地线引脚
G3 第三地线引脚
G4 第四地线引脚
S1～S9 第一差分信号对线～第九差分信号对线
a 第一间距
b 第二间距
c 第三间距
d 第四间距
e 接线引脚的线间距
e’ 差分信号对线的窄线间距
具体实施方式
首先，请参阅图6A～图7H所示，本发明的重新匹配脚位的PCI-E柔性转接卡40较佳实施例包含有：一提供PCI-E接口的电性排线连接器41，其具备一第一及第二端42、43，该第一端42上是设有一排线焊接用的第一焊盘421；该第二端43是平行对应该第一焊盘421，其上另设有一插槽用的第二焊盘431，且该第一焊盘421正面的A面4211及相反侧的B面4212是分别设有一A组接线脚位(A)及B组接线脚位(B)，该A组接线脚位(A)及B组接线脚位(B)是分别依该PCI-E接口的电性排线连接器41所传输的PCI-E传输通道是至少设成x1通道，而调整成至少具有A1接线引脚～A18接线引脚(A1～A18)共有18个引脚及至少具有B1接线引脚～B18接线引脚(B1～B18)共有18个引脚，并相对应该第二焊盘431的A’面4311及B’面4312是分别设有一A组插入脚位(A’)及B组插入脚位(B’)，该A组插入脚位(A’)及B组插入脚位(B’)是分别依该PCI-E接口的电性排线连接器41所传输至少一倍速率(1X)，而调整成至少具有A1插入引脚～A18插入引脚(A’1～A’18)共有18个引脚及至少具有B1插入引脚～B18插入引脚(B’1～B’18)共有18个引脚，而该A1插入引脚～A18插入引脚(A’1～A’18)及B1插入引脚～B18插入引脚(B’1～B’18)是分别电性连接该A1接线引脚～A18接线引脚(A1～A18)及B1接线引脚～B18接线引脚(B1～B18)。上述构成是为先前技术(prior art)，非本发明的专利标的，容不赘述。
参考图6A、图6B所示的重新匹配PCIe3.0引脚说明，而制作成如图7A、图7B、图7C、图7D所示的重新匹配的A1～A82接线引脚(A1～A82)、A1～A82插入引脚(A’1～A’82)、B1～B82接线引脚(B1～B82)及B1～B82插入引脚(B’1～B’82)，而本发明的主要特征在于：该B13接线引脚(B13)是设定成一第一地线引脚(G1)及该A15接线引脚(A15)是设定成一第二地线引脚(G2)，并以该B13接线引脚(B13)及A15接线引脚(A15)为基准，而分别增加一第三地线引脚(G3)及第四地线引脚(G4)，令该第三地线引脚(G3)及第四地线引脚(G4)可插入原来该B14接线引脚(B14)及A16接线引脚(A16)的位置，使该第一地线引脚(G1)及第三地线引脚(G3)重新匹配是相对应于该A13接线引脚(A13)所设定的正参考时钟(REFCLK+)及A14接线引脚(A14)所设定的负参考时钟(REFCLK-)，与该第二地线引脚(G2)及第四地线引脚(G4)重新匹配是相对应于该B15接线引脚(B15)所设定的0号通道传输数据打开(HSOp(0))及B16接线引脚(B16)所设定的0号通道传输数据关闭(HSOn(0))，形成一以地线重新匹配的参考时钟差分对及0号通道传输数据，本实施例中，该A组接线脚位(A)、B组接线脚位(B)、A组插入脚位(A’)及B组插入脚位(B’)是分别依该PCI-E接口的电性排线连接器41所传输的PCI-E传输通道是设成x4通道，而分别调整成32个引脚，该32个引脚是由A1接线引脚～A32接线引脚(A1～A32)、B1接线引脚～B32接线引脚(B1～B32)、A1插入引脚～A32插入引脚(A’1～A’32)及B1插入引脚～B32插入引脚(B’1～B’32)所构成，并配合该第三地线引脚(G3)及第四地线引脚(G4)、删除该A32接线引脚(A32)及B30接线引脚(B30)的保留脚后，并分别对应图6A、图6B所示的序号(1～32)，换言之，现有图4、图4B所示的A、B面的32个接线引脚，经由本发明重新匹配后的A、B面4211、4212的33个接线引脚，亦可在该A、B面4211、4212各删1个保留脚而维持32个接线引脚。
承上，该A组接线脚位(A)、B组接线脚位(B)、A组插入脚位(A’)及B组插入脚位(B’)是分别依该PCI-E接口的电性排线连接器41所传输的PCI-E传输通道是设成x8通道或x16通道，而分别调整成包括该32个引脚的49个引脚或82个引脚，并配合该第三地线引脚(G3)及第四地线引脚(G4)、删除A32接线引脚(A32)及B30接线引脚(B30)的保留脚，如此一来，本发明的PCI-E柔性转接卡40的第一焊盘421，亦为金手指焊盘，而该第一焊盘421的A组接线脚位(A)及B组接线脚位(B)即为发明人重新编排过的脚位配置。
依发明人重新编排过的脚位配置，该PCI-E柔性转接卡40的第一焊盘421，必须为排线的焊接，在金手指端的A面4211的A15接线引脚(A15)与B面4212的A13接线引脚(A13)上，同时增加一条引线到焊接用的引脚上，这样才能让参考时钟的差分信号对线，与的相邻及与的呈上下重叠的两对差分信号对线，也能够和其它的I/O差分信号对线一样，拥有足以将它们一对一对隔离开来的匹配，而能各自进行信号的耦合，彻底改善信号的完整性。
进一步，自走线开始，将原来相隔1个引脚的间距，增加为相隔2个引脚，而能够与排列在后的差分信号对线，得到同等的隔离匹配，如：在A面4211来说，该A13接线引脚(A13)、A13插入引脚(A’13)、A15接线引脚(A15)及A15插入引脚(A’15)是设有一第一差分信号对线(S1)；该A16接线引脚(A16)、A16插入引脚(A’16)、A17接线引脚(A17)及A17插入引脚(A’17)是设有一第二差分信号对线(S2)；该A21接线引脚(A21)、A21插入引脚(A’21)、A22接线引脚(A22)及A22插入引脚(A’22)是设有一第三差分信号对线(S3)；该A25接线引脚(A25)、A25插入引脚(A’25)、A26接线引脚(A26)及A26插入引脚(A’26)是设有一第四差分信号对线(S4)；该A29接线引脚(A29)、A29插入引脚(A’29)、A30接线引脚(A30)及A30插入引脚(A’30)是设有一第五差分信号对线(S5)，因此，该第一差分信号对线(S1)与该第二差分信号对线(S2)之间经重新匹配脚位后，如同该第三差分信号对线(S3)与该第四差分信号对线(S4)、该第四差分信号对线(S4)与该第五差分信号对线(S5)之间形成两个引脚的第一间距(a)、及该第二差分信号对线(S2)与该第三差分信号对线(S3)之间形成三个引脚的第三间距(c)。又B面4212来说，该B12接线引脚(B12)、B12插入引脚(B’12)是设有一时钟引线(C)；B14接线引脚(B14)、B14插入引脚(A’14)及B15接线引脚(B15)、B15插入引脚(B’15)是设有一第六差分信号对线(S6)；该B19接线引脚(B19)、B19插入引脚(B’19)、B20接线引脚(B20)及B20插入引脚(B’20)是设有一第七差分信号对线(S7)；该B23接线引脚(B23)、B23插入引脚(B’23)、B24接线引脚(B24)、B24插入引脚(B’24)是设有一第八差分信号对线(S8)；该B27接线引脚(B27)、B27插入引脚(B’27)、B28接线引脚(B28)及B28插入引脚(B’28)是设有一第九差分信号对线(S9)，因此，该时钟引线(C)与该第六差分信号对线(S6)之间经重新匹配脚位后，如同该第七差分信号对线(S7)与该第八差分信号对线(S8)、该第八差分信号对线(S8)与该第九差分信号对线(S9)之间形成两个引脚的第二间距(b)、及该第六差分信号对线(S6)与该第七差分信号对线(S7)之间形成三个引脚的第四间距(d)。
另一实施例中，该PCI-E接口的电性排线连接器41为软性电路板(FPC)，且该A1插入引脚～A32插入引脚(A’1～A’32)、B1插入引脚～B32插入引脚(B’1～B’32)形成一提供硬性电路板结合的压合区，配合该PCI-E接口的电性排线连接器41是由该第二端再延伸出一第三端，该第三端上是设有一插槽用的第三焊盘；该第三端是平行对应该第三焊盘，且该第三焊盘正面的A面及相反侧的B面是分别设有另一A1插入引脚～A32插入引脚(A’1～A’32)、B1插入引脚～B32插入引脚(B’1～B’32)形成另一提供硬性电路板结合的压合区，使该软性电路板(FPC)以各该间距重新匹配后的差分信号对线为中心，而上、下所延伸出两个压合区来代替焊接，以软性电路板(FPC)代替排线的软硬结合板。
不仅如此，如图7E、图7F、图7G及图7H所示，其该A组接线脚位(A)及B组接线脚位(B)经该地线重新匹配后，每一对的差分信号，都能隔着两条导线以上的距离比例，各自耦合，而能稳定差分信号对的传输，如：该第一差分信号对线至该第九差分信号对线(S1～S9)的差分信号，以该第一及二间距(a、b)与该第三及四间距(c、d)的距离比例进行高速稳定传输，如此一来，各该接线引脚(A、B)的线径亦能缩小，使各该接线引脚(A、B)的线间距(e)从原来1.0mm缩小至0.5mm～0.635mm，形成各该差分信号对线(S1～S9)的窄线间距(e’)，乃至少为e’＝2e关系，与各该插入引脚(A’、B’)的线间距(E)为1.0mm，形成各该差分信号对线(S1～S9)的宽线间距(E’)，乃至少为E’＝2E，亦产生该窄线间距(e’)与该宽线间距(E’)具有2倍以上的间距的对应关系，仍维持各该差分信号对线(S1～S9)之间保持在该第一及二间距(a、b)与该第三及四间距(c、d)的距离比例，亦为2倍以上的间距，而不会相互干扰，让原来的该A组接线脚位(A)及B组接线脚位(B)的宽度形成一提供传输线的带宽(D)缩至原来的50％～63.5％，换言的，对于该PCI-E接口的电性排线连接器41而言，该传输线的带宽(D)越小灵活性就会越好，市场的接受度也会越高，由于本发明已将所有的差分信号对线做好了等距匹配，从而改善了信号的传输质量，所以可以使用线径较小的线材来制作，把原来1.0mm的间距缩小到0.635mm，甚至是0.5mm，而让原来的传输线的带宽(D)缩至原来的63.5％，甚至到50％。
综上所述，本发明所揭示的技术，其以两个PCI-E柔性转接卡40取代美国专利第9,215,834号所揭示第一基板、第二基板，并对称而以排线所形成的传输线进行电性连接，不但能够解决PCIe接口的设计的初，本发明还可依照比例，将原为间距1.0mm的各该接线引脚(A、B)，改用规格较小的线材，而把排线的宽度和厚度减到最低，用以提升成品的适用价值。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
综上所述，本发明在结构设计、使用实用性及成本效益上，完全符合产业发展所需，且所揭示的结构亦是具有前所未有的创新构造，具有新颖性、创造性、实用性，符合有关发明专利要件的规定，故依法提起申请。

Claims (6)

1.一种重新匹配脚位的PCI-E柔性转接卡，包括：
一提供PCI-E接口的电性排线连接器，其具备一第一及第二端，该第一端上是设有一排线焊接用的第一焊盘；该第二端是平行对应该第一焊盘，其上另设有一插槽用的第二焊盘，且该第一焊盘正面的A面及相反侧的B面是分别设有一A组接线脚位及B组接线脚位，该A组接线脚位及B组接线脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是至少设成x1通道，而调整成至少具有A1接线引脚～A18接线引脚共有18个引脚及至少具有B1接线引脚～B18接线引脚共有18个引脚，并相对应该第二焊盘的A面及B面是分别设有一A组插入脚位及B组插入脚位，该A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输至少一倍速率，而调整成至少具有A1插入引脚～A18插入引脚共有18个引脚及至少具有B1插入引脚～B18插入引脚共有18个引脚，且该A1插入引脚～A18插入引脚及B1插入引脚～B18插入引脚是分别电性连接该A1接线引脚～A18接线引脚及B1接线引脚～B18接线引脚；
其特征在于：
该B13接线引脚是设定成一第一地线引脚及该A15接线引脚是设定成一第二地线引脚，并以该B13接线引脚及A15接线引脚为基准，而分别增加一第三地线引脚及第四地线引脚，令该第三地线引脚及第四地线引脚可插入原来该B14接线引脚及A16接线引脚的位置，使该第一地线引脚及第三地线引脚重新匹配是相对应于该A13接线引脚所设定的正参考时钟及A14接线引脚所设定的负参考时钟，与该第二地线引脚及第四地线引脚重新匹配是相对应于该B15接线引脚所设定的0号通道传输数据打开及B16接线引脚所设定的0号通道传输数据关闭，形成一以地线重新匹配的参考时钟差分对及0号通道传输数据。
2.根据权利要求1所述的重新匹配脚位的PCI-E柔性转接卡，其特征在于，所述A组接线脚位、B组接线脚位、A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是设成x4通道，而分别调整成32个引脚，该32个引脚是由A1接线引脚～A32接线引脚、B1接线引脚～B32接线引脚、A1插入引脚～A32插入引脚及B1插入引脚～B32插入引脚所构成，并配合该第三地线引脚及第四地线引脚。
3.根据权利要求2所述的重新匹配脚位的PCI-E柔性转接卡，其特征在于，所述A32接线引脚及B30接线引脚的保留脚是删除。
4.根据权利要求3所述的重新匹配脚位的PCI-E柔性转接卡，其特征在于，所述A组接线脚位、B组接线脚位、A组插入脚位及B组插入脚位是分别依该PCI-E接口的电性排线连接器所传输的PCI-E传输通道是设成x8通道或x16通道，而分别调整成包括该32个引脚的49个引脚或82个引脚，并配合该第三地线引脚及第四地线引脚、删除A32接线引脚及B30接线引脚的保留脚。
5.根据权利要求2所述的重新匹配脚位的PCI-E柔性转接卡，其特征在于，所述PCI-E接口的电性排线连接器为软性电路板，且该A1插入引脚～A32插入引脚、B1插入引脚～B32插入引脚形成一供硬性电路板结合的压合区。
6.根据权利要求2所述的重新匹配脚位的PCI-E柔性转接卡，其特征在于，所述A组接线脚位及B组接线脚位经该地线重新匹配后，而能稳定差分信号对的传输，使各该接线引脚的线径能缩小，形成各该接线引脚的线间距从原来1.0mm缩小至0.5mm～0.635mm，让原来的该A组接线脚位及B组接线脚位的宽度形成一供传输线的带宽缩至原来的50％～63.5％。
CN201710200939.6A 2017-03-30 2017-03-30 重新匹配脚位的pci-e柔性转接卡 Pending CN108666836A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710200939.6A CN108666836A (zh) 2017-03-30 2017-03-30 重新匹配脚位的pci-e柔性转接卡
PCT/CN2017/000447 WO2018176181A1 (zh) 2017-03-30 2017-07-17 重新匹配脚位的pci-e柔性转接卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710200939.6A CN108666836A (zh) 2017-03-30 2017-03-30 重新匹配脚位的pci-e柔性转接卡

Publications (1)

Publication Number Publication Date
CN108666836A true CN108666836A (zh) 2018-10-16

Family

ID=63673879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710200939.6A Pending CN108666836A (zh) 2017-03-30 2017-03-30 重新匹配脚位的pci-e柔性转接卡

Country Status (2)

Country Link
CN (1) CN108666836A (zh)
WO (1) WO2018176181A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115169276A (zh) * 2022-07-22 2022-10-11 北京云枢创新软件技术有限公司 一种基于叠放模块的引脚区域匹配方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069497A1 (en) * 2021-11-11 2022-03-03 Intel Corporation I/o device connector with internal cable connections

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246372B (en) * 2004-04-09 2005-12-21 Asrock Inc A computer system with PCI express interface
TWI344727B (en) * 2007-09-03 2011-07-01 Asustek Comp Inc Connector
CN102650978B (zh) * 2012-03-27 2015-02-11 北京航空航天大学 一种用于PCI Express X16至CPCI Express X16的转接卡
CN103579857B (zh) * 2012-07-23 2016-06-01 陳亮合 高频信号双层排线转接卡
CN203574938U (zh) * 2013-10-24 2014-04-30 安费诺电子装配（厦门）有限公司 一种带金手指的pcb板及传输线用连接器
CN105470675A (zh) * 2014-09-03 2016-04-06 联想(北京)有限公司 电连接器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115169276A (zh) * 2022-07-22 2022-10-11 北京云枢创新软件技术有限公司 一种基于叠放模块的引脚区域匹配方法
CN115169276B (zh) * 2022-07-22 2023-04-07 北京云枢创新软件技术有限公司 一种基于叠放模块的引脚区域匹配方法

Also Published As

Publication number Publication date
WO2018176181A1 (zh) 2018-10-04

Similar Documents

Publication Publication Date Title
TWI329938B (en) Differential layout
US6969807B1 (en) Planar type flexible cable with shielding structure
TW512652B (en) Circuit board construction for differential bus distribution
CN100556010C (zh) 用于数字传输系统的紧凑电磁耦合器
WO2011101922A1 (ja) レセプタクル、プリント配線板、及び電子機器
CN108666836A (zh) 重新匹配脚位的pci-e柔性转接卡
CN103579857B (zh) 高频信号双层排线转接卡
TW476229B (en) Circuit board having shielding plate with empty-hole opening pattern to control impedance and transmission time
JP2019096691A (ja) プリント回路基板及び当該プリント回路基板を備える光送受信器
TWI224444B (en) Digital network
TWI224736B (en) Bus signaling through electromagnetic couplers
CN105900537A (zh) 电子设备以及显示装置
CN203574934U (zh) 一种pcb板
TW201225754A (en) Printed circuit board
CN104850286B (zh) 一种电子设备及其单层多点互容式触摸屏
TWI630766B (zh) Re-match the PCI-E flexible riser card
CN108717340A (zh) 单层多点电容屏系统、控制方法和电子设备
CN104540319B (zh) 用于光模块的印刷电路板
TWI262040B (en) Circuit structure and circuit substrate using different reference planes to regulate characteristic impedance
CN106604520A (zh) 印刷电路板结构
CN205944622U (zh) 一种高速低串扰直立型连接器
CN102933025B (zh) 印刷电路板及印刷电路板连接组件
CN206226832U (zh) 一种柔性电路板
CN105161926B (zh) 接脚排列及电子总成
CN110839314B (zh) Pcb板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181016

WD01 Invention patent application deemed withdrawn after publication