TWI630766B

TWI630766B - Re-match the PCI-E flexible riser card

Info

Publication number: TWI630766B
Application number: TW106110646A
Authority: TW
Inventors: 陳亮合; 陳彥為
Original assignee: 陳亮合; 陳彥為
Priority date: 2017-03-30
Filing date: 2017-03-30
Publication date: 2018-07-21
Also published as: TW201838273A

Abstract

一種重新匹配腳位的PCI-E柔性轉接卡，其上係具有PCIe介面所定義及排序腳位之各引腳，而各引腳依高速差分信號的匹配原理，並予以重新匹配各引腳，各引腳能為排線、併排線及軟性電路板等之柔性材料做好匹配，從物理上解決由PCIe介面所留下的缺失，導致PCI-E柔性轉接卡的傳輸障礙，或是信號不夠完整的諸多問題。

Description

重新匹配腳位的PCI-E柔性轉接卡

本發明係有關一種重新匹配腳位的PCI-E柔性轉接卡，尤指一種具有PCIe介面所定義及排序腳位之各引腳，而各引腳依高速差分信號的匹配原理，各引腳專為等距規格的排線、併排線及軟性電路板等之柔性材料做好匹配，從物理上排除差分信號的干擾問題，用以提升信號的完整性，並調整尺寸，用以提升成品的適用性。

按，有關「PCI Express」之介面，在2001年英特爾開發者論壇(IDF)上，由Intel所公布的匯流排第三代的I/O技術。該匯流排是由Intel支援的AWG（Arapahoe Work Group）負責制定。2002年移交PCI特殊興趣組織(PCI-SIG)，在經過稽核後將它公布，並且正名為「PCI Express」(簡稱PCIe)。如圖1A、1B所示係為PCIe介面所定義及排序腳位之各引腳。如圖2A、2B、2C、2D及2E所示係為業界根據圖1A、1B所示，而製作具有一PCIe介面之連接器10，其中包含:揷座11與金手指12，由於這是一個業界的共用標準，因此，本人也毫不猶豫依照圖1A、1B所示，而發明一種高頻信號雙層排線轉接卡，並揭露於美國專利第9,215,834號，乃以該連接器10之PCIe介面特性，即可製作一第一及第二焊盤21、22，如圖3A、3B、3C、3D、3E及3F所示，其該第一焊盤21正面之A面211及相反側之B面212係分別設有一A組接線腳位(A)及B組接線腳位(B)，與具有該第二焊盤22正面之A’面221及相反側之B’面222係分別設有一A組插入腳位及B組插入腳位，並進一步製作成一個PCI-E排線轉接卡20，如圖4A、4B所示，其分別調整成至少具有A ₁接線引腳~A ₈₂接線引腳(A ₁~A ₈₂)共有82個引腳、B ₁接線引腳~B ₈₂接線引腳(B ₁~B ₈₂)共有82個引腳、A ₁插入引腳~A ₈₂插入引腳(A’ ₁~A’ ₈₂)共有82個引腳及B ₁插入引腳~B ₈₂插入引腳(B’ ₁~B’ ₈₂)共有82個引腳，且該A ₁插入引腳~A ₈₂插入引腳(A’ ₁~A’ ₈₂)及B ₁插入引腳~B ₈₂插入引腳(B’ ₁~B’ ₈₂)係分別電性連接該A ₁接線引腳~A ₈₂接線引腳(A ₁~A ₈₂)及B ₁接線引腳~B ₈₂接線引腳(B ₁~B ₈₂)，並以該A ₁接線引腳~A ₃₂接線引腳(A ₁~A ₃₂)、B ₁接線引腳~B ₃₂接線引腳(B ₁~B ₃₂)分別對應圖1A、1B所示之序號(1~32)。

承上，依PCIe介面所定義及排序腳位之各引腳及各引腳之間距為1.0mm的配置，該PCI-E排線轉接卡20所電性連接之排線寬度，乃受制於各該接線引腳之間距1.0mm而過於寬大，進一步來說，PCIe介面是一種雙向，高速且由多對串聯起來的差分信號，且依高頻信號的傳輸原理，在每一對的差分信號之間的地線數量或間距，須以一定的比例來匹配，能阻止EMI的擴散和干擾，並讓每一對的I/O信號，都能利用各自的耦合來保持信號的穩定性和完整性。於是發明人進一步的推論，兩對不同速率卻是相鄰的差分信號對，夾在它們之間的地線數量或間距，應以速率較高的匹配為要求，尤其是特性阻抗無法預期的一般排線，如圖4A、4B所示，該PCI-E排線轉接卡20係依照圖1A、1B之各引腳所製作出來的實際布線，A面線路的布線在下層，B面的線路布線在上層，他們是重疊的，完成之後就是正面和反面，例如:在A面的線路中的A ₁₆接線引腳、A ₁₇接線引腳為差分信號對，而間距需為1.0mm，且每對高速差分信號對之間需為一對地線引腳，例如:A ₂₅接線引腳、A ₂₆接線引腳為差分信號對與A ₂₉接線引腳、A ₃₀接線引腳為差分信號對之間具有A ₂₇接線引腳、A ₂₈接線引腳，而A ₂₇接線引腳、A ₂₈接線引腳乃為一對地線引腳，結果該4A圖所示，在A面的A ₁₃接線引腳、A ₁₄接線引腳也是差分信號的參考時鐘(在圖1A中已經有標示)，與A ₁₆接線引腳、A ₁₇接線引腳之間具有A ₁₅接線引腳，而A ₁₅接線引腳乃為一個地線引腳，因此，只配置了一個地線引腳，而違反了高速差分信號的匹配邏輯，如圖4A所示，其該A ₁插入引腳~A ₁₈插入引腳(A’ ₁~A’ ₁₈)係分別電性連接該A ₁接線引腳~A ₁₈接線引腳(A ₁~A ₁₈)中的布線，因該第一及第二焊盤21、22的尺寸限制，不能任意遊走的布線路徑，使得參考時鐘和與之相鄰的高速差分信號，因地線的數量，或間距的匹配不能得到完全的隔離效果，所以這兩對不該耦合的信號，就在排線還沒有接上之前混合在一起了，如該第一及第二焊盤21、22不是多層的PCB板而沒有地線層，那A面211之A ₁₄接線引腳的參考時鐘，還因完全沒有隔離，而與B面212之B ₁₄接線引腳，也是高速差分信號的腳位，構成上下的重疊，於是混亂的差分信號就有A ₁₃接線引腳與A ₁₄接線引腳、A ₁₆接線引腳與A ₁₇接線引腳、A ₁₄接線引腳與B ₁₄接線引腳之三個差分信號對，難怪本人遵照PCIe介面的腳位所製作該PCI-E排線轉接卡20，會隨著長度的增加而越發不穩。

次按，本人所研發高頻信號雙層排線轉接卡之柔性轉接排線30A，如圖5A所示，其所用的線材是以間距和線徑規格產業編號為UL2651、UL2678等押出之排線，或是由單條有絕緣層導線併製而成其他編號的併合之排線，該絕緣層為PVC或鐵氟龍材料所構成，但無法解決差分信號對混亂的問題；3M公司研發一種遮蔽式電纜30B，如圖5B所示，其需預先設計兩條導線為一組，各組具有一定間距之排列，並被鋁箔等遮蔽層包覆的裸銅或鍍銀銅線之導線，以特殊製程壓製而成；由其他廠商自製研發另一種遮蔽式電纜30C，如圖5C所示，其被鋁箔等遮蔽包覆的裸銅或鍍銀銅線之導線，雖兩種遮蔽式電纜30B、30C以遮蔽將一對對的信號對完全分隔，可降低差分信號對混亂的問題，但製程較為昂貴。

是以，發明人有鑒於PCIe介面的疏失所衍生的種種障礙，繼前一專利的申請之後，思及解決之方法及主要之課題。

本發明之主要目的，提供一種重新匹配腳位的PCI-E柔性轉接卡，其將信號延長轉接而不失真之傳輸特性，並實現可彎折之功效，並調降成本之效益的PCI-E柔性轉接卡，進而解決PCIe介面的研發到規範的頒定，因不曾考慮包含排線等柔性轉接的應用，而在腳位之引腳的匹配上造成缺失。

本發明之又一目的，則在提供重新匹配腳位的PCI-E柔性轉接卡，其對PCI-E介面之電性排線連接器而言，傳輸線之帶寬越小靈活性就會越好，市場的接受度也會越高；由於本發明已將所有的差分信號對線做好了等距匹配，從而改善了信號的傳輸品質。

為達上述目的，本發明所採用之技術手段，其包含: 一提供PCI-E介面之電性排線連接器，其具備一第一及第二端，該第一端上係設有一排線焊接用之第一焊盤；該第二端係平行對應該第一焊盤，其上另設有一插槽用之第二焊盤，且該第一焊盤正面之A面及相反側之B面係分別設有一A組接線腳位及B組接線腳位，該A組接線腳位及B組接線腳位係分別依該PCI-E介面之電性排線連接器所傳輸至少一倍速率，而調整成至少具有A ₁接線引腳~A ₁₈接線引腳共有18個引腳及至少具有B ₁接線引腳~B ₁₈接線引腳共有18個引腳，並相對應該第二焊盤之A面及B面係分別設有一A組插入腳位及B組插入腳位，該A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係至少設成x1通道，而調整成至少具有A ₁插入引腳~A ₁₈插入引腳共有18個引腳及至少具有B ₁插入引腳~B ₁₈插入引腳共有18個引腳，且該A ₁插入引腳~A ₁₈插入引腳及B ₁插入引腳~B ₁₈插入引腳係分別電性連接該A ₁接線引腳~A ₁₈接線引腳及B ₁接線引腳~B ₁₈接線引腳；其特徵在於:該B ₁₃接線引腳係設定成一第一地線引腳及該A ₁₅接線引腳係設定成一第二地線引腳，並以該B ₁₃接線引腳及A ₁₅接線引腳為基準，而分別增加一第三地線引腳及第四地線引腳，令該第三地線引腳及第四地線引腳可插入原來該B ₁₄接線引腳及A ₁₆接線引腳之位置，使該第一地線引腳及第三地線引腳重新匹配係相對應於該A ₁₃接線引腳所設定之正參考時鐘及A ₁₄接線引腳所設定之負參考時鐘，與該第二地線引腳及第四地線引腳重新匹配係相對應於該B ₁₅接線引腳所設定之0號通道傳輸資料打開及B ₁₆接線引腳所設定之0號通道傳輸資料關閉，形成一以地線重新匹配之參考時鐘差分對及0號通道傳輸資料。

依據前揭特徵，該A組接線腳位、B組接線腳位、A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係設成x4通道，而各別調整成32個引腳，該32個引腳係由A ₁接線引腳~A ₃₂接線引腳、B ₁接線引腳~B ₃₂接線引腳、A ₁插入引腳~A ₃₂插入引腳及B ₁插入引腳~B ₃₂插入引腳所構成，並配合該第三地線引腳及第四地線引腳。

依據前揭特徵，該A ₃₂接線引腳及B ₃₀接線引腳之保留腳係刪除。

依據前揭特徵，該A組接線腳位、B組接線腳位、A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係設成x8通道或x16通道，而各別調整成包括該32個引腳之49個引腳或82個引腳，並配合該第三地線引腳及第四地線引腳、刪除A ₃₂接線引腳及B ₃₀接線引腳之保留腳。

依據前揭特徵，該PCI-E介面之電性排線連接器為軟性電路板，且該A ₁插入引腳~A ₃₂插入引腳、B ₁插入引腳~B ₃₂插入引腳形成一提供硬性電路板結合之壓合區。

依據前揭特徵，該A組接線腳位及B組接線腳位經該地線重新匹配後，而能穩定差分信號對之傳輸，使各該接線引腳之線徑能縮小，形成各該接線引腳之線間距從原來1.0mm縮小至0.5mm~0.635mm，讓原來的該A組接線腳位及B組接線腳位之寬度形成一提供傳輸線之帶寬縮至原來的50%~63.5%。

藉助上揭技術手段，將習用圖1A、1B中的PCIe介面的腳位，其同時在B面之B ₁₃接線引腳與A面之A ₁₅接線引腳，各增一個接線引腳形成該第一地線引腳與第二地線引腳，而將它重新編排成圖7A、7B所示，其克服差分信號對的混亂，能以供柔性的連接之用，便可在該A組插入腳位及B組插入腳位的間距與排序維持不變的情況下，改善且完成該PCI-E柔性轉接卡的製作，因此，不但能滿足A面之A ₁₃接線引腳與A ₁₄接線引腳乃為參考時鐘差分信號對線，與相鄰A面之A ₁₇接線引腳與A ₁₈接線引腳乃為I/O差分信號對線所需的接地與隔離之外，就連該電性排線連接器為PCB板，該PCB板上的A面之A ₁₄接線引腳與B面之B ₁₄接線引腳的布線路徑也會被錯開，因此上下重疊的問題也一併獲得解決，且從所傳輸之PCI-E傳輸通道係設成x1、x4、x8到x16通道，甚至x32通道之引腳，A面與B面的每一對差分信號對線，也都保有原來的對稱和排序，當然，如有必要還可將A面之A ₃₂接線引腳與B面之B ₃₂接線引腳的備用腳位一併刪除，以維持原來的腳位總數，所以此一接地腳位的增訂，對於高速差分信號線的腳位匹配，比起原先只為PCB布線規則所制定的標準介面，就更為完善了。

首先，請參閱圖6A~圖7H所示，本發明之重新匹配腳位的PCI-E柔性轉接卡40較佳實施例包含有：一提供PCI-E介面之電性排線連接器41，其具備一第一及第二端42、43，該第一端42上係設有一排線焊接用之第一焊盤421；該第二端43係平行對應該第一焊盤421，其上另設有一插槽用之第二焊盤431，且該第一焊盤421正面之A面4211及相反側之B面4212係分別設有一A組接線腳位(A)及B組接線腳位(B)，該A組接線腳位(A)及B組接線腳位(B)係分別依該PCI-E介面之電性排線連接器41所傳輸之PCI-E傳輸通道係至少設成x1通道，而調整成至少具有A ₁接線引腳~A ₁₈接線引腳(A ₁~A ₁₈)共有18個引腳及至少具有B ₁接線引腳~B ₁₈接線引腳(B ₁~B ₁₈)共有18個引腳，並相對應該第二焊盤431之A ^’面4311及B ^’面4312係分別設有一A組插入腳位(A ^’)及B組插入腳位(B ^')，該A組插入腳位(A ^’)及B組插入腳位(B ^')係分別依該PCI-E介面之電性排線連接器41所傳輸至少一倍速率(1X)，而調整成至少具有A ₁插入引腳~A ₁₈插入引腳(A ^’ ₁~A ^’ ₁₈)共有18個引腳及至少具有B ₁插入引腳~B ₁₈插入引腳(B ^’ ₁~B ^’ ₁₈)共有18個引腳，而該A ₁插入引腳~A ₁₈插入引腳(A ^’ ₁~A ^’ ₁₈)及B ₁插入引腳~B ₁₈插入引腳(B ^’ ₁~B ^’ ₁₈)係分別電性連接該A ₁接線引腳~A ₁₈接線引腳(A ₁~A ₁₈)及B ₁接線引腳~B ₁₈接線引腳(B ₁~B ₁₈)。惟，上述構成係為先前技術(prior art)，非本發明之專利標的，容不贅述。

參考圖6A、6B所示之重新匹配PCIe3.0引腳說明，而製作成如圖7A、7B、7C、7D所示之重新匹配之A ₁～A ₈₂接線引腳(A ₁～A ₈₂)、A ₁～A ₈₂插入引腳(A ^’ ₁～A ^’ ₈₂)、B ₁～B ₈₂接線引腳(B ₁～B ₈₂)及B ₁～B ₈₂插入引腳(B ^’ ₁～B ^’ ₈₂)，而本發明之主要特徵在於:該B ₁₃接線引腳(B ₁₃)係設定成一第一地線引腳(G ₁)及該A ₁₅接線引腳(A ₁₅)係設定成一第二地線引腳(G ₂)，並以該B ₁₃接線引腳(B ₁₃)及A ₁₅接線引腳(A ₁₅)為基準，而分別增加一第三地線引腳(G ₃)及第四地線引腳(G ₄)，令該第三地線引腳(G ₃)及第四地線引腳(G ₄)可插入原來該B ₁₄接線引腳(B ₁₄)及A ₁₆接線引腳(A ₁₆)之位置，使該第一地線引腳(G ₁)及第三地線引腳(G ₃)重新匹配係相對應於該A ₁₃接線引腳(A ₁₃)所設定之正參考時鐘(REFCLK+)及A ₁₄接線引腳(A ₁₄)所設定之負參考時鐘(REFCLK-)，與該第二地線引腳(G ₂)及第四地線引腳(G ₄)重新匹配係相對應於該B ₁₅接線引腳(B ₁₅)所設定之0號通道傳輸資料打開(HSOp(0))及B ₁₆接線引腳(B ₁₆)所設定之0號通道傳輸資料關閉(HSOn(0))，形成一以地線重新匹配之參考時鐘差分對及0號通道傳輸資料，本實施例中，該A組接線腳位(A)、B組接線腳位(B)、A組插入腳位(A ^’)及B組插入腳位(B ^’)係分別依該PCI-E介面之電性排線連接器41所傳輸之PCI-E傳輸通道係設成x4通道，而各別調整成32個引腳，該32個引腳係由A ₁接線引腳~A ₃₂接線引腳(A ₁~A ₃₂)、B ₁接線引腳~B ₃₂接線引腳(B ₁～B ₃₂)、A ₁插入引腳~A ₃₂插入引腳(A ^’ ₁～A ^’ ₃₂)及B ₁插入引腳~B ₃₂插入引腳(B ^’ ₁～B ^’ ₃₂)所構成，並配合該第三地線引腳(G ₃)及第四地線引腳(G ₄)、刪除該A ₃₂接線引腳(A ₃₂)及B ₃₀接線引腳(B ₃₀)之保留腳後，並分別對應圖6A、6B所示之序號(1~32)，換言之，習用圖4、4B所示之A、B面之32個接線引腳，經由本發明重新匹配後之A、B面4211、4212之33個接線引腳，亦可在該A、B面4211、4212各刪1個保留腳而維持32個接線引腳。

承上，該A組接線腳位(A)、B組接線腳位(B)、A組插入腳位(A ^’)及B組插入腳位(B ^’)係分別依該PCI-E介面之電性排線連接器41所傳輸之PCI-E傳輸通道係設成x8通道或x16通道，而各別調整成包括該32個引腳之49個引腳或82個引腳，並配合該第三地線引腳(G ₃)及第四地線引腳(G ₄)、刪除A ₃₂接線引腳(A ₃₂)及B ₃₀接線引腳(B ₃₀)之保留腳，如此一來，本發明之PCI-E柔性轉接卡40的第一焊盤421，亦為金手指焊盤，而該第一焊盤421之A組接線腳位(A)及B組接線腳位(B)即為發明人重新編排過的腳位配置。

依發明人重新編排過的腳位配置，該PCI-E柔性轉接卡40之第一焊盤421，必須為排線的焊接，在金手指端的A面4211之A ₁₅接線引腳(A ₁₅)與B面4212之A ₁₃接線引腳(A ₁₃)上，同時增加一條引線到焊接用的引腳上，這樣才能讓參考時鐘的差分信號對線，與之相鄰及與之呈上下重疊的兩對差分信號對線，也能夠和其他的I/O差分信號對線一樣，擁有足以將它們一對一對隔離開來的匹配，而能各自進行信號的耦合，徹底改善信號的完整性。

進一步，自走線開始，將原來相隔1個引腳的間距，增加為相隔2個引腳，而能夠與排列在後的差分信號對線，得到同等的隔離匹配，如:在A面4211來說，該A ₁₃接線引腳(A ₁₃)、A ₁₃插入引腳(A ^’ ₁₃)、A ₁₅接線引腳(A ₁₅)及A ₁₅插入引腳(A ^’ ₁₅)係設有一第一差分信號對線(S ₁)；該A ₁₆接線引腳(A ₁₆)、A ₁₆插入引腳(A ^’ ₁₆)、A ₁₇接線引腳(A ₁₇)及A ₁₇插入引腳(A ^’ ₁₇)係設有一第二差分信號對線(S ₂)；該A ₂₁接線引腳(A ₂₁)、A ₂₁插入引腳(A ^’ ₂₁)、A ₂₂接線引腳(A ₂₂)及A ₂₂插入引腳(A ^’ ₂₂)係設有一第三差分信號對線(S ₃)；該A ₂₅接線引腳(A ₂₅)、A ₂₅插入引腳(A ^’ ₂₅)、A ₂₆接線引腳(A ₂₆)及A ₂₆插入引腳(A ^’ ₂₆)係設有一第四差分信號對線(S ₄)；該A ₂₉接線引腳(A ₂₉)、A ₂₉插入引腳(A ^’ ₂₉)、A ₃₀接線引腳(A ₃₀)及A ₃₀插入引腳(A ^’ ₃₀)係設有一第五差分信號對線(S ₅)，因此，該第一差分信號對線(S ₁)與該第二差分信號對線(S ₂)之間經重新匹配腳位後，如同該第三差分信號對線(S ₃)與該第四差分信號對線(S ₄)、該第四差分信號對線(S ₄)與該第五差分信號對線(S ₅)之間形成兩個引腳之第一間距(a)、及該第二差分信號對線(S ₂)與該第三差分信號對線(S ₃)之間形成三個引腳之第三間距(c)。又B面4212來說，該B ₁₂接線引腳(B ₁₂)、B ₁₂插入引腳(B ^’ ₁₂)係設有一時鐘引線(C)；B ₁₄接線引腳(B ₁₄)、B ₁₄插入引腳(A ^’ ₁₄)及B ₁₅接線引腳(B ₁₅)、B ₁₅插入引腳(B ^’ ₁₅)係設有一第六差分信號對線(S ₆)；該B ₁₉接線引腳(B ₁₉)、B ₁₉插入引腳(B ^’ ₁₉)、B ₂₀接線引腳(B ₂₀)及B ₂₀插入引腳(B ^’ ₂₀)係設有一第七差分信號對線(S ₇)；該B ₂₃接線引腳(B ₂₃)、B ₂₃插入引腳(B ^’ ₂₃)、B ₂₄接線引腳(B ₂₄)、B ₂₄插入引腳(B ^’ ₂₄)係設有一第八差分信號對線(S ₈)；該B ₂₇接線引腳(B ₂₇)、B ₂₇插入引腳(B ^’ ₂₇)、B ₂₈接線引腳(B ₂₈)及B ₂₈插入引腳(B ^’ ₂₈)係設有一第九差分信號對線(S ₉)，因此，該時鐘引線(C)與該第六差分信號對線(S ₆)之間經重新匹配腳位後，如同該第七差分信號對線(S ₇)與該第八差分信號對線(S ₈)、該第八差分信號對線(S ₈)與該第九差分信號對線(S ₉)之間形成兩個引腳之第二間距(b)、及該第六差分信號對線(S ₆)與該第七差分信號對線(S ₇)之間形成三個引腳之第四間距(d)。

另一實施例中，該PCI-E介面之電性排線連接器41為軟性電路板(FPC)，且該A ₁插入引腳~A ₃₂插入引腳(A ^’ ₁~A ^’ ₃₂)、B ₁插入引腳~B ₃₂插入引腳(B ^’ ₁~ B ^’ ₃₂)形成一提供硬性電路板結合之壓合區，配合該PCI-E介面之電性排線連接器41係由該第二端再延伸出一第三端，該第三端上係設有一插槽用之第三焊盤；該第三端係平行對應該第三焊盤，且該第三焊盤正面之A面及相反側之B面係分別設有另一A ₁插入引腳~A ₃₂插入引腳(A ^’ ₁~A ^’ ₃₂)、B ₁插入引腳~B ₃₂插入引腳(B ^’ ₁~ B ^’ ₃₂)形成另一提供硬性電路板結合之壓合區，使該軟性電路板(FPC)以各該間距重新匹配後的差分信號對線為中心，而上、下所延伸出兩個壓合區來代替焊接，以軟性電路板(FPC)代替排線的軟硬結合板。

不僅如此，如圖7E、圖7F、圖7G及圖7H所示，其該A組接線腳位(A)及B組接線腳位(B)經該地線重新匹配後，每一對的差分信號，都能隔著兩條導線以上的距離比例，各自耦合，而能穩定差分信號對之傳輸，如:該第一差分信號對線至該第九差分信號對線(S ₁~S ₉)之差分信號，以該第一及二間距(a、b)與該第三及四間距(c、d)之距離比例進行高速穩定傳輸，如此一來，各該接線引腳(A、B)之線徑亦能縮小，使各該接線引腳(A、B)之線間距(e)從原來1.0mm縮小至0.5mm~0.635mm，形成各該差分信號對線(S ₁~S ₉)之窄線間距(e ^’)，乃至少為e ^’=2e關係，與各該插入引腳(A ^’、B ^’)之線間距(E)為1.0mm，形成各該差分信號對線(S ₁~S ₉)之寬線間距(E ^’)，乃至少為E ^’=2E，亦產生該窄線間距(e ^’)與該寬線間距(E ^’)具有2倍以上的間距之對應關係，仍維持各該差分信號對線(S ₁~S ₉)之間保持在該第一及二間距(a、b)與該第三及四間距(c、d)之距離比例，亦為2倍以上的間距，而不會相互干擾，讓原來的該A組接線腳位(A)及B組接線腳位(B)之寬度形成一提供傳輸線之帶寬(D)縮至原來的50%~63.5%，換言之，對於該PCI-E介面之電性排線連接器41而言，該傳輸線之帶寬(D)越小靈活性就會越好，市場的接受度也會越高，由於本發明已將所有的差分信號對線做好了等距匹配，從而改善了信號的傳輸品質，所以可以使用線徑較小的線材來製作，把原來1.0mm的間距縮小到0.635mm，甚至是0.5mm，而讓原來的傳輸線之帶寬(D)縮至原來的63.5%，甚至到50%。

綜上所述，本發明所揭示之技術，其以兩個PCI-E柔性轉接卡40取代美國專利第9,215,834號所揭示第一基板、第二基板，並對稱而以排線所形成之傳輸線進行電性連接，不但能夠解決PCIe介面的設計之初，本發明還可依照比例，將原為間距1.0mm的各該接線引腳(A、B)，改用規格較小的線材，而把排線的寬度和厚度減到最低，用以提升成品的適用價值。

綜上所述，本發明所揭示之技術手段，確具「新穎性」、「進步性」及「可供產業利用」等發明專利要件，祈請鈞局惠賜專利，以勵發明，無任德感。

惟，上述所揭露之圖式、說明，僅為本發明之較佳實施例，大凡熟悉此項技藝人士，依本案精神範疇所作之修飾或等效變化，仍應包括在本案申請專利範圍內。

40‧‧‧PCI-E柔性轉接卡
41‧‧‧電性排線連接器
42‧‧‧第一端
421‧‧‧第一焊盤
4211‧‧‧A面
4212‧‧‧B面
43‧‧‧第二端
431‧‧‧第二焊盤
4311‧‧‧A^’面
4312‧‧‧B^’面
A‧‧‧A組接線腳位
A₁~A₈₂‧‧‧A₁接線引腳~A₈₂接線引腳
B‧‧‧B組接線腳位
B₁~B₈₂‧‧‧B₁接線引腳~B₈₂接線引腳
A^’‧‧‧A組插入腳位
A^’ ₁~A^’ ₈₂‧‧‧A₁插入引腳~A₈₂插入引腳
B^'‧‧‧B組插入腳位
B^’ ₁~B^’ ₈₂‧‧‧B₁插入引腳~B₈₂插入引腳
C‧‧‧時鐘引線
D‧‧‧帶寬
E‧‧‧插入引腳之線間距
E^’‧‧‧差分信號對線之寬線間距
G₁‧‧‧第一地線引腳
G₂‧‧‧第二地線引腳
G₃‧‧‧第三地線引腳
G₄‧‧‧第四地線引腳
S_1~S₉‧‧‧第一差分信號對線~第九差分信號對線
a‧‧‧第一間距
b‧‧‧第二間距
c‧‧‧第三間距
d‧‧‧第四間距
e‧‧‧接線引腳之線間距
e^’‧‧‧差分信號對線之窄線間距

圖1A係習用PCIe3.0之1~18引腳說明。圖1B係習用PCIe3.0之19~32引腳說明。圖2A係習用PCIe3.0之連接器立體圖。圖2B係習用PCIe3.0之連接器俯視圖。圖2C係習用PCIe3.0之連接器前視圖。圖2D係習用PCIe3.0之連接器仰視圖。圖2E係習用PCIe3.0之連接器後視圖。圖3A係習用高頻信號雙層排線轉接卡之第一焊盤端面圖。圖3B係習用高頻信號雙層排線轉接卡之第一焊盤正面圖。圖3C係習用高頻信號雙層排線轉接卡之第一焊盤反面圖。圖3D係習用高頻信號雙層排線轉接卡之第二焊盤端面圖。圖3E係習用高頻信號雙層排線轉接卡之第二焊盤正面圖。圖3F係習用高頻信號雙層排線轉接卡之第二焊盤反面圖。圖4A係習用高頻信號雙層排線轉接卡之A ₁～A ₈₂接線引腳、A ₁～A ₈₂插入引腳示意圖。圖4B係習用高頻信號雙層排線轉接卡之B ₁～B ₈₂接線引腳、B ₁～B ₈₂插入引腳示意圖。圖5A係習用柔性轉接排線之結構示意圖。圖5B係習用一種遮蔽式電纜之結構示意圖。圖5C係習用另一種遮蔽式電纜之結構示意圖。圖6A係本發明重新匹配PCIe3.0之1~19引腳說明。圖6B係本發明重新匹配PCIe3.0之20~32引腳說明。圖7A係本發明重新匹配之A ₁～A ₈₂接線引腳、A ₁～A ₈₂插入引腳示意圖。圖7B係本發明重新匹配之B ₁～B ₈₂接線引腳、B ₁～B ₈₂插入引腳示意圖。圖7C係圖7A中7C所指之放大圖。圖7D係圖7B中7D所指之放大圖。圖7E係本發明A接線腳位之寬度縮小電路佈線圖。圖7F係本發明B接線腳位之寬度縮小電路佈線圖。圖7G係圖7E中7G所指之放大圖。圖7H係圖7F中7H所指之放大圖。

Claims

一種重新匹配腳位的PCI-E柔性轉接卡，其包含: 一提供PCI-E介面之電性排線連接器，其具備一第一及第二端，該第一端上係設有一排線焊接用之第一焊盤；該第二端係平行對應該第一焊盤，其上另設有一插槽用之第二焊盤，且該第一焊盤正面之A面及相反側之B面係分別設有一A組接線腳位及B組接線腳位，該A組接線腳位及B組接線腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係至少設成x1通道，而調整成至少具有A ₁接線引腳~A ₁₈接線引腳共有18個引腳及至少具有B ₁接線引腳~B ₁₈接線引腳共有18個引腳，並相對應該第二焊盤之A面及B面係分別設有一A組插入腳位及B組插入腳位，該A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸至少一倍速率，而調整成至少具有A ₁插入引腳~A ₁₈插入引腳共有18個引腳及至少具有B ₁插入引腳~B ₁₈插入引腳共有18個引腳，且該A ₁插入引腳~A ₁₈插入引腳及B ₁插入引腳~B ₁₈插入引腳係分別電性連接該A ₁接線引腳~A ₁₈接線引腳及B ₁接線引腳~B ₁₈接線引腳；其特徵在於: 該B ₁₃接線引腳係設定成一第一地線引腳及該A ₁₅接線引腳係設定成一第二地線引腳，並以該B ₁₃接線引腳及A ₁₅接線引腳為基準，而分別增加一第三地線引腳及第四地線引腳，令該第三地線引腳及第四地線引腳可插入原來該B ₁₄接線引腳及A ₁₆接線引腳之位置，使該第一地線引腳及第三地線引腳重新匹配係相對應於該A ₁₃接線引腳所設定之正參考時鐘及A ₁₄接線引腳所設定之負參考時鐘，與該第二地線引腳及第四地線引腳重新匹配係相對應於該B ₁₅接線引腳所設定之0號通道傳輸資料打開及B ₁₆接線引腳所設定之0號通道傳輸資料關閉，形成一以地線重新匹配之參考時鐘差分對及0號通道傳輸資料。
如申請專利範圍第1項所述之重新匹配腳位的PCI-E柔性轉接卡，其中，該A組接線腳位、B組接線腳位、A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係設成x4通道，而各別調整成32個引腳，該32個引腳係由A ₁接線引腳~A ₃₂接線引腳、B ₁接線引腳~B ₃₂接線引腳、A ₁插入引腳~A ₃₂插入引腳及B ₁插入引腳~B ₃₂插入引腳所構成，並配合該第三地線引腳及第四地線引腳。
如申請專利範圍第2項所述之重新匹配腳位的PCI-E柔性轉接卡，其中，該A ₃₂接線引腳及B ₃₀接線引腳之保留腳係刪除。
如申請專利範圍第3項所述之重新匹配腳位的PCI-E柔性轉接卡，其中，該A組接線腳位、B組接線腳位、A組插入腳位及B組插入腳位係分別依該PCI-E介面之電性排線連接器所傳輸之PCI-E傳輸通道係設成x8通道或x16通道，而各別調整成包括該32個引腳之49個引腳或82個引腳，並配合該第三地線引腳及第四地線引腳、刪除A ₃₂接線引腳及B ₃₀接線引腳之保留腳。
如申請專利範圍第2項所述之重新匹配腳位的PCI-E柔性轉接卡，其中，該PCI-E介面之電性排線連接器為軟性電路板，且該A ₁插入引腳~A ₃₂插入引腳、B ₁插入引腳~B ₃₂插入引腳形成一提供硬性電路板結合之壓合區。
如申請專利範圍第2項所述之重新匹配腳位的PCI-E柔性轉接卡，其中，該A組接線腳位及B組接線腳位經該地線重新匹配後，而能穩定差分信號對之傳輸，使各該接線引腳之線徑能縮小，形成各該接線引腳之線間距從原來1.0mm縮小至0.5mm~0.635mm，讓原來的該A組接線腳位及B組接線腳位之寬度形成一提供傳輸線之帶寬縮至原來的50%~63.5%。