CN108664399A - 处理器芯片仿真器及掉电测试方法 - Google Patents
处理器芯片仿真器及掉电测试方法 Download PDFInfo
- Publication number
- CN108664399A CN108664399A CN201810441719.7A CN201810441719A CN108664399A CN 108664399 A CN108664399 A CN 108664399A CN 201810441719 A CN201810441719 A CN 201810441719A CN 108664399 A CN108664399 A CN 108664399A
- Authority
- CN
- China
- Prior art keywords
- power supply
- detection module
- processor chips
- chip
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 67
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 8
- 230000005611 electricity Effects 0.000 claims description 10
- 230000006386 memory function Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3644—Software debugging by instrumenting at runtime
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种处理器芯片仿真器，仿真芯片内具有非易失性存储器控制器和非易失性存储器，供电检测模块通过供电信号线接收和检测外部对处理器芯片的供电信号，通过仿真芯片复位信号线与仿真芯片相连接，通过非易失性存储器复位信号线与非易失性存储器控制器相连接；如果对处理器芯片停止供电，则供电检测模块向非易失性存储器控制器输出一个有效复位信号；如果供电检测模块检测到对处理器芯片重新供电，则向仿真芯片输出一个有效复位信号。本发明还公开了一种处理器芯片仿真器掉电测试的方法。本发明能够模拟非易失性存储器的掉电特性。
Description
技术领域
本发明涉及处理器芯片调试领域，特别是涉及一种支持掉电测试的处理器芯片仿真器。本发明还涉及一种处理器芯片仿真器掉电测试的方法。
背景技术
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其它部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合实现用户程序的仿真运行和各项调试功能。
很多处理器芯片都带有非易失性存储器，例如Flash(闪存)、EEPROM(Electrically Erasable Programmable read only memory，电可擦可编程只读存储器)等，这类存储器具有处理器芯片下电后数据依旧可以保存的特点，经常被用于存放需要掉电后仍旧能保存的记录文件或数据信息等。不同于RAM特性的存储器，通过处理器芯片执行用户程序，获得目标地址和数据后可以直接写入，需要写入或改写非易失性存储器内信息时，需要通过处理器芯片执行用户程序启动非易失性存储器的擦除动作(包括字节、块、页或全片擦除等)，擦除成功后，然后再执行写入操作。
由于非易失性存储器的擦除物理特性要求，擦除过程需要充电、加压、擦除，耗时较长，往往达到毫秒级别或更长。此过程中如果发生处理器芯片掉电，非易失性存储器的擦除过程被打断，就可能会出现数据被擦除了一部分，如果下次处理器芯片上电后直接使用，非易失性存储器内数据出错的情况。因此，用户程序里都会有在非易失性存储器擦除过程中防止掉电数据出错的程序段，用于检测和发现非易失性存储器擦除、擦写过程中发生掉电后，保护、丢弃或恢复非易失性存储器内数据，以保证下次处理器芯片上电后，非易失性存储器内数据合法、正常，并可查询到是否发生过擦除、擦写过程中的掉电。
现有的仿真器设计中，以仿真芯片替代产品芯片，模拟处理器芯片执行用户程序时处理器芯片的各种功能和性能，而处理器芯片掉电处理程序是仿真器上调试测试用户程序的一个重点。但是在仿真器上处理器芯片发生掉电后，还需要仿真芯片能继续执行监控程序，导出处理器芯片的各种状态、存储器、寄存器数据等，不能真的对仿真芯片下电，故通常采用产生一个处理器芯片的全局复位来等效代替下电，但是由于全局复位的发生，破坏了掉电发生时的芯片状态，用户调试时无法查看和导出掉电发生时的芯片状态情况。
发明内容
本发明要解决的技术问题是提供一种处理器芯片仿真器，能够模拟非易失性存储器的掉电特性；为此，本发明还要提供一种处理器芯片仿真器掉电测试的方法。
为解决上述技术问题，本发明的处理器芯片仿真器，包括：供电检测模块和仿真芯片；所述仿真芯片内具有非易失性存储器控制器和非易失性存储器，非易失性存储器控制器和非易失性存储器共同等效实现非易失性存储器功能和性能；所述供电检测模块通过供电信号线接收和检测外部对处理器芯片的供电信号，所述供电检测模块通过仿真芯片复位信号线与仿真芯片相连接，通过非易失性存储器复位信号线与仿真芯片内的非易失性存储器控制器相连接；
所述供电检测模块能通过供电信号线实时监测外部激励环境，判断外部对处理器芯片的供电情况，如果发生下电，也就是对处理器芯片停止供电，则所述供电检测模块通过非易失性存储器复位信号线向仿真芯片中的非易失性存储器控制器输出一个有效复位信号，控制非易失性存储器控制器发生一次复位；如果供电检测模块通过供电信号线检测到发生上电，也就是对处理器芯片重新供电，则所述供电检测模块通过仿真芯片复位信号线向仿真芯片输出一个有效复位信号，控制整个仿真芯片发生一次复位。
所述处理器芯片仿真器采用的另一种技术方案是，包括：供电检测模块和仿真芯片；所述仿真芯片内具有非易失性存储器控制器和非易失性存储器，所述供电检测模块的输入端与供电信号线相连接；所述供电检测模块通过仿真芯片复位信号线与仿真芯片相连接，通过非易失性存储器复位信号线与仿真芯片内的非易失性存储器控制器相连接。
所述处理器芯片仿真器掉电测试的方法是采用如下技术方案实现的，采用供电检测模块实时监测外部激励环境，判断外部对处理器芯片的供电情况，如果发生下电，即对处理器芯片停止供电，则所述供电检测模块向仿真芯片中的非易失性存储器控制器输出一个有效复位信号，控制非易失性存储器控制器发生一次复位；如果供电检测模块检测到发生上电，即对处理器芯片重新供电，则所述供电检测模块向仿真芯片输出一个有效复位信号，控制整个仿真芯片发生一次复位。
由于采用本发明的仿真器能够模拟非易失性存储器的掉电特性，并能够在掉电发生后保留并查看到处理器芯片的所有状态信息，同时，在处理器芯片发生重新上电后，芯片的上电复位特性与产品芯片一致，在保证仿真器功能仿真真实性的同时，方便了用户程序的开发调试，有助于提高代码开发效率，便于发现所有潜藏与掉电相关的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是所述处理器芯片仿真器一实施例结构示意图。
具体实施方式
如图1所示，所述处理器芯片仿真器1，在下面的实施例中，包括：供电检测模块3、仿真芯片2。所述仿真芯片2内有非易失性存储器控制器4和非易失性存储器存储器5，非易失性存储器控制器4和非易失性存储器5共同等效实现非易失性存储器功能和性能。所述供电检测模块3通过供电信号线6接收和检测外部对处理器芯片的供电。所述供电检测模块3通过仿真芯片复位信号线7与所述仿真芯片2相连接，通过非易失性存储器复位信号线8与所述仿真芯片2内的非易失性存储器控制器4相连接。
所述供电检测模块3通过供电信号线6实时监测外部激励环境，判断外部对处理器芯片的供电情况，如果发生下电，也就是对处理器芯片停止供电，则所述供电检测模块3通过非易失性存储器复位信号线8向仿真芯片中的非易失性存储器控制器4输出一个有效复位信号，控制非易失性存储器控制器4发生一次复位。如此，如果是在非易失性存储器擦写过程中发生了掉电，所述非易失性存储器控制器4就会发生复位，无法继续对非易失性存储器5进行擦写操作，模拟了实际产品芯片中非易失性存储器擦写过程中发生掉电，无法完成擦写的状况，同时，由于并未做全局复位，即未对整个仿真芯片2进行复位操作，仿真芯片2的其他芯片状态，包括程序执行指针、寄存器、其他存储器等状态和信息均未被破坏掉，使用户能够在掉电发生后，保留住并查看到处理器芯片的所有状态信息。
如果所述供电检测模块3通过供电信号线6检测到发生上电，也就是对处理器芯片重新供电，则所述供电检测模块3通过仿真芯片复位信号线7向仿真芯片2输出一个有效复位信号，控制整个仿真芯片2发生一次复位。如此，整个仿真芯片2就会随着上电而发生一次全局复位，所有芯片状态、寄存器、存储器等均会回到上电复位状态，完全等效模拟了产品处理器芯片上电的功能和性能，上电复位发生的时间也与实际芯片一致，仍可用于与上电时间相关的功能、性能调试和测试，例如上电后初始化完成时间、上电后回复的第一个响应时间等。
由于用户程序并不涉及也不关心芯片下电到上电之间(即芯片无电)的这段状态，所以本发明实现的仿真器1实际使用中，如果发生掉电，用户通过仿真器1对仿真芯片2的状态、信息、数据的观察、修改，都会在发生重新上电后，被上电时的仿真芯片2的全局复位给清除掉，芯片的上电复位特性仍保持着与产品芯片的一致。
所述供电检测模块3可使用单片机实现，仿真芯片2可使用FPGA(Field－Programmable Gate Array，即现场可编程门阵列)中的逻辑资源和存储器资源配合逻辑设计实现。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种处理器芯片仿真器，其特征在于，包括：供电检测模块和仿真芯片；所述仿真芯片内具有非易失性存储器控制器和非易失性存储器，非易失性存储器控制器和非易失性存储器共同等效实现非易失性存储器功能和性能；所述供电检测模块通过供电信号线接收和检测外部对处理器芯片的供电信号，所述供电检测模块通过仿真芯片复位信号线与仿真芯片相连接，通过非易失性存储器复位信号线与仿真芯片内的非易失性存储器控制器相连接；
所述供电检测模块通过供电信号线实时监测外部激励环境，判断外部对处理器芯片的供电情况，如果对处理器芯片停止供电，则向所述非易失性存储器控制器输出一个有效复位信号，控制非易失性存储器控制器发生一次复位；如果供电检测模块检测到对处理器芯片重新供电，则向仿真芯片输出一个有效复位信号，控制整个仿真芯片发生一次复位。
2.如权利要求1所述的仿真器，其特征在于：在掉电发生后，能够保留并查看到处理器芯片的所有状态信息，同时，在处理器芯片发生重新上电后，芯片的上电复位特性与产品芯片一致。
3.一种处理器芯片仿真器，其特征在于，包括：供电检测模块和仿真芯片；所述仿真芯片内具有非易失性存储器控制器和非易失性存储器，所述供电检测模块的输入端与供电信号线相连接；所述供电检测模块通过仿真芯片复位信号线与仿真芯片相连接，通过非易失性存储器复位信号线与仿真芯片内的非易失性存储器控制器相连接。
4.如权利要求3所述的仿真器，其特征在于：所述供电检测模块由单片机构成。
5.如权利要求3所述的仿真器，其特征在于：所述仿真芯片由FPGA构成。
6.一种处理器芯片仿真器掉电测试的方法，其特征在于：采用供电检测模块实时监测外部激励环境，判断外部对处理器芯片的供电情况，如果发生下电，即对处理器芯片停止供电，则所述供电检测模块向仿真芯片中的非易失性存储器控制器输出一个有效复位信号，控制非易失性存储器控制器发生一次复位；如果供电检测模块检测到发生上电，即对处理器芯片重新供电，则所述供电检测模块向仿真芯片输出一个有效复位信号，控制整个仿真芯片发生一次复位。
7.如权利要求6所述的方法，其特征在于：在掉电发生后，能够保留并查看到处理器芯片的所有状态信息，同时，在处理器芯片发生重新上电后，芯片的上电复位特性与产品芯片一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810441719.7A CN108664399A (zh) | 2018-05-10 | 2018-05-10 | 处理器芯片仿真器及掉电测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810441719.7A CN108664399A (zh) | 2018-05-10 | 2018-05-10 | 处理器芯片仿真器及掉电测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108664399A true CN108664399A (zh) | 2018-10-16 |
Family
ID=63778959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810441719.7A Pending CN108664399A (zh) | 2018-05-10 | 2018-05-10 | 处理器芯片仿真器及掉电测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108664399A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109948306A (zh) * | 2019-05-05 | 2019-06-28 | 无锡矽杰微电子有限公司 | 集成化的仿真系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6877112B1 (en) * | 1999-11-05 | 2005-04-05 | Fujitsu Limited | Reset control system and method |
| CN1645810A (zh) * | 2004-11-18 | 2005-07-27 | 北京锐安科技有限公司 | 提高fpga可靠性的局部复位方法与装置 |
| CN104122967A (zh) * | 2013-04-24 | 2014-10-29 | 深圳市祈飞科技有限公司 | 一种上电掉电复位控制电路及计算机 |
| CN105573924A (zh) * | 2014-10-09 | 2016-05-11 | 上海华虹集成电路有限责任公司 | 仿真系统 |
| CN106610862A (zh) * | 2015-10-21 | 2017-05-03 | 上海华虹集成电路有限责任公司 | 支持eeprom掉电测试的仿真器 |
-
2018
- 2018-05-10 CN CN201810441719.7A patent/CN108664399A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6877112B1 (en) * | 1999-11-05 | 2005-04-05 | Fujitsu Limited | Reset control system and method |
| CN1645810A (zh) * | 2004-11-18 | 2005-07-27 | 北京锐安科技有限公司 | 提高fpga可靠性的局部复位方法与装置 |
| CN104122967A (zh) * | 2013-04-24 | 2014-10-29 | 深圳市祈飞科技有限公司 | 一种上电掉电复位控制电路及计算机 |
| CN105573924A (zh) * | 2014-10-09 | 2016-05-11 | 上海华虹集成电路有限责任公司 | 仿真系统 |
| CN106610862A (zh) * | 2015-10-21 | 2017-05-03 | 上海华虹集成电路有限责任公司 | 支持eeprom掉电测试的仿真器 |
Non-Patent Citations (1)
| Title |
|---|
| 杨维剑主编: "《嵌入式系统软硬件开发及应用实践》", vol. 978, 北京航空航天大学出版社, pages: 95 - 103 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109948306A (zh) * | 2019-05-05 | 2019-06-28 | 无锡矽杰微电子有限公司 | 集成化的仿真系统 |
| CN109948306B (zh) * | 2019-05-05 | 2024-02-02 | 无锡矽杰微电子有限公司 | 集成化的仿真系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103136028A (zh) | 一种基于fpga的flash存储器远程在线升级方法 | |
| CN103635969A (zh) | 包含存储器系统控制器的设备和相关方法 | |
| CN103650054A (zh) | 包含存储器系统控制器的设备和相关方法 | |
| CN109933280A (zh) | 数据存储装置及其操作方法 | |
| CN102332311A (zh) | 一种基于fpga的nand flash器件单粒子效应测试方法 | |
| US11221933B2 (en) | Holdup self-tests for power loss operations on memory systems | |
| CN109426442A (zh) | 数据存储装置及其操作方法 | |
| CN110362423A (zh) | 优化恢复性能的数据存储装置、操作方法以及存储系统 | |
| CN109727630A (zh) | 存储系统及其操作方法 | |
| CN106610862B (zh) | 支持eeprom掉电测试的仿真器 | |
| CN108664399A (zh) | 处理器芯片仿真器及掉电测试方法 | |
| CN208384555U (zh) | 处理器芯片仿真器 | |
| US11301015B2 (en) | Multiport energy supply for a nonvolatile memory module | |
| CN106485020A (zh) | 带有非易失性存储器的处理器芯片仿真器 | |
| CN105095000A (zh) | Bios恢复电路 | |
| CN105487969B (zh) | 智能卡仿真器 | |
| CN105573924B (zh) | 仿真系统 | |
| CN110531921A (zh) | 数据存储装置、具有其的存储系统及用于恢复的操作方法 | |
| CN212782027U (zh) | 一种支持掉电数据随机化的flash仿真器 | |
| CN111597699B (zh) | 一种支持掉电数据随机化的flash仿真器 | |
| CN107544909B (zh) | 一种处理器芯片仿真器 | |
| CN104346207A (zh) | 仿真器 | |
| CN107632950A (zh) | 处理器芯片仿真器 | |
| CN105573812A (zh) | 一种仿真系统 | |
| CN102411527B (zh) | 一种图像处理芯片的检测方法、开发板和检测系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181016 |